经验秘笈：高速PCB设计

高速板设计技术(HighSpeedBoardDesign)目录高速板设计技术(HIGHSPEEDBOARDDESIGN)1 1．电源分配31.1电源分配网络作为动力源3 1.1.1阻抗的作用3 1.1.2电源总线法vs电源位面法4 1.1.3线路噪声过滤5 1.1.4 旁路电容的放置81.2 电源分配网络作为信号回路9 1.2.1自然的信号返回线路9 1.2.2总线vs信号回路平面 101.3 设计板面应考虑电源分配 10 1.3.1当心电源层割缝 11 1.3.1.1地线电缆的有效性 11 1.3.1.2分离模拟电源平面与数据电源平面 12 1.3.1.3避免重叠分离的板平面 12 1.3.1.4隔开敏感元件 12 1.3.1.5隔开敏感元件将电源总线靠近信号线 122.传输信号线2.1传输线分类 14 2.1.1 对带状线来说：14 2.1.2 对微波传输线：152.2计算分散的负载 15 2.3反射16 2.4反射定量化 18 2.5传输线布局法则 252.5.1避免断点 25 2.5.2不要使用STUB和T S 263.色度亮度干扰 263.1电容性干扰 26 3.2电感性干扰 283.2.1线圈的尺寸和紧密程度 29 3.2.2负载阻抗 29 3.3干扰解决方法总结 294．电磁干扰（EMI） 304.1环路（LOOPS） 304.2过滤（FILTERING） 30 4.2.1 EMI过滤器 30 4.2.2铁氧体噪声干扰抑制器（ferrite noise suppressors） 31 4.3设备速度 32总结33高速板设计技术(HighSpeedBoardDesign)前言如今，许多系统设计中最重要的因素就是速度问题。

66MHz到200MHz处理器是很普通的；233-266MHz的处理器也变得轻易就可得到。

对于高速度的要求主要来自：a)要求系统在令用户感到舒适的、很短时间内就能完成复杂的任务。

b)元件供应商有能力提供高度速的设备。

对a举例：即使产生最基本的计算机动画，也需要先计算大量的数据。

目前，传播延迟4.5ns的可编程pld设备已经出现，像mach这样的传播延迟5ns的复杂plds也已经存在。

尽管它们看起来已经很快了，但是，使发展有潜力的并不是这些传播延迟绝对值，而是传播延迟可能达到的边缘极值（edge rate）。

将来会出现更快的设备，它们将具备更快的边缘极值。

设计高速系统并不仅仅需要高速元件，更需要天才和仔细的设计方案。

设备模拟方面的重要性与数字方面是一样的。

在高速系统中，噪声问题是一个最基本的考虑。

高频会产生辐射进而产生干扰。

边缘极值的速度可以产生振铃，反射以及串扰。

如果不加抑制的话，这些噪声会严重损害系统的性能。

本文讲述了使用pcb－板设计高速系统的一般原则，包括：电源分配系统及其对boardinghouse产生的影响传输线极其相关设计准则串扰（crosstalk）极其消除电磁干扰1．电源分配设计高速系统板时需要考虑的重要问题就是电源分配网络。

对一个无噪声系统来说，它必须有一个无噪声的电源分配网络。

记住，如果想开发一个干净的VCC，那么得到一个干净的地就是十分必要的。

对AC这个目的来说（这将是本文的讨论重点），VCC就是基础地。

1.1电源分配网络作为动力源1.1.1阻抗的作用让我们考虑一块5*5的板子，数字ICs，并有一个＋5.0V的电源。

我们的目的是给位于板子上每一个设备管脚提供正好是＋5V的电压，不管这些设备管脚在板子上与电源的距离如何。

再进一步，每个管脚上的电压应该是没有线噪声（Line noise）的。

具有这些性质的电源表现为一个理想电压源（图1a），它的阻抗为零。

零阻抗可以保证负载与电压源恰好相等。

它还意味着噪音信号将被吸收，因为噪音发生器有最小阻抗的极限。

很不幸，这只是个理想条件。

图1b画出的是一个真正的电源，它有一定的以电阻，电感或者电容形式存在的阻抗。

它们分布在整个电源分配系统中。

因为有了阻抗，噪音信号也加入了电压（voltage）中。

图1.1电源模型我们的设计目的是尽可能减小网络中的阻抗。

有两种方法：电源总线法（power buses）和电源位面法(power planes)。

一般来说，电源位面法较之电源总线法有着比较好的阻抗特征，不过，就实用性来说，总线法更好一些。

1.1.2电源总线法vs电源位面法图1.2电源总线法和位面法模型两种电源分配方案分别用上图2的a和b表示。

一个总线系统（图2a）是由一组根据系统设备要求不同而具有不同电压级别的线路组成的。

从逻辑上讲，典型的应该是+5V和地线。

每种电压级别所需的线路数目根据系统的不同而不同。

一个电源位面系统（图2b）是由多个涂满金属的层（或者层的部分）组成的。

每个不同电压级别需要一个单独的层。

金属层上面唯一的缝隙，是为了布置管脚和信号过孔用的。

早期设计更倾向于总线方法，因为把整个层用作电源分配，成本比较高。

电源总线与信号线分享那些层。

总线需要给所有的设备提供电源，而且还要给信号线留出空间；于是，总线必须是很长很窄的带子。

这使得在较小的交叉范围内产生一些小阻抗。

尽管这些阻抗很小，但是仍然很重要。

一块最简单的板子也会有20到30个IC。

如果一个带有20个IC的板子上，每个设备有200mA，那么总电流将为4A。

那么总线上1.125欧姆的小阻抗将会造成0.5V的电压损失。

如果供应的总电压是5V的话，那么总线上最后一个设备仅能得到4.5V的电压。

因为电源位面系统使用的是整个层，那么它的唯一限制就是板子的尺寸问题。

带有同样多设备的系统，电源位面上的阻抗只是总线系统上的阻抗的一个零头。

因此，电源位面系统似乎比总线系统更可能为整个系统提供全电压。

在总线上，电流被限制在总线的路线上。

每个高速设备产生的线路噪声都将被带入这条线路中其他的设备。

如图2a的板子，噪声由U9产生，经总线带给U7。

电源位面系统中，电流不受线路控制，分布在整个层上。

由于整体阻抗小，电源位面系统比总线系统的噪声更小。

1.1.3线路噪声过滤仅仅电源位面系统无法减小线路噪声。

由于不论使用怎样的电源分配方案，整个系统都会产生足够导致问题发生的噪声，额外的过滤措施是必需的。

这一任务由旁路电容完成。

一般来说，一个1uf-10uf的电容将被放在系统的电源接入端，板上每个设备的电源脚与地线脚之间应放置一个0.01uf-0.1uf的电容。

旁路电容就是过滤器。

放在电源接入端的大电容（约10uf）用来过滤板子产生的低频（比如60hz线路频率）。

板上工作中的设备产生的噪声会产生从100mhz到更高频率间的合共振（harmonics）。

每个芯片间都要放置旁路电容，这些电容比较小，大约0.1u左右。

由于我们的目的是过滤掉电源供应中的AC成分，所以电容似乎越大越好，最大限度的减小了阻抗。

但是，这样想没有考虑到现实条件的电容并不具有理想条件下的那些特性。

理想条件下的电容，如图3a，实际的电容则如图3b。

a)理想电容器b)实际电容器模型图 3 电容模型电阻和电感是由组成电容的金属板和石墨板造成的。

由于它们寄生于电容，于是被称为等级电阻（ESR）和等级电感 (ESL)，因此电容是一系列共鸣的电路，因为：LC1R =f由图4a 看出，在小于F R 的时候，它是电容性的，而大于F R 的时候，它是电感性的。

因此，电容器更像一个针对一个带宽的过滤器（band-reject filter ），而不是一个高频过滤器（high-frequency-reject filter.）。

举个例子来说，一个10u 的用作板电源连接的电容通常是由一卷用绝缘材料隔开的金属帛组成（图5）。

这样造成了很大的ESL 和ESR 。

由于ESL 很大，F R 一般在1MHz 以下。

它们是良好的对付60赫兹噪声的过滤器，但是对于100MHZ 及更高频率的跳变（swtching ）噪声就不太理想了。

图5 大电容的结构ESK ，ESR 决定于制造电容的绝缘材料和电容构造，而不是电容的大小。

想要降低高频噪声，凭借相同种类的大电容是无法解决的。

在低于一个小电容的F R 的时候，一个大电容的阻抗比这个小电容的阻抗要小，但是当高于F R 的时候，ESL 占据了主导，这时候大电容与小电容的阻抗没有区别（图4b ）。

因为仅仅电容值改变了，除非电容的构造改变，否则ESL 不会改变。

若要过滤高频，必须用一个ESL 低的电容替换当前的电容。

金属层 金属层介质层 容量>uF 电容的内部结构为了不同的频率及应用，有不同种类的电容可供选择，表格1给出一些介绍：电解电容玻璃封装陶瓷电容陶瓷电容表1 推荐在不同频率下使用的旁路电容表低ESL电容通常由非铁磁材料制成，有较小的电压－电容乘积。

所以，制造具有实用的崩溃电压（防止板漏）的大电容是很困难的。

不过，由于较好的过滤特性，大值电容可能并不需要。

图6比较了一个C0G型号0.01uF的电容和一个另外种类0.1uF的电容。

我们发现0.01uF 电容在频率高时过滤得比较好。

图 7 几种电容的滤波效果电容器图向我们显示，每种电容器都有一个有限的频率有效范围。

一个系统既有低频噪声，又有高频噪声，为此，我们希望能够将频率有限范围扩大。

为实现这一目的，我们可以将一个高电容，低ESL 的设备与一个低电容，极低ESL 的设备并联。

图7显示这样做可以显著提高有效过滤频率范围。

图7 X7R 与C0G 两种结构电容的频率响应1.1.4 旁路电容的放置选择好过滤电容之后，需要将它们放置到板子上。

图8a 描述低速板放置电容的一般标准。

电容应放在接近设备的顶部以保证其有效性。

虽然画图很简单，但是这样并不能提供最快的系统性能。

我们注意到VCC 电容很接近芯片接VCC 的位置，但是接地端却很远。

因为噪声在一个电源平面上并不是均衡的，电容并不过滤芯片导线（chip leads ）产生的噪声；它只过滤芯片附近的噪声。

为达到良好的性能，应该使芯片与电容在同一点上接VCC 和接地。

因为电容的尺寸与芯片的尺寸是不同的，所以有必要从VCC 和地线接入点分别引两条线到电容器。

如图8b 。

这些“延长导线”放在无电源平面上，而且越短越好。

通常，最好将电容放在板子的正对面，芯片的正下方。

一个表贴芯片放在那里可以图 8 放置旁路电容的位置 得到很好的工作效果。

注意：从电容到电源管脚布下的“延长导线（lead extension ）”可能占用了原本用来布信号线的位置。

但是，现在就在布置（routing ）信号线花费一些额外的精力可以减少以后为减小噪声需要做的工作。

对于有多个VCC 和地线管脚的设备，最佳的旁路取决于设备本身。

特别决定于电源管脚a) 旁路电容的典型放置b) 推荐的旁路电容放置是否是内部连接的（connected internally ）。