杭州电子科技大学2010组成原理试卷

杭州电子科技大学学生考试（ A ）卷

交卷时请将试题纸与答卷纸分开交。

一、判断题：（对的打“√”，错的打“×”，每题1分，共10分）

1.时序逻辑电路的输出不仅与当时的输入状态有关，而且还与前一时刻的状态有关。

2.十进制数整数－1的八位二进制反码表示为11111111。

3.8位二进制补码数11100000等于十进制数－96。

4.程序只有被存入主存储器中，才可以被CPU解释、执行。

5.串行进位加法器比并行进位加法器的速度快。

6.微程序控制器的执行速度较硬布线控制器的速度慢，而且内部结构较规整，易扩充修改

7.一般根据PC从主存中所取出的是指令，而根据指令中地址码字段从主存中所取出

的是数据。

8.主存是用来存放机器指令和数据的，控存则是用来存放微程序的。

9.奇校验码能检查出奇数位出错，偶校验码能检验出偶数位出错。

10．IR是用来存放指令和数据的寄存器。

二. 单选题（20分）

1．数的机器码表示中，（）的零的表示形式不是唯一的。

A. 原码和反码

B. 反码和补码

C. 补码

D. 移码

2．在定点二进制运算器中，减法运算一般通过来实现。

A. 原码运算的二进制减法器

B. 补码运算的二进制减法器

C. 原码运算的十进制加法器

D. 补码运算的二进制加法器

3. 在CPU中用于给主存送地址的寄存器是（）。

A．地址寄存器AR B.程序计数器PC C. 指令寄存器IR D. 状态寄存器PSW

4. 微程序控制器中，每一条机器指令通常需（）。

A. 一条微指令来解释执行

B. 一段微指令编写的微程序来解释执行

C. 一条毫微指令来直接解释执行

D. 一段毫微指令编写的毫微程序来直接解释执行

5．一个指令周期通常由（）组成。

A．若干个机器周期 B. 若干个时钟周期

C．若干个工作脉冲 D. 若干个节拍

6. 请从下面原码一位除法（不恢复余数法）的描述中选出描述错误的句子。（）

A．符号位单独处理，绝对值参加除法运算；

B．每次用余数减去｜Y｜，若结果的符号位为0，则够减，上商1，余数左移一位，然后通过减去；

C．对N位的数相乘，要求N次部分积，并且最后一次不执行右移操作；

D．根据乘数最低位判别计算部分积时是否加被乘数后右移。

7．有关存储器的描述中，不正确的是( )。

A．多体交叉存储器主要解决扩充容量问题 B．访问存储器的请求是由CPU发出的

C．Cache的功能全由硬件实现 D．虚拟存储器主要解决扩充容量问题

8. 七位二进制补码数的表示范围为（）。

A. 0～+64

B. 0～+128

C. –64～+63

D. –127～+127

9. X= －0.0110，Y＝＋0.1101 ，[X－Y]补=（）

A． 0.0101 B. 1.0101 C. 1.0011 D. 溢出

10. X= 0.0011，Y= －0.1011，[X＋Y]补=（）

A． 0.1110 B. 0.1000 C. 溢出 D. 1.1000

三．问答题(每题4分，共24分)

1．提高存储器速度可采用哪些措施？（至少3种）

2．控制器的基本组成有哪些？

3．RAM,ROM,EPROM，EEPROM有那些区别。

4．微程序控制器和硬布线控制器各有何特点？

5．什么叫CISC和RISC，它们各有和特征？

6．主机与外设交换信息的方式有哪几种？

四．综合题（共46分）

1．设有浮点数，x=25×（9/16）,y=23×（－13/64）,阶码用4位（含1位符号位）补码表示，尾数用5位（含1位符号位）补码表示。

第１页共 4 页

（1）写出x和y的浮点数表示。（4分）

（2）求真值x×y＝？要求写出完整的浮点运算步骤，并要求尾数用补码一位乘法（booth 法）运算。（6分）

2．设某计算机的机器字长16位，Cache容量16KB，采用4路组相联映像，主存容量为1MB，每块有16个字，主存按字节编址。

（1）主存地址有多少位？各个字段如何划分（标出各个字段的位数）。（4分）

（2）若主存地址为53280H，则该地址可映象到的Cache的哪一组？（2分）

（3）用64K×1位的DRAM芯片（内部为4个128×128阵列）组成该主存，则共需多少芯片？

若该DRAM芯片采用地址复用的封装技术，问芯片有多少根地址线引脚？如果采用异步

刷新方式，单元刷新间隔为2ms，则刷新信号周期是多少？（5分）

（4）若用４个64K×8位的SRAM芯片和1个32K×16位的SRAM芯片形成160K×16位的SRAM 存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM的地址范围，并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。（10分）

3．图1是某单总线结构计算机，机器字长8位，IR为指令寄存器，PC为程序计数器，M为主存，AR为地址寄存器，DA1,DA1为暂存器，ALU能完成加、减、乘、除运算，R0~R3是通用寄存器。各部件的控制信号均已标出，控制信号的命名准则是：‘-’符号前的是数据发送方部件，‘-’符号后的是数据接收方部件，并且控制信号中的B表示IB总线，另外，J1#控制指令译码，R/W#控制存储器读/写（=1：读；=0：写），CS#是存储器的片选信号。

例如B-DA1表示由总线IB将数据打入暂存器DA1的控制信号。

图2 微程序流程图

假如该机支持的机器指令格式如下，指令字长为1~2字节。

1．根据所示的数据通路，画出ADD R1, [Addr]指令对应的微程序流程图（7分）：功能为：寄存器R1的内容加上以Addr为地址的存储器单元中的操作数，结果送R1寄存器。2．若该机微指令总共有138条，每条微指令需要一个控存单元，则微指令的下址字段至少需多少位？（2分）

3．某条指令的微程序流程图如图2所示。其中，J1指根据操作码散转至指令的微程序入口。

请写出这条指令的功能、寻址方式及指令的格式。（6分）

第２页共 4 页