杭州电子科技大学2010组成原理试卷
杭州电子科技大学计算机组成原理习题答案
1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？略。
1．2 你学习计算机知识后，准备做哪方面的应用？略。
1．3 试举一个你所熟悉的计算机应用例子。
略。
1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？略。
1．5 计算机硬件系统的主要指标有哪些？答：机器字长、存储容量、运算速度、可配置外设等。
答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。
1．6 什么是机器字长？它对计算机性能有哪些影响？答：指CPU一次能处理的数据位数。
它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。
1．7 什么是存储容量？什么是主存？什么是辅存？答：存储容量指的是存储器可以存放数据的数量（如字节数）。
它包括主存容量和辅存容量。
主存指的是CPU能够通过地址线直接访问的存储器。
如内存等。
辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。
1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。
（2）计算机中的核心部件，它执行程序中的指令。
它具有加法、测试和控制其他部件的功能。
（3）计算机的一个组成部分，运行态的程序和相关数据置于其中。
（4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。
（5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。
（6）在一个芯片中集成几十万到上百万个晶体管的工艺。
（7）管理计算机中的资源以便程序在其中运行的程序。
（8）将高级语言翻译成机器语言的程序。
（9）将指令从助记符号的形式翻译成二进制码的程序。
（10）计算机硬件与其底层软件的特定连接纽带。
供选择的词或短语：1、汇编器2、嵌入式系统3、中央处理器（CPU）4、编译器5、操作系统6、控制器7、机器指令8、台式机或个人计算机9、主存储器10、VLSI答：（1）8，（2）3，（3）9，（4）6，（5）2，（6）10，（7）5，（8）4，（9）1，（10）7计算机系统有哪些部分组成？硬件由哪些构成？答：计算机系统硬件系统和软件系统组成。
2010年杭电自动控制原理真题解析
k3 ] −1 s k2 −1 s + k3 + 3 0
k2
sI − A + BK = s ( s 2 + k3 s + 3s + k2 ) + k1 = s 3 + (k3 + 3) s 2 + k2 s + k1 = ( s + 1)( s + 2)( s + 3) = s 3 + 6 s 2 + 11s + 6
三、解 (1) 当液位高度偏离设定值时，经浮子带动电位器产生一偏差电压带动电动 机转动经减速器减速后调节控制阀开度，调节进水量，偏差逐渐减小，当达到设 定值时偏差为零，电动机停止转动，进水量稳定与出水量达到平衡。 (2) 被控对象：水箱 浮子起检测作用 的作用 (3) 被控量：液位高度 控制阀为执行器 电位器起比较器
&= Ax + Bu x
x1 y = [1 1 0] x2 x3
y = Cx
系统可控性矩阵为 S= B AB 0 0 1 A B = 0 1 −3 1 −3 9
2
rankS = 3 系统可控满足配置极点的条件
&= Ax + B(v − Kx) = ( A − BK ) x + Bv 设 K = [ k1 k2 状态反馈 x s 0 0 0 1 0 0 ( sI − A + BK ) = 0 s 0 − 0 0 1 + 0 [ k1 0 0 s 0 0 −3 1 s k3 ] = 0 k1
⇒ k1 = 6 k2 = 11 k3 = 3
杭电计算机组成原理全加器设计实验-参考模板
实验报告
课程名称：计算机组成原理
实验项目：全加器设计实验
指导教师：
实验位置：
姓 名：
班 级
学 号
日 期：2015年4月15日
实验目的
（1）学习ISE工具软件的使用及仿真方法。
（2）学习FPGA程序的下载方法。
（3）熟悉Nexys3实验板。
（4）掌握运用Verilog HDL进行结构描述与建模的技术和方法。
指导教师
评议
成绩评定： 指导教师签名：
---精心整理，希望对您有所帮助
endmodule
（接上）
实验内容（算法、程序、步骤和方法）
数据记录和计算
软件方程结果
硬件测试结果：
A
B
Ci
F
Co
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
结论（结果）
经过实验，所设计的全加器输出的结果正确复合逻辑
试验心得与小结
学习了门级元件的使用，而且使用的是结构化建模，而不是行为建模，又是一次提高。
.F(F),
.Co(Co)
);
initial begin
// Initialize Inputs
A = 0;B = 0;Ci = 0;
// Wait 100 ns for global reset to finish
电子科技大学微处理器系统结构与嵌入式系统设计2009-2010期末试题与答案
………密………封………线………以………内………答………题………无………效……电子科技大学二零 零九 至二零 一零 学年第 二 学期期 末 考试微处理器系统结构与嵌入式系统设计 课程考试题 A 卷 （ 120 分钟） 考试形式：一本书开卷 考试日期 2010年1月 14 日课程成绩构成：平时 10 分， 期中 15 分， 实验 15 分， 期末 60分注意：请将第一、二题答案填入本页指定位置。
一、 单选题答案（共30分，共 30题，每题1 分）二、 填空题答案（共25分，共 25空，每空1 分）1. ① 小端格式 ②2. ① 高字节放高地址，低字节放低地址取指令 ② 指令译码 ③ 计算操作数地址 ④ 取操作数 ⑤ 执行指令 ⑥3. ① 写结果时钟频率f ② 指令平均执行时间CPI ③ 指令条数IC 4. ① （可交换顺序）程序员角度看到的计算机结构 ② 计算机各部件的逻辑结构及连接方式 ③5. ① 体系结构 双工 ② 半双工 （可交换顺序）………密………封………线………以………内………答………题………无………效……6. ①7. ① 一次存取及处理数据IRQ ② FRQ 8. ① （可交换顺序） R0~R3 ②9. ① 堆栈单元 10.① 初始化硬件及加载操作系统 功能（黑盒） ② 覆盖（白盒） ③ 灰盒 （可交换顺序）………密………封………线………以………内………答………题………无………效……一、单选题（共30分，共 30题，每题1 分）1. 计算机内机器数通常采用（）形式来表示。
A、原码B、反码C、补码D、ASCII码2. 组合BCD码“87H”代表的十进制真值是（）。
A、78B、87C、-120D、+1203. 若下列字符码中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( )。
A、11001011B、11010110C、11000001D、110010014. 冯·诺依曼基本思想主要是提出了（）。
2022年杭州电子科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年杭州电子科技大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、一个存储器的容量假定为M×N，若要使用I×k的芯片（I<M，k<N），需要在字和位方向上同时扩展，此时共需要（）个存储芯片。
A.M×NB.（M/I）×（N/k）C.M/I×M/ID.M/I×N/k2、假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用写回（Write Back）方式，则能存放4K字数据的Cache的总容量的位数至少是（）。
A.146KB.147KC.148KD.158K3、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（）。
I.浮点数可以表示正无穷大和负无穷大两个值Ⅱ.如果需要，也允许使用非格式化的浮点数Ⅲ.对任何形式的浮点数都要求使用隐藏位技术IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示，尾数用原码表示4、在补码加减交替除法中，参加操作的数和商符分别是（）。
A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成5、当满足下列（）时，x>-1/2成立。
A.x1必须为l，x2~x4至少有一个为1B.x1必须为1，x2~x4任意C.x1必须为0，x2~x4至少有一个为1D.x1必须为0，X2~x4任意6、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV7、控制总线主要用来传送（）。
I.存储器和1/O设备的地址码II.所有存储器和I/O设备的时序信号III.所有存储器和1/O设备的控制信号IV.来自I/O设备和存储器的响应信号A.II、IIIB. I，III，IVC. III，IVD.II，III. IV8、（）可区分存储单元中在放的是指令还是数据。
(精选)杭州电子科技大学单片机原理期末试卷
15.MCS—51单片机在同一级别里除串行口外，级别最低的中断源是C。
A．外部中断1B．定时器T0C．定时器T1D．串行口
二、简答题：（每小题4分，共16分）
1. 80C51系列单片机具有几个中断源？并指出各中断源对应的中断服务程序的入
口地址？
2.什么叫堆栈？复位后SP的值为多少？在程序设计时，为什么常常需要对SP重
A．PSW B．ACC C．SP D．DPTR
10．MCS-51单片机定时器T1的溢出标志TF1，若计满数产生溢出时，如不用中断
方式而用查询方式，则应B。
A．由硬件清零B．由软件清零C．由软件置位D．可不处理
11．将十进制数98转换成对应的二进制数是A。
A．1100010B．11100010C．10101010D．1000110
新赋值？
3.某8255A工作在B口选通输入、A口输出、C口高4位输出，试确定8255A
的方式控制字。
4.简述行列式键盘处理的流程。
解1、有5个中断源。
特殊地址
功能
0000H
主程序入口
0003H
外部中断0入口地址
000BH
定时器计数器0溢出中断入口地址
0013H
外部中断1入口地址
001BH
定时器计数器1溢出中断入口地址
2．访问外部存贮器时，作数据线和低8位地址线的是A。
A．P0口B. P1口C. P2口D. P0口和P2口
3．下列指令判断若定时器T0未计满数就原地等待的是B。
A．JB T0,$B．JNB TF0,$C．JNB TR0，$D．JB TF0,$
4．寻址方式就是C的方式。
A．查找指令操作码B．查找指令
杭州电子科技大学计算机组成原理期末样卷(A)-答案
杭州电子科技大学计算机组成原理期末样卷(A)杭州电子科技大学学生考试卷（A）卷答案一．单项选择题（20分，每题1分）1．D 2. C 3. C 4. D 5. C6. D7. A8. D9. B 10. D11.B 12. D 13. A 14. B 15. C16.C 17. B 18. A 19. A 20. D二．填空题（15分，每空1分）1．控制器中有若干个专用寄存器，__IR _寄存器用来存放指令，PC 用来指出指令地址。
微程序控制器中微程序存放于控存（CM）。
2．半导体RAM通常分为SRAM和DRAM，主要区别在于：前者是用双稳态触发器来存储信息的，而后者是用极间电容来存储信息的，前者与后者相比，速度快，价格高。
3．从主存取出一条指令并执行完这条指令的时间，称为指令周期。
指令系统是指一台计算机中所有机器指令的集合。
4．在微程序控制器中，指令译码器的作用是产生指令的微程序入口地址。
5．控制器由专用寄存器、指令译码器、时序系统、操作控制器构成，控制器的功能是取指令、分析指令、执行指令、处理特殊请求和异常情况。
6．微指令的格式可以分为水平型微指令和垂直型微指令，前者并行处理能力强，但微指令字长长。
三．计算题（18分）1．（18分）设浮点数的格式为：阶码5位，包含一位符号位，尾数5位，包含一位符号位，阶码和则按上述浮点数的格式：①（2分）若数Z的浮点数的16进制形式为1ABH，求Z的十进制的真值。
[Z]浮＝0，0110 1.01011 Z＝－0.10101×2＋6＝－101010 Z＝－42②（4分）若（X）10 =15/32，（Y）10= -1.25，则求X和Y的规格化浮点数表示形式。
X＝0.01111 X＝0.11110×2－1【X】浮＝1,1111 0.11110Y＝－1.01 Y＝－0.10100×2＋1【Y】浮＝0,0001 1.01100③（5分）求（要求用补码计算，列出计算步骤）。
电子科技大学计算机组成原理练习题
1 . 指令格式中的地址结构是指A.指令中给出几个地址B. 指令中采用几种寻址方式C. 指令中如何指明寻址方式D. 地址段占多少位2 . 将外围设备与主存统一编址，—般是指A.每台设备占一个地址码B. 每个外围接口占一个地址码C. 接口中的有关寄存器各占一个地址码D. 每台外设由一个主存单元管理3 . 减少指令中地址数的办法是采用A. 隐地址B. 寄存器寻址C. 寄存器间址D. 变址寻址4 . 采用隐式I/O指令，是指用（）实现I/O操作。
A. I/O指令B. 通道指令C. 传送指令D. 硬件自动5 . 为了缩短指令中某个地址段(或地址码)的位数，有效的方法是采取（）。
A. 立即寻址B. 变址寻址C. 间接寻址D. 寄存器寻址6 . 零地址指令是采用（）方式的指令。
A. 立即寻址B. 间接寻址C. 堆栈寻址D. 寄存器寻址7 . 单地址指令（）。
A. 只能对单操作数进行加工处理B. 只能对双操作数进行加工处理C. 既能对单操作数进行加工处理，也能对双操作数进行运算D. 无处理双操作数的功能8 . 三地址指令常用于（）中。
A. 微型机B. 小型机C. 大型机D. 所有大、小、微机9 . 在以下寻址方式中，哪一种可缩短地址字段的长度（）。
A. 立即寻址B. 直接寻址C. 存储器间址D. 寄存器间址10 . 隐地址是指（）的地址。
A. 用寄存器号表示B. 存放在主存单元中C. 存放在寄存器中D. 事先约定，指令中不必给出10 . 堆栈指SP的内容是（）。
A. 栈顶地址B. 栈底地址C. 栈顶内容D. 栈底内容12 . 为了实现输入输出操作，指令中（）。
A. 必须指明外围设备的设备号B. 必须指明外围接口中寄存器的地址码C. 必须同时指明外围设备号与接口中寄存器的总线地址D. 对单独编址方式，可以指明设备号或端口地址。
对统一编址方式，可以指明寄存器的总线地址。
1 . 目前软盘中常用的磁记录方式是（）。
A. M2F制B. 不归零－1制C. 调相制D. 调频制2 . 在磁盘接口中（）。
电子科技大学《自动控制原理》真题2010年
电子科技大学《自动控制原理》真题2010年(总分：150.01，做题时间：90分钟)一、{{B}}{{/B}}(总题数：1，分数：15.00)1.某负反馈控制系统框图如附图所示，试求系统的传递函数C(s)/R(s)。
（分数：15.00）__________________________________________________________________________________________ 正确答案：(由梅森公式可得：Δ=1+[*]系统包含9条前向通道：p1=-K，p2=[*]，p3=[*]，p4=K，p5=[*]，p6=1，p7=[*]，p8=[*]，p9=[*]Δ1=Δ2=Δ3=Δ4=Δ5=Δ6=Δ7=Δ8=Δ9=1可得传递函数为：Φ(s)=[*])解析：二、{{B}}{{/B}}(总题数：1，分数：15.00)2.u1，u2是系统输入，d是系统干扰。
(1)请列写出系统的状态方程；(2)当u1=0，u2=1，d=1，试求系统初始状态为零时的系统响应x(t)=[x1(t) x2(t)]T。
（分数：15.00）__________________________________________________________________________________________ 正确答案：(由题可知：A=[*] B=[*]，u=[*]系统状态方程为：[*]则可得：e At=[*]x(0)=[*])解析：三、{{B}}{{/B}}(总题数：1，分数：15.00)3.某负反馈控制系统如附图1所示，试绘制系统以τ为参变量的根轨迹。
图1（分数：15.00）__________________________________________________________________________________________ 正确答案：(由系统框图可得闭环系统特征方程为1+G(s)H(s)=0，即：s(s+1)(s+2)+6+6τs=0由此可得[*]，即：[*](1)使用180°根轨迹规则绘制。
电子科技大学数字电路真题2010年_真题-无答案
电子科技大学《数字电路》真题2010年(总分140,考试时间90分钟)一、选择题1. 两个二进制数进行算术运算，下面______说法是不正确的。
A.两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出 B.两个最高位不同的补码进行相加运算，肯定不会产生溢出 C.两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出 D.两个补码的减法运算可以用加法器来实现2. 以下描述一个逻辑函数的方法中______只能唯一表示。
A.表达式 B.逻辑图 C.真值表 D.波形图3. 在不影响逻辑功能的情况下，CMOS与非门的多余输入端可______。
A.接高电平 B.接低电平 C.悬空 D.通过电阻接地4. 欲产生序列信号11010111，则至少需要______级触发器。
A.2 B.3 C.4 D.55. 一个8位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为______。
A.11001111 B.11110100 C.11110010 D.111100116. 为构成4096×16的RAM区，共需1024×4位的RAM芯片______片。
A.64 B.8 C.16 D.327. 逻辑函数F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之间满足______关系。
A.对偶 B.相等 C.香农展开 D.反演8. 移位寄存器由8级触发器组成，用它构成的扭环形计数器具有______种有效状态；用它构成的环形计数器具有______种有效状态，构成线性反馈移位寄存器具有______种有效状态。
A.16，8，511 B.4，8，15 C.16，8，255 D.8，16，1279. 若要将一异或非门当做反相器(非门)使用，则输入端A、B端的连接方式是______。
A.A 或B中有一个接“1” B.A或B中有一个接“0” C.A和B并联使用 D.不能实现10. 实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的______。
2021年杭州电子科技大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)
2021年杭州电子科技大学软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、地址线A15~A0（低），若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（）译码产生片选信号。
A.A15，A14B.A0，AlC.A14，A13D.A1，A22、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。
如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为（）。
A.16，6B.17，6C.18，8 D .19，83、假设机器字长为8位（含两位符号位），若机器数DA日为补码，则算术左移一位和算术右移一位分别得（）。
A.B4H EDHB.F4H 6DHC.B5H EDHD.B4H 6DH4、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。
A.原部分积加[-x]补，然后右移一位B.原部分积加[x]补，然后右移一位C.原部分积加[-x] 补，然后左移一位D.原部分积加[x]补，然后左移一位5、下列关于浮点数加减法运算的叙述中，正确的是（）。
I.对阶操作不会引起阶码上溢或下溢Ⅱ.右归和尾数舍入都可能引起阶码上溢Ⅲ.左归时可能引起阶码下溢IV.尾数溢出时结果不一定溢出A.仅Ⅱ、ⅢB. 仅I、Ⅱ、ⅢC.仅I、Ⅲ、IⅣD. I、Ⅱ、Ⅲ、Ⅳ6、在链式查询方式下，若有N个设备，则（）。
A.只需一条总线请求线B.需要N条总线请求线C.视情况而定，可能一条，也可能N条D.以上说法都不对7、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns8、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。
2022年电子科技大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年电子科技大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、下述说法中正确的是（）。
I.半导体RAM信息可读可写，且断电后仍能保持记忆Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的IV.半导体RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全错2、有效容量为128KB的Cache，每块16B，8路组相联。
字节地址为1234567H的单元调入该Cache，其tag应为（）。
A.1234HB.2468HC.048DHD.12345H3、一个C语言程序在一台32位机器上运行，程序中定义了3个变量x、y、z，其中x 和z是int型，y为short型。
当x=127，y=-9时，执行赋值语句z=xty后，x、y、z的值分别是（）。
A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFFO076HC.X=0000007FH，y-FFF7H，z=FFFF0076HD.X=0000007FH，y=FFF7H，z=00000076H4、对于相同位数（设为N位，且各包含1位符号位）的二进制补码小数和十进制小数，（二进制小数所表示的数的个数）/（十进制小数所能表示的数的个数）为（）。
A.（0.2）NB. （0.2）N-1C. （0.02）ND. （0.02）N-15、ALU属于（）。
A.时序电路B.控制器C.组合逻辑电路D.寄存器6、系统总线中的数据线、地址线、控制线是根据（）来划分的。
A.总线所处的位置B.总线的传输方向C.总线传输的内容D.总线的材料7、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（）。
A.总线缓冲器B.总线控制器C.时钟发生器D.以上器件都具备这种功能8、下列描述中，正确的是（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
杭州电子科技大学学生考试（ A ）卷
交卷时请将试题纸与答卷纸分开交。
一、判断题：（对的打“√”，错的打“×”，每题1分，共10分）
1.时序逻辑电路的输出不仅与当时的输入状态有关，而且还与前一时刻的状态有关。
2.十进制数整数－1的八位二进制反码表示为11111111。
3.8位二进制补码数11100000等于十进制数－96。
4.程序只有被存入主存储器中，才可以被CPU解释、执行。
5.串行进位加法器比并行进位加法器的速度快。
6.微程序控制器的执行速度较硬布线控制器的速度慢，而且内部结构较规整，易扩充修改
7.一般根据PC从主存中所取出的是指令，而根据指令中地址码字段从主存中所取出
的是数据。
8.主存是用来存放机器指令和数据的，控存则是用来存放微程序的。
9.奇校验码能检查出奇数位出错，偶校验码能检验出偶数位出错。
10．IR是用来存放指令和数据的寄存器。
二. 单选题（20分）
1．数的机器码表示中，（）的零的表示形式不是唯一的。
A. 原码和反码
B. 反码和补码
C. 补码
D. 移码
2．在定点二进制运算器中，减法运算一般通过来实现。
A. 原码运算的二进制减法器
B. 补码运算的二进制减法器
C. 原码运算的十进制加法器
D. 补码运算的二进制加法器
3. 在CPU中用于给主存送地址的寄存器是（）。
A．地址寄存器AR B.程序计数器PC C. 指令寄存器IR D. 状态寄存器PSW
4. 微程序控制器中，每一条机器指令通常需（）。
A. 一条微指令来解释执行
B. 一段微指令编写的微程序来解释执行
C. 一条毫微指令来直接解释执行
D. 一段毫微指令编写的毫微程序来直接解释执行
5．一个指令周期通常由（）组成。
A．若干个机器周期 B. 若干个时钟周期
C．若干个工作脉冲 D. 若干个节拍
6. 请从下面原码一位除法（不恢复余数法）的描述中选出描述错误的句子。
（）
A．符号位单独处理，绝对值参加除法运算；
B．每次用余数减去｜Y｜，若结果的符号位为0，则够减，上商1，余数左移一位，然后通过减去；
C．对N位的数相乘，要求N次部分积，并且最后一次不执行右移操作；
D．根据乘数最低位判别计算部分积时是否加被乘数后右移。
7．有关存储器的描述中，不正确的是( )。
A．多体交叉存储器主要解决扩充容量问题 B．访问存储器的请求是由CPU发出的
C．Cache的功能全由硬件实现 D．虚拟存储器主要解决扩充容量问题
8. 七位二进制补码数的表示范围为（）。
A. 0～+64
B. 0～+128
C. –64～+63
D. –127～+127
9. X= －0.0110，Y＝＋0.1101 ，[X－Y]补=（）
A． 0.0101 B. 1.0101 C. 1.0011 D. 溢出
10. X= 0.0011，Y= －0.1011，[X＋Y]补=（）
A． 0.1110 B. 0.1000 C. 溢出 D. 1.1000
三．问答题(每题4分，共24分)
1．提高存储器速度可采用哪些措施？（至少3种）
2．控制器的基本组成有哪些？
3．RAM,ROM,EPROM，EEPROM有那些区别。
4．微程序控制器和硬布线控制器各有何特点？
5．什么叫CISC和RISC，它们各有和特征？
6．主机与外设交换信息的方式有哪几种？
四．综合题（共46分）
1．设有浮点数，x=25×（9/16）,y=23×（－13/64）,阶码用4位（含1位符号位）补码表示，尾数用5位（含1位符号位）补码表示。
第１页共 4 页
（1）写出x和y的浮点数表示。
（4分）
（2）求真值x×y＝？要求写出完整的浮点运算步骤，并要求尾数用补码一位乘法（booth 法）运算。
（6分）
2．设某计算机的机器字长16位，Cache容量16KB，采用4路组相联映像，主存容量为1MB，每块有16个字，主存按字节编址。
（1）主存地址有多少位？各个字段如何划分（标出各个字段的位数）。
（4分）
（2）若主存地址为53280H，则该地址可映象到的Cache的哪一组？（2分）
（3）用64K×1位的DRAM芯片（内部为4个128×128阵列）组成该主存，则共需多少芯片？
若该DRAM芯片采用地址复用的封装技术，问芯片有多少根地址线引脚？如果采用异步
刷新方式，单元刷新间隔为2ms，则刷新信号周期是多少？（5分）
（4）若用４个64K×8位的SRAM芯片和1个32K×16位的SRAM芯片形成160K×16位的SRAM 存储区域，起始地址为0000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM的地址范围，并画出SRAM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。
（10分）
3．图1是某单总线结构计算机，机器字长8位，IR为指令寄存器，PC为程序计数器，M为主存，AR为地址寄存器，DA1,DA1为暂存器，ALU能完成加、减、乘、除运算，R0~R3是通用寄存器。
各部件的控制信号均已标出，控制信号的命名准则是：‘-’符号前的是数据发送方部件，‘-’符号后的是数据接收方部件，并且控制信号中的B表示IB总线，另外，J1#控制指令译码，R/W#控制存储器读/写（=1：读；=0：写），CS#是存储器的片选信号。
例如B-DA1表示由总线IB将数据打入暂存器DA1的控制信号。
图2 微程序流程图
假如该机支持的机器指令格式如下，指令字长为1~2字节。
1．根据所示的数据通路，画出ADD R1, [Addr]指令对应的微程序流程图（7分）：功能为：寄存器R1的内容加上以Addr为地址的存储器单元中的操作数，结果送R1寄存器。
2．若该机微指令总共有138条，每条微指令需要一个控存单元，则微指令的下址字段至少需多少位？（2分）
3．某条指令的微程序流程图如图2所示。
其中，J1指根据操作码散转至指令的微程序入口。
请写出这条指令的功能、寻址方式及指令的格式。
（6分）
第２页共 4 页。