总结时序电路的特点

篇一：时序电路实验总结

时序电路实验总结

1．掌握用仿真工具分析电路的方法：

在电路中增加测试点，通过波形仿真观察终结节点的输出信号，帮助分析电路特性。

2．修改电路中出现的问题：

tj：tj与start反馈信号相与非后（0）直接接入clrn端，使得7474的1q端start信号马上变为0，即输出时钟脉冲t1。。。t4为0。可是start反馈信号又马上与tj相与非（1），使clrn端无效。使其结果不稳定。

3．最佳修改方案 tj（全停）：tj取反直接连到clrn，使其7474的1q（start）为0。

zt（暂停）：zt与h 与非接7474的clk。

4．时序电路的运用

可运用到存储器实验中，不改变原电路而实现连读的功能。通过时序电路输出的节拍脉冲去控制74161（地址计数器）、72273（地址寄存器）、lmp-ram-io中的数据分时在总线上显示。

1．仿真时控制信号qd、tj、dp、zanting应展开；

2．注意几个状态之间的转换，仿真图要看到明显的效果。例如连续运行状态应有两个以上的ti-t4出现，

3．暂停应该可以在t1、t2、t3、t4的每个节拍上实现。

4．

篇二：数字电路特点归纳

数字电路又可称为逻辑电路，通过与(&)，或(>=1)，非(o)，异或(=1)，同或(=)等门电路来实现逻辑。

ttl和cmos电路：ttl是晶体管输入晶体管输出逻辑的缩写，它用的电源为5v。cmos电路是由pmos管和nmos管(源极一般接地)组合而成，电源电压范围较广，从1.2v-18v都可以。 cmos的推挽输出：输出高电平时n管截止，p管导通;输出低电平时n管导通，p管截止。输出电阻小，因此驱动能力强。

cmos门的漏极开路式：去掉p管，输出端可以直接接在一起实现线与功能。如果用cmos管直接接在一起，那么当一个输出高电平，一个输出低电平时，p管和n管同时导通，电流很大，可能烧毁管子。单一的管子导通，只是沟道的导通，电流小，如果两个管子都导通，则

形成电流回路，电流大。

输入输出高阻：在p1和n1管的漏极再加一个p2管和n2管，，

当要配置成高阻时，使得p2和n2管都不导通，从而实现高阻状态。

静态电流：输入无状态反转(高低电平变换)情况下的电流。

动态电流：电路在逻辑状态切换过程中产生的功耗，包括瞬间导通功耗和负载电容充放电功耗两部分。门电路的上升边沿和下降边沿是不可避免的，因此在输入电压由高到低或由低变高的过程中到达vt 附近时，两管同时导通产生尖峰电流。该损耗取决于输入波形的好坏(cmos工艺)，电源电压的大小和输入信号的重复频率。电路的负载电容的充放电也是很大的一部分。

esd保护：electro-staticdischarge, 静电放电。

输入输出缓冲器：是缓冲器，不是缓存器，就是一个cmos门电路。输入缓冲器的作用主要是1，ttl/cmos电平转换接口;2，过滤外部输入信号噪声。输出缓冲器的作用是增加驱动能力。

配成输入模式不一定比输出模式更省电：输入模式时输入缓冲器会打开，而输出模式时输出缓冲器会打开。

teseo上gpio数据寄存器读写的注意点：

配置成普通gpio时，如果配置成输出口，那么写数据寄存器会直接输出该电平，读数据寄存器实际就是读锁存器中最后一次被写入的值。如果被配置成输入口，并且上下拉使能的话，那么写数据寄存器就是配置上下拉电阻，而读数据寄存器就是读输入引脚的缓冲器，返回的是该引脚的当前电平状况。有些平台会有专门的状态寄存器，无论当前引脚被配置成输入还是输出，读该专门的状态寄存器都返回该引脚的当前电平状况。

数字电路中的摆幅：输入摆幅和输出摆幅。输入摆幅指的是最低输入高电平和最高输入低电平的差值，输出摆幅指的是最低输出高电平和最高输出低电平之间的差值，ttl的摆幅偏小。

篇三：数字电路总结

数字电路总结

第一章数制和编码

1．能写出任意进制数的按权展开式；

2．掌握二进制数与十进制数之间的相互转换；

3．掌握二进制数与八进制、十六进制数之间的相互转换；

4．掌握二进制数的原码、反码及补码的表示方法；

5．熟悉自然二进制码、8421bcd码和余3 bcd码

6．了解循环码的特点。

第二章逻辑代数基础

1．掌握逻辑代数的基本运算公式；

2．掌握代入规则，反演规则，对偶规则；

熟悉逻辑表达式类型之间的转换---“与或”表达式转化为“与非”表达式；

3．熟悉逻辑函数的标准形式---积之和（最小项）表达式及和之积（最大项）式表达式。（最小项与最大项之间的关系，最小项表达式与最大项表达式之间的关系）。

4．了解正逻辑和负逻辑的概念。

第三章：数字逻辑系统建模

1．熟悉代数法化简函数

（a?ab?a,a?ab?a?b, ab?ac?bc?ab?ac, a+a=a aa=a ）

2．掌握图解法化简函数

3．了解列表法化简函数（q-m法的步骤）

4．能够解决逻辑函数简化中的几个实际问题。

a. 无关项，任意项，约束项的处理；

b. 卡诺图之间的运算。

5．时序逻辑状态化简

掌握确定状态逻辑系统的状态化简；

了解不完全确定状态逻辑系统的状态化简。

第四章：集成逻辑门

1．了解ttl“与非”门电路的简单工作原理；

2．熟悉ttl“与

非”门电路的外特性：电压传输特性及几个主要参数，输出高电平，输出低电平、噪声容限、输入短路电流、扇出系数和平均传输延迟时间。

3．熟悉集电集开路“与非”门（oc门）和三态门逻辑概念，理解“线与”的概念；

4．掌握cmos“与非”门、“或非”门、“非”门电路的形式及其工作原理。

5．熟练掌握与、或、非、异或、同或的逻辑关系。

7．掌握r-s、j-k、d、t触发器的逻辑功能、特征方程、状态转换图、状态转换真值表。不要求深入研究触发器的内部结构，只要求掌握它们的功能，能够正确地使用它们；

8．了解触发器直接置“0”端rd和直接置“1”端sd的作用。

9．了解边沿触发器的特点；

10．熟悉触发器的功能转换。

11. 了解施密特电路、单稳态电路的功能用途；

212．了解rom、prom、eprom，eprom有何不同；

13．能用pld（与或阵列）实现函数

第五章: 组合逻辑电路

1、熟悉组合逻辑电路的定义；

2、掌握组合电路的分析方法：根据电路写出输出函数的逻辑表达式，列出真值表，根

据逻辑表达式和真值表分析出电路的路基功能。

3、掌握逻辑电路的设计方法：根据设计要求，确定输入和输出变量，列出真值表，利

用卡诺图法化简逻辑函数写出表达式，画出电路图。

4、掌握常用组合逻辑部件74ls283）、74ls85）、74ls138）、四选一数据选择器和八选

一数据选择器74151的应用（利用138译码器、八选一数据选择器实现组合逻辑函数等）。

5、了解组合电路的竞争与冒险。

第六章: 同步时序电路

1．了解时序电路