2017年数字电路面试题集锦
数字电路面试问题1
数字电子技术根底专业面试问题1、什么是触发器的空翻现象？简述造成空翻现象的原因。
答:如果在一个时钟脉冲的高电平作用下，触发器的状态发生了两次或两次以上的翻转，这叫做“空翻”。
由于是电平触发，在CP=1期间，数据输入端如果连续发生变化，触发器也连续随着变化，直到CP由1 变0才停止，造成空翻现象的原因是触发器电平触发。
2、简述时序逻辑电路分析步骤答:（1）观察电路，确定电路类型；是同步时序电路还是异步时序电路;是米粒型时序电路还是摩尔型时序电路。
2）根据电路写出各触发器驱动方程及时钟方程（即各触发器的CP信号表达式，如果是同步时序电路，那么可不写时钟方程（因为每个触发器均接同一个脉冲源，来一个时钟脉冲，每个触发器同时变化）。
3）将各触发器的驱动方程带入触发器的特性方程，写出各个触发器次态Q*+l的逻辑表达式（即状态方程）。
4）根据电路写出输出逻辑表达式（输出方程）5）推出时序逻辑电路的状态转换真值表、状态转换图及时序图（又称波形图）。
6）总结和概括这个时序电路的逻辑功能。
3、最小项的性质答:（1）任何一组变量取值下，只有一个最小项的对应值为1;2）任何两个不同的最小项的乘积为0;3）任何一组变量取值下，全体最小项之和为lo4、组合电路中产生竞争冒险的原因，以及消除竞争冒险的方法答:在组合电路中，当逻辑有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象；常用的消除竞争冒险的方法有:输入端加滤波电容、加封锁或选通脉冲、修改逻辑设计等。
5、简述时序逻辑电路与组合逻辑电路的异同答:时序逻辑电路是一种任意时刻的输出不仅取决于该时刻电路的输入，而且还与电路过去的输入有关的逻辑电路。
因此，时序逻辑电路必须具备输入信号的存储电路，以便此信号在下一时刻其作用。
组合逻辑电路在某一时刻的输出只取决于该时刻逻辑电路的输出，与过去的历史情况无关。
因此，不需用存储电路记忆过去的输入，只有电路就可构成。
6、简单表达触发器的根本性质答:每个触发器有两个互非的输出端Q 和Q-,且有以下两个根本性质：1)触发器有两个稳定的工作状态一个是“1"态，即输出端Q=l, Q- =0;另一个是“0"态，即输出端Q=0, Q-=lo 在没有外界信号作用时，触发器维持原有的稳定状态不变。
电路画图面试题及答案
电路画图面试题及答案
1. 题目一：基本电路元件识别
- 问题：请绘制一个简单的串联电路，并标出电源、电阻、电容和开关的符号。
- 答案：（此处应有电路图，由于文本限制，无法展示图形答案）
2. 题目二：电路图绘制
- 问题：给定一个带有电阻、电容、二极管和晶体管的电路，请绘制其电路图，并解释其工作原理。
- 答案：（此处应有电路图及文字解释）
3. 题目三：数字逻辑电路设计
- 问题：设计一个简单的数字逻辑电路，实现基本的逻辑运算，如与门（AND）、或门（OR）、非门（NOT）。
- 答案：（此处应有电路图及逻辑门的符号表示）
4. 题目四：故障诊断
- 问题：如果在一个电路图中，一个LED灯不亮，可能的原因有哪些？请列出并解释如何通过电路图来诊断这些问题。
- 答案：可能的原因包括LED灯损坏、电路中存在断路、电源未连接或电压不足、LED灯极性接反等。
通过检查电路图中的连接点、电源线路和LED灯的正负极连接，可以诊断这些问题。
5. 题目五：电路改进建议
- 问题：给定一个电路图，提出至少两个改进电路性能或可靠性的建议。
- 答案：（此处应有电路图及改进建议的描述）
结尾：
电路画图是电子工程领域的一项核心技能，它不仅要求工程师能够准确绘制电路图，还要求他们能够理解和分析电路的工作原理。
在面试中，通过上述类型的题目，可以评估应聘者的电路设计能力、故障诊断技巧以及创新思维。
掌握这些技能对于电子工程师来说至关重要。
请注意，由于文本格式的限制，实际的电路图无法在此处展示。
在实际的面试中，应聘者通常会被要求在纸上或使用电路设计软件绘制电路图。
2017年数字IC设计工程师招聘面试笔试100题附答案
2017年数字IC设计工程师招聘面试笔试100题附答案1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。
改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表中的每个状态都是稳定的。
异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。
2：同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
3：时序设计的实质：时序设计的实质就是满足每一个触发器的建立/保持时间的要求。
4：建立时间与保持时间的概念？建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。
保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。
5：为什么触发器要满足建立时间和保持时间？因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。
这就是为什么要用两级触发器来同步异步输入信号。
这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。
（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。
经典数字电路和模拟电路面试题
经典数字电路和模拟电路面试题数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
电路设计可分类为同步电路和非同步电路设计。
同步电路利用时钟脉冲使其子系统同步运作，而非同步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。
由於非同步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模组性、可组合和可复用性--因此近年来对非同步电路研究增加快速，论文发表数以倍增，而Intel Pentium 4处理器设计，也开始采用非同步电路设计。
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。
这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。
（线或则是下拉电阻）4、什么是Setup 和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup time和hold time的定义和在时钟信号延迟时的变化。
（未知）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setuptime,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
数模电面试题
数字电路1、同步电路和异步电路的区别是什么？同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。
2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？将两个门电路的输出端并联以实现与逻辑的功能成为线与。
在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。
由于不用OC门可能使灌电流过大，而烧坏逻辑门。
3、解释setup和hold time violation，画图说明，并说明解决办法。
（威盛VIA2003.11.06上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果hold time不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
4、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
用30道电子工程师面试题来拷问堕落的你...
用30道电子工程师面试题来拷问堕落的你...1、下面是一些基本的数字电路知识问题，请简要回答之。
(1) 什么是 Setup和 Hold 时间？答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。
建立时间 (Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。
输入数据信号应提前时钟上升沿 (如上升沿有效)T 时间到达芯片，这个 T就是建立时间通常所说的SetupTime。
如不满足 Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。
保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。
如果 Hold Time 不够，数据同样不能被打入触发器。
(2) 什么是竞争与冒险现象？怎样判断？如何消除？答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。
由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
(3) 请画出用 D 触发器实现 2 倍分频的逻辑电路答：(4) 什么是'线与'逻辑，要实现它，在硬件特性上有什么具体要求？答：线与逻辑是两个或多个输出信号相连可以实现与的功能。
在硬件上，要用 OC 门来实现( 漏极或者集电极开路 )，为了防止因灌电流过大而烧坏 OC 门, 应在 OC 门输出端接一上拉电阻 (线或则是下拉电阻)。
(5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？答：同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系 .电路设计可分类为同步电路设计和异步电路设计。
同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。
数电模电工作面试题及答案
数电模电工作面试题及答案1. 现代电子产品越来越小型化和高性能化，这主要得益于什么技术？答案：主要得益于集成电路技术的发展。
集成电路将数百万个晶体管、电阻器和电容器等元件集成到一个小芯片上，实现了电子元件的功能集成，从而使电子产品体积小、性能高。
2. 什么是布尔代数？答案：布尔代数是用于描述逻辑关系和计算等的一种数学工具。
它基于二进制逻辑运算，包括与、或、非等运算符，用符号表示逻辑关系，并通过推理和运算来得出逻辑结果。
3. 什么是逻辑门电路？答案：逻辑门电路是用于处理和操作逻辑信号的电路。
它由多个逻辑门组成，每个逻辑门都有一个或多个输入和一个输出，根据输入信号的逻辑关系，输出相应的逻辑信号。
4. 请列举几种常见的逻辑门电路及其功能。
答案：- 与门（AND Gate）：输出信号为1的条件是所有输入信号都为1。
- 或门（OR Gate）：输出信号为1的条件是至少有一个输入信号为1。
- 非门（NOT Gate）：输出信号与输入信号相反，即输入为1，则输出为0，输入为0，则输出为1。
- 与非门（NAND Gate）：是与门的反向输出，输出信号为1的条件是所有输入信号都为0。
- 或非门（NOR Gate）：是或门的反向输出，输出信号为1的条件是至少有一个输入信号为0。
- 异或门（XOR Gate）：输出信号为1的条件是输入信号中只有一个为1，其他为0。
5. 什么是时序电路？答案：时序电路是根据输入信号的时序关系来决定输出信号的电路。
常见的时序电路包括时钟、触发器和计数器等，用于实现各种功能，如数据同步、时序控制和计数等。
6. 请解释触发器的工作原理及其应用。
答案：触发器是一种存储器件，具有记忆功能。
它根据触发器的输入信号和时钟信号的变化来决定输出的状态。
触发器常用于时序电路中，用于存储和控制数据。
在数字系统中，触发器常用于存储器、寄存器、计数器等的设计。
7. 什么是模拟电路和数字电路？答案：模拟电路是以连续变量作为输入和输出的电路，它能够处理连续信号的变化。
电子面试题目大全(3篇)
第1篇1. 集成电路基础：- 请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSp、ASIC、FpGA等的概念）。
2. 研发工作特点：- 你认为你从事研发工作有哪些特点？3. 基尔霍夫定理：- 基尔霍夫定理的内容是什么？4. 集成电路设计流程：- 描述你对集成电路设计流程的认识。
5. 集成电路工艺：- 描述你对集成电路工艺的认识。
6. 模拟电路设计：- 最基本的如三极管曲线特性（太低极了点）。
- 基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因。
- 反馈之类，如：负反馈的优点（带宽变大）。
7. 数字电路设计：- Verilog/VHDL设计计数器。
- 逻辑方面数字电路的卡诺图化简，时序。
8. 电容公式：- 平板电容公式(CS/4kd)。
9. 反馈电路：- 描述反馈电路的概念，列举他们的应用。
10. 负反馈种类：- 负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点。
11. 放大电路的频率补偿：- 放大电路的频率补偿的目的是什么，有哪些方法？12. 频率响应：- 频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。
13. A/D电路组成和工作原理：- A/D电路组成,工作原理。
14. 软件操作：- ic设计的话需要熟悉的软件: Cadence, Synopsys, Advant，UNIX当然也要大概会操作。
15. 实际工作所需要的一些技术知识：- 电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等。
请注意，这些题目仅供参考，实际面试中的题目可能会根据公司的具体需求和应聘者的背景有所不同。
第2篇一、基础篇1. 请简要描述电子工程的基本概念及其在现代社会中的应用。
2. 解释电子电路中的模拟信号和数字信号的区别。
3. 电流、电压和电阻之间的关系是什么？4. 电路中常见的电源有哪几种？5. 什么是基尔霍夫定律？6. 请简述二极管、晶体管和场效应晶体管的基本原理。
数字电子面试题目(3篇)
第1篇一、面试背景随着科技的不断发展，数字电子技术已经成为现代电子技术的重要组成部分。
为了选拔优秀的人才，许多企业、研究机构和高校都会对数字电子技术专业的人才进行面试。
本篇面试题目旨在考察应聘者在数字电子技术领域的理论基础、实践能力以及解决问题的能力。
二、面试内容一、基础知识1. 请解释数字电子技术的基本概念，并说明它与模拟电子技术的区别。
2. 简述逻辑代数的基本运算，如与、或、非、异或等，并举例说明其在数字电路设计中的应用。
3. 解释卡诺图的概念，并说明如何使用卡诺图进行逻辑函数的化简。
4. 简述TTL和CMOS两种逻辑门电路的特点，并比较它们的优缺点。
5. 解释时序逻辑电路的基本概念，并说明组合逻辑电路与时序逻辑电路的区别。
6. 解释触发器的概念，并说明D触发器、JK触发器、T触发器的动作特点。
7. 解释寄存器和锁存器的概念，并说明它们的区别。
8. 解释脉冲波形的产生和整形，并说明施密特触发器和单稳态触发器的作用。
9. 解释半导体存储器的概念，并说明RAM、ROM、EEPROM等存储器的特点。
10. 解释可编程逻辑器件（PLD）的概念，并说明GAL、FPGA等PLD的特点。
二、实践应用1. 设计一个4位二进制加法器，并使用卡诺图进行化简。
2. 设计一个简单的计数器，要求实现0-9循环计数。
3. 设计一个串行数据到并行数据的转换电路，并说明其工作原理。
4. 设计一个数字信号发生器，要求输出方波、三角波和锯齿波。
5. 分析一个数字电路，说明其功能，并找出其中的错误。
6. 设计一个简单的数字温度计，要求测量范围在-50℃至150℃。
7. 设计一个数字频率计，要求测量范围在1Hz至10MHz。
8. 分析一个数字通信系统，说明其工作原理，并指出可能存在的问题。
9. 设计一个数字滤波器，要求对输入信号进行低通滤波。
10. 设计一个数字锁相环（PLL）电路，要求实现频率合成。
三、综合能力1. 介绍一种你所熟悉的数字信号处理算法，并说明其在实际应用中的优势。
数电模电面试题
数电模电面试题1、基尔霍夫定理的内容是什么？基尔霍夫定律包括电流定律和电压定律电流左律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。
电压左律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
2、描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒泄。
电流负反馈的特点：电路的输出电流趋向于维持恒泄。
3、有源滤波器和无源滤波器的区别无源滤波器：这种电路主要有无源元件R、L和C组成有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一左的电压放大和缓冲作用。
但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
6、FPGA和ASIC的概念，他们的区别。
（未知）答案：FPGA是可编程ASIC。
ASIC：专用集成电路，它是而向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特立要求，能以低研制成本，短、交货周期供货的全定制，半左制集成电路。
与门阵列等直它ASIC （Application Specific IC）相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做OTP片、掩膜片，两者的区别何在？OTP means one time program，一次性编程MTP means multi time program，多次性编程OTP（One Time Program）是MCU的一种存储器类型MCU按其存储器类型可分为MASK（掩模）ROM、OTP（一次性可编程）ROM、FLASHROM等类型。
数字电路面试题
数字电路面试题Digital Circuit Interview QuestionsIntroduction:In today's technological era, digital circuits serve as the cornerstone of various electronic devices and systems. It is essential for individuals involved in the field of electrical engineering to possess a comprehensive understanding of digital circuits. This article presents a selection of frequently asked interview questions regarding digital circuits, providing insights into key concepts, design methodologies, and problem-solving abilities.Question 1: What is a digital circuit?A digital circuit is a network of interconnected electronic components designed to process digital signals or information in the form of "bits" - binary digits. These circuits utilize logic gates, flip-flops, registers, and other building blocks to perform operations such as arithmetic, logic, and memory functions.Question 2: Differentiate between combinational and sequential logic circuits.Combinational logic circuits generate an output based solely on the current input values. They lack memory elements, ensuring that the output is solely determined by the present inputs. Conversely, sequential logic circuits output not only depend on the present inputs but also on the past inputs and stored information, using memory elements such as flip-flops.Question 3: How can you convert a given logic circuit into its corresponding truth table?To convert a logic circuit into a truth table, one needs to consider all possible input combinations. For each combination, determine the output based on the circuit's logic gates and connections. The resulting truth table will list all possible input combinations alongside their corresponding output values.Question 4: Explain the concept of propagation delay in digital circuits.Propagation delay refers to the time taken for the output of a logic gate to change in response to a change in its input. It is caused by the finite speed of signal transmission within digital circuits due to factors such as gate delays and interconnect lengths. Minimizing propagation delays is crucial to ensure proper circuit operation and timing.Question 5: What is Moore's law, and how does it relate to digital circuits?Moore's law, formulated by Gordon Moore, states that the number of transistors in an integrated circuit doubles approximately every two years. This observation highlights the trend of exponentially increasing computational power and efficiency in digital circuits over time. Integrated circuits incorporating more transistors enable the design and implementation of complex digital systems.Question 6: Describe the concept of clock skew in clock distribution networks.Clock skew refers to the variation in arrival times of clock signals across different components or clock distribution lines within a digital circuit. It can lead to synchronization issues and affect the proper functioning of sequential logic circuits. Minimizing clock skew is crucial to maintain accurate timing and prevent data corruption.Question 7: What are the commonly used design methodologies for digital circuits?Several design methodologies are employed in digital circuit design, including the following:1. RTL (Register Transfer Level) Design: Describing the circuit's behavior using high-level abstractions, focusing on the flow of data between registers.2. Gate-Level Design: Utilizing predefined standard cells and logic gates to implement the circuit's functionality.3. Behavioral Design: Describing the circuit's behavior using programming languages such as VHDL or Verilog to simulate and synthesize the design.4. Physical Design: Involves designing the layout and placement of components, considering factors such as power consumption, noise, and heat dissipation.Question 8: Discuss the concept of hazard in digital circuits.In digital circuits, a hazard refers to a temporary glitch or deviation in the expected output caused by a transition in the input signals. Hazards canoccur due to circuit delays, complex combinational paths, or improper synchronization. Designers must identify and eliminate hazards through techniques such as hazard coverings or hazard-free logic restructuring.Question 9: Explain the advantages and disadvantages of using FPGA (Field-Programmable Gate Array) in digital circuit design.Advantages:1. Versatility: FPGA allows rapid prototyping and design alterations, eliminating the need for fabricating custom integrated circuits.2. Flexibility: Designs can be modified or reprogrammed as required, providing flexibility in adapting to changing requirements.3. Time-to-Market: FPGA-based designs can be developed and deployed quickly, reducing the time required to bring a product or solution to market.4. Cost-Efficiency: FPGA eliminates the high upfront costs associated with ASIC (Application-Specific Integrated Circuit) production.Disadvantages:1. Power Consumption: FPGA can consume more power compared to ASIC, impacting battery-powered devices.2. Limited Scalability: FPGA designs may face limitations in terms of size, complexity, and performance compared to ASIC designs.3. Higher Unit Cost: While FPGA offers cost benefits for low to medium volume production, it may become costlier for high-volume production due to per-unit costs.Question 10: How do you mitigate hazards caused by glitches in digital circuits?To mitigate hazards caused by glitches, designers can employ the following techniques:1. Use Gate Delay Elements: Introduce specialized elements within the circuit to ensure uniform delays and minimize glitches.2. Hazard Covering: Introduce additional logic elements to detect and fix hazards.3. Logic Restructuring: Optimize the circuit's logic gates and structural elements to eliminate or reduce potential hazards.4. Pipeline the Circuit: Introduce pipeline stages to divide the circuit into smaller sections, ensuring proper synchronization and reducing hazards.Conclusion:Digital circuit knowledge and problem-solving skills are crucial for individuals seeking a career in electrical engineering or related fields. By understanding the fundamental concepts, design methodologies, and problem-solving approaches, one can confidently tackle digital circuit interview questions, paving the way for success in this domain. Remember to stay updated with the latest advancements and continuously enhance your skills as digital circuit technology continues to evolve.。
数字电路工程师面试试题及答案
数字电路工程师面试试题及答案姓名：分数：填空与选择题（每空1分，共60分）1.在电路中，电子从电位流向电位。
2.理想电压源的输出阻抗为,理想电流源的输出阻抗为o3. 一信号源内阻为R,当负载电阻用二时，获得最大功率。
4.在电容C两端加一频率为f的信号，则电容呈现的阻抗Z二o5.在电感L两端加一频率为f的信号，则电感呈现的阻抗Z二o6. 一电解电容额定电压为50V,若长期使用，最高工作电压应为o7.由控制原理，双极型三极管可称为控制器件，场效应管可称为控制器件。
8.共集电极电路有放大和放大作用。
9.有两个三极管，A管的8=200, I CEO=200H A, B管的8=50, WIOuA,其它参数大致相同。
相比之下管性能较好。
10. PIN管的特点是与成反比。
11.多级放大电路与单级放大电路相比，电压增益,通频带O12.负反馈的组态有并联电压、、和串联电流四种形式。
13.串行异步通信一帧数据由起始位、、停止位等几部分组成，串行异步通信每位的宽度等于, RS232电平是- 3〜-15V表示逻辑,+3~+15V表示逻辑,这样设计的原因是。
14. TCP/IP通常被认作一个四层协议系统，每一层有不同的功能，这四层是、、、O15.点对点通信,按信息传送的方向和时间关系，可分为单工通信、、016.语言信号频谱一般取300Hz〜3KHz,按奈奎斯特采样定理，采样速率最小需要kHz才能有效恢复信号。
PCM编码中，为了在较小的采样数码率下提高S/N比，采用律和律编码。
17. MCS-51系统中，外部I/O 口处于地址空间，P。
口是, 地址线要锁存。
8031外接程序存储器时，要将EA脚—,如果某芯片的片选端（低电平有效）接到8031的地址线A15,该芯片的地址范围可能是—oA、外部RAMB、程序C、地址/数据复用线D、地址线E、数据线F、低8位G、高8位H、接地I、接高电平J、7000H~7FFFHK、8000H~8FFFH18. C51中xdata数据存放于区，bdata数据存放于区，code数据存放区。
电子电路设计工程师面试题及答案(精选)
电子电路设计工程师面试题及答案1.请描述一次您在电子电路设计中解决复杂问题的经验。
在我的上一份工作中，我们遇到了一个性能优化的挑战，需要在电路设计中提高信号传输速度。
我通过采用差分信号传输、优化PCB布局以减小信号路径长度，以及使用高速电路设计工具进行仿真和分析，成功提高了系统的整体性能。
2.如何处理设计中的电磁干扰问题，以确保电路的稳定性和抗干扰能力？在面对电磁干扰时，我采用了合适的屏蔽措施，如使用屏蔽罩、优化地线布局，并利用滤波器来降低干扰。
此外，我通过仿真工具进行电磁兼容性分析，以确保电路在实际环境中的稳定性。
3.请详细介绍您在高频电路设计中的经验，特别是在射频设计方面的成就。
在之前的项目中，我负责设计了一套射频前端电路，涉及频率范围较广。
通过合理选择元器件、进行频域仿真和优化，成功实现了对不同频段信号的高效捕获和处理，使系统在复杂环境中表现卓越。
4.如何平衡在电路设计中的功耗和性能，尤其是在移动设备等有限电源环境下？在移动设备电路设计中，我注重优化功耗和性能的平衡。
通过采用低功耗元器件、优化电源管理策略，以及采用动态电压调整技术，成功实现了在有限电源环境下的长时间运行，同时保持了系统的高性能。
5.请描述您在模拟电路设计中解决过的一个挑战，以及您的解决方法。
在之前的项目中，我遇到了一个模拟电路中的非线性问题，导致信号失真。
我通过引入反馈控制、调整电路增益和采用精准的元器件进行替代，成功地解决了信号失真的问题，并提升了整体电路性能。
6.在数字电路设计中，如何确保电路的稳定性和可靠性，尤其是在高温或极端环境下？在数字电路设计中，我采用了工艺上的优化，选择耐高温材料和元器件，以及通过热仿真工具来评估电路在不同温度条件下的性能。
这些措施有效地提高了电路的稳定性和可靠性，确保在极端环境中仍能正常工作。
7.在多层PCB设计中，您是如何优化信号完整性和降低串扰的？我在多层PCB设计中采用分层布局、差分信号传输、地孔的合理设置等手段，以降低信号路径的交叉和减小串扰。
经典数字电路和模拟电路面试题
数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
電路設計可分類為同步電路和非同步電路設計。
同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。
由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用非同步電路設計。
异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。
这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。
（线或则是下拉电阻）4、什么是Setup 和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup time和hold time的定义和在时钟信号延迟时的变化。
（未知）7、解释setup和hold time violation，画图说明，并说明解决办法。
（威盛VIA 2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
年数字招聘精选面试题
2017年数字IC招聘精选面试题注：红色为不会数字部分逻辑同步复位和异步复位：同步复位：同步复位仅在有效的时钟沿时对触发器复位，该复位信号经过组合逻辑馈送到触发器的D输入端。
同步复位优缺点：1）、优点：同步复位可以保证100%同步，可以对小的复位毛刺滤波；同步复位可以在时钟周期之间，对逻辑等式产生的毛刺进行滤波；a、有利于仿真器的仿真b、可以使所设计的系统成为100%的同步时序电路，这便大大有利于时序分析，而且综合出来的fmax一般较高。
c、因为他只有在时钟有效电平到来时才有效，所以可以滤除高于时钟频率的毛刺2）、缺点：同步复位有时需要脉冲展宽，用以保证时钟有效期间有足够的复位宽度；同步复位将复位信号经过组合逻辑馈送到数据输入端，从而增加了数据通道使用组合逻辑门数和相应的时延；a、复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位任务。
同时还要考虑，诸如：clk skew,组合逻辑路径延时,复位延时等因素。
b、由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会耗费较多的逻辑资源。
C. An active clock is essential for a synchronous reset design. Hence you can expect more power consumption.异步复位：它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位异步复位优点：1）、最大优点是只要综合工具工艺库有可异步复位的触发器，那么该触发器的数据输入通道就不需要额外的组合逻辑；2）、电路在任何情况下都能复位而不管是否有时钟出现。
a、大多数目标器件库的dff都有异步复位端口，因此采用异步复位可以节省资源b、设计相对简单。
c、异步复位信号识别方便d、Clocking scheme is not necessary for an asynchronous design. Hence design consumes less power. Asynchronous designstyle is also one of the latest design options to achieve low power. Design community is scrathing their head overasynchronous design possibilities.异步复位缺点：1）、最大的问题在于它属于异步逻辑，问题出现在复位释放时，而不是有效时，如果复位释放接近时钟有效沿，则触发器的输出可能进入亚稳态，从而使复位失败。
数电模电面试题
数电模电面试题数字电路与模拟电路面试题一、简介数字电路与模拟电路是电子学中两个重要的学科，广泛应用于电子设备的设计与开发中。
本文将介绍一些关于数字电路与模拟电路的面试题目。
二、数字电路面试题1. 请简述逻辑门及其应用。
逻辑门是由数个逻辑电路组成的电子电路，常见的逻辑门有与门、或门、非门、与非门、或非门等。
逻辑门可以通过将输入信号进行逻辑运算，输出相应的结果信号。
逻辑门被广泛应用在计算机和其他数字系统中，执行各种逻辑运算。
2. 请解释电平转换器的作用。
电平转换器是用于将一个逻辑电平转换为另一个逻辑电平的电路。
在数字系统中，逻辑电平通常使用高、低两种状态表示。
电平转换器可将输入信号的电平转换为系统所需的电平，确保信号在各个逻辑电路之间传输的正确性。
3. 请说明S-R触发器及其工作原理。
S-R触发器是数字电路中常用的一种触发器。
它有两个输入端S和R，以及两个输出端Q和Q'。
其工作原理是：当S和R同时为0时，保持前一状态；当S为1，R为0时，Q置为1；当S为0，R为1时，Q置为0；当S和R同时为1时，产生不确定的输出。
S和R的布尔逻辑关系和输出状态由特定的触发器类型决定。
三、模拟电路面试题1. 请解释放大器的作用。
放大器是模拟电路中常见的电子器件，用于放大信号的幅度。
它可以将输入信号增加至所需的放大倍数，并输出放大后的信号。
放大器的作用是增强信号的能量，以便于后续电路的处理和传输。
2. 请说明直流稳压电源的原理。
直流稳压电源是用于提供稳定的直流电源的电子电路。
其原理是通过对输入的交流电进行整流和滤波，将其转换为稳定的直流电压，并保持输出电压在一定的范围内稳定不变。
3. 请简述简单放大电路的组成。
简单放大电路通常由三个主要部分组成：输入电路、放大电路和输出电路。
输入电路用于接收输入信号，将其转换为电压或电流信号；放大电路用于对输入信号进行放大；输出电路用于输出放大后的信号。
这些部分相互协作，共同完成信号放大的功能。
模电数电题面试题集锦（精心汇编）
模拟电路知识1、基尔霍夫定理的内容是什么？基尔霍夫定律包括电流定律和电压定律电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。
电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。
2、描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。
3、有源滤波器和无源滤波器的区别无源滤波器：这种电路主要有无源元件R、L和C组成有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。
但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
6、FPGA和ASIC的概念，他们的区别。
（未知）答案：FPGA是可编程ASIC。
ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。
根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。
7、什么叫做OTP片、掩膜片，两者的区别何在？OTP means one time program，一次性编程MTP means multi time program，多次性编程OTP（One Time Program）是MCU的一种存储器类型MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM 等类型。
数字电路面试题
1.在数字电路中，逻辑门电路的基本单元是什么？
A.晶体管
B.电阻
C.电容
D.二极管（答案）
2.下列哪种逻辑门可以实现“A或B”的逻辑功能？
A.与门
B.或门（答案）
C.非门
D.异或门
3.在数字电路中，用于表示高电平和低电平的两种状态通常是什么？
A.0和1（答案）
B.高和低
C.开和关
D.正和负
4.下列哪种逻辑运算可以实现“A且非B”的逻辑功能？
A.与非门（答案）
B.或非门
C.异或门
D.与门
5.在二进制数制中，1101代表什么？
A.十进制的11
B.十进制的13（答案）
C.十进制的15
D.十进制的17
6.下列哪个是数字电路中的基本存储单元？
A.触发器（答案）
B.电阻器
C.电容器
D.放大器
7.在数字电路中，用于将多个输入信号转换为一个输出信号的电路是什么？
A.解码器
B.编码器（答案）
C.多路选择器
D.多路分配器
8.下列哪种逻辑门可以实现“A异或B”的逻辑功能？
A.与门
B.或门
C.异或门（答案）
D.非门
9.在数字电路中，用于实现信号反转的电路是什么？
A.反相器（答案）
B.缓冲器
C.驱动器
D.锁存器
10.下列哪个是数字电路中的时序逻辑电路？
A.组合逻辑电路
B.时序逻辑电路（答案）
C.算术逻辑单元
D.寄存器文件。
数字电路面试题集锦精选文档
数字电路面试题集锦精选文档TTMS system office room 【TTMS16H-TTMS2A-TTMS8Q8-2017年数字电路面试题集锦1、同步电路和异步电路的区别是什么（仕兰微电子）2、什么是同步逻辑和异步逻辑（汉王笔试）同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。
同时在输出端口应加一个上拉电阻。
4、什么是Setup 和Holdup时间（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup time和hold time的定义和在时钟信号延迟时的变化。
（未知）7、解释setup和hold time violation，画图说明，并说明解决办法。
（威盛VIA上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果hold time 不够，数据同样不能被打入触发器。
建立时间 (Setup Time)和保持时间（Hold time）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability 的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2017年数字电路面试题集锦1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc 门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。
同时在输出端口应加一个上拉电阻。
4、什么是Setup 和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup time和hold time的定义和在时钟信号延迟时的变化。
（未知）7、解释setup和hold time violation，画图说明，并说明解决办法。
（威盛VIA2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。
输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。
如果hold time 不够，数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间（Hold time）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。
（仕兰微电子）9、什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试）在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。
10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？（汉王笔试）常用逻辑电平：12V，5V，3.3V；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。
CMOS输出接到TTL是可以直接互连。
TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
11、如何解决亚稳态。
（飞利浦－大唐笔试）亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。
当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。
在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
12、IC设计中同步复位与异步复位的区别。
（南山之桥）13、MOORE 与MEELEY状态机的特征。
（南山之桥）14、多时域设计中,如何处理信号跨时域。
（南山之桥）15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。
（飞利浦－大唐笔试）Delay < period - setup – hold16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。
组合逻辑电路最大延迟为T2max,最小为T2min。
问，触发器D2的建立时间T3和保持时间应满足什么条件。
（华为）17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有clock 的delay,写出决定最大时钟的因素，同时给出表达式。
（威盛VIA 2003.11.06 上海笔试试题）18、说说静态、动态时序模拟的优缺点。
（威盛VIA 2003.11.06 上海笔试试题）19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。
（威盛VIA2003.11.06 上海笔试试题）20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。
（未知）21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。
（未知）22、卡诺图写出逻辑表达使。
（威盛VIA 2003.11.06 上海笔试试题）23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。
（威盛）24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (V out-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题circuit design-beijing-03.11.09）25、To design a CMOS invertor with balance rise and fall time,please definethe ration of channel width of PMOS and NMOS and explain?26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？（仕兰微电子）27、用mos管搭出一个二输入与非门。
（扬智电子笔试）28、please draw the transistor level schematic of a cmos 2 input AND gate andexplain which input has faster response for output rising edge.(less delay time)。
（威盛笔试题circuit design-beijing-03.11.09）29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。
（Infineon笔试）30、画出CMOS的图，画出tow-to-one mux gate。
（威盛VIA 2003.11.06 上海笔试试题）31、用一个二选一mux和一个inv实现异或。
（飞利浦－大唐笔试）32、画出Y="A"*B+C的cmos电路图。
（科广试题）33、用逻辑们和cmos电路实现ab+cd。
（飞利浦－大唐笔试）34、画出CMOS电路的晶体管级电路图，实现Y="A"*B+C(D+E)。
（仕兰微电子）35、利用4选1实现F(x,y,z)=xz+yz’。
（未知）36、给一个表达式f="xxxx"+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。
（Infineon笔试）38、为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND（未知）39、用与非门等设计全加法器。
（华为）40、给出两个门电路让你分析异同。
（华为）41、用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）42、A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0 多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。
（未知）43、用波形表示D触发器的功能。
（扬智电子笔试）44、用传输门和倒向器搭一个边沿触发器。
（扬智电子笔试）45、用逻辑们画出D触发器。
（威盛VIA 2003.11.06 上海笔试试题）46、画出DFF的结构图,用verilog实现之。
（威盛）47、画出一种CMOS的D锁存器的电路图和版图。
（未知）48、D触发器和D锁存器的区别。
（新太硬件面试）49、简述latch和filp-flop的异同。
（未知）50、LATCH和DFF的概念和区别。
（未知）51、latch与registe r的区别,为什么现在多用register.行为级描述中latch如何产生的。
（南山之桥）52、用D触发器做个二分颦的电路.又问什么是状态图。
（华为）53、请画出用D触发器实现2倍分频的逻辑电路？（汉王笔试）54、怎样用D触发器、与或非门组成二分频电路？（东信笔试）55、How many flip-flop circuits are needed to divide by 16?(Intel) 16分频？56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage. （未知）57、用D触发器做个4进制的计数。
（华为）58、实现N位Johnson Counter,N="5"。
（南山之桥）59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？（仕兰微电子）60、数字电路设计当然必问Verilog/VHDL，如设计计数器。
（未知）61、BLOCKING NONBLOCKING 赋值的区别。
（南山之桥）62、写异步D触发器的verilog module。
（扬智电子笔试）module dff8(clk , reset, d, q);input clk;input reset;input[7:0] d;output [7:0] q;reg[7:0] q;always @ (posedge clk or posedge reset)if(reset)q <= 0;elseq <= d;endmodule63、用D触发器实现2倍分频的Verilog描述？（汉王笔试）module divide2( clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out ;always @ ( posedge clk or posedge reset)if ( reset)out <= 0;elseout <= in;assign in = ~out;assign clk_o = out;endmodule64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。