第3章 工艺基础及版图的层

第三章 集成电路工艺基础及版图设计
3.1.1 硅栅MOS工艺简介
硅除了以单晶的形式存在外， 还以多晶的形式存在， 称为多晶硅(见图 3 - 1)。 多晶硅从小的局部区域去看， 原 子结构排列整齐; 但从整体上看却并不整齐。
图3 - 1 多晶硅
第三章 集成电路工艺基础及版图设计
图 3 -2 是硅栅NMOS管的剖面结构， 多晶硅栅极
P-Si
图3 - 2 硅栅NMOS管剖面图
第三章 集成电路工艺基础及版图设计
P-Si
光刻胶 P-Si Si3 N4
紫外线照射 掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
图3 - 3 硅栅MOS管的制造工序
SiO2
(a) 场氧化、 光刻有源区；
P-Si
第三章 集成电路工艺基础及版图设计
的具体数值。 通常在设计反相器时，要求输出波形对称，也就是tr＝tf。
因为是在同一工艺条件下，NMOS和PMOS的栅氧化层的厚度
相同。如果阈值电压数值相等，只要计算tf，就可算出（W/L） N。乘以2.5 就是P管的宽长比。
KP KN
பைடு நூலகம்
KN
n W
tox
W K L L
形成了MOS管的源区和漏区； 同时多晶硅也被掺杂， 减小了多
晶硅的电阻率。 （5） 淀积SiO2， 将整个结构用SiO2覆盖起来， 刻出与源区和漏区
相连的接触孔。
（6） 把铝或其它金属蒸上去， 刻出电极及互连线
第三章 集成电路工艺基础及版图设计
3.1.2 P阱CMOS工艺简介
P 阱 CMOS 工艺通常是在中度掺杂的 N 型硅衬底上
到的掩膜版图的俯视图， 左边画出的是各步骤器件的
剖面图， 剖面图的上面还画出了掩膜版的侧视图， 掩 膜版侧视图空心的地方表示对应于下面器件剖面图该
处是透光的（空的）。 图3 -4实际上是一个反向器电
路（图 3 -5）的制作过程。
第三章 集成电路工艺基础及版图设计
图3 - 5 反向器
第三章 集成电路工艺基础及版图设计
第三章 集成电路工艺基础及版图设计
SiO2 淀积SiO2 P- Si (e) 铝电 极引出 P- Si (f)
图3 - 3 硅栅MOS管的制造工序 (a) 场氧化、 光刻有源区； (b) 栅氧化； (c) 淀积多晶硅、 刻多晶硅；(d) N+注入； (e) 淀积SiO2, 刻接触孔； (f) 蒸铝、 刻铝电极和互连
3.2.1多边形
多边形主要用于覆盖那些无法用简单矩形覆盖的区域，
其优点： – 能用于圈起一个形状奇特的区域； – 易于绘制； – 在分层结构的同一级以及同一层上，易于将一多边形拼
接起来。
第三章 集成电路工艺基础及版图设计
3.2.2线形
线形是由起点、终点、中间顶点以及宽度值来确定的一
种形状。它主要用于连接器件，以及点对点的信号传送。
第三章 集成电路工艺基础及版图设计
为了是SPICE能够精确地预测电路的复杂工 作过程，我们不仅需要设计规范和初始原理图， 还必须建立相关电路元件的数学描述。
第三章 集成电路工艺基础及版图设计
CMOS反相器的设计
在一定的工艺条件下，反相器的设计，关键是对晶体管的
尺寸（W/L）的设计，并由确定的沟道长度，获得沟道宽度
第三章 集成电路工艺基础及版图设计
利用spice去确定器件尺寸
电路设计规范specs——设计的起点，电路的性能要求 根据采用的特定工艺的详细信息，电路设计规范定义 了基本器件尺寸。 SPICE——电路模拟软件，显示电路执行功能、电流大小、 频率响应、增益等等信息，通过软件，可以验证IC设 计方案，确定器件尺寸。
图3 - 4 CMOS工艺流程
第三章 集成电路工艺基础及版图设计
掩膜版 4
P＋ (d ) 掩膜版 5
P＋
N＋
(e) 接触孔 掩膜版 6
N-Si (f) 金属电极 掩膜版 7
(g )
图3 - 4 CMOS工艺流程
第三章 集成电路工艺基础及版图设计
图3 - 4 中， 右边一列画出的是左边各主要步骤用
3.3晶体管版图简介
第三章 集成电路工艺基础及版图设计
3.3.1基底连接
第三章 集成电路工艺基础及版图设计
第三章 集成电路工艺基础及版图设计
3.3.2导体和接触孔
在业界，接触孔（contact）特指最低层金属孔，用于将 最低层金属和多晶硅或者扩散层连接起来；通孔（via）则是 指允许更高层金属进行相互连接的孔。
第三章 集成电路工艺基础及版图设计
注入层：这些层并不明确地规定一个新的分层或者接触， 而是去定制或改变已经存在的导体层的性质。
绘图层：制版工艺所要求的最小数目的层 掩模层：生成光学掩膜
隔离层：隐含于掩模层之中
绘制的图形的方式——“多边形”（polygon）和“线形” （path）
第三章 集成电路工艺基础及版图设计
第三章 集成电路工艺基础及版图设计
3.4工艺设计规则
用特定工艺制造电路的物理掩膜版图都必须遵循 一系列几何图形排列的故则，这些规则称为版图设计 规则。 通过适度的图形排列可以得到较高的成品率，通 过将芯片上不同的器件进行高密度放置能得到更高的 面积利用率，但这两者常常是相互矛盾的。
一个特定制造工艺的版图设计规则通常指出了成 品率和密度之间的一个最优的平衡点。
隔离层：用于隔离的层，它在垂直方向和水平方向上 将各个导电层互相隔离开来。无论是在垂直方向还是 在水平方向上都需要进行隔离，以此来避免在个别电 气节点之间产生“短路”现象。
接触和通孔：用于确定绝缘层上的切口（cut）。绝缘 层用于分隔导体层，并且允许上下层通过切口或“接 触”孔进行连接，像金属通孔或接触孔就是这类例子。 在钝化层上为绑定pad开孔则是接触层的另一种情况。
第三章 集成电路工艺基础及版图设计
同一加工工艺上，如果两个晶体管宽度相同，而 长度不同，则栅长度短的晶体管必会产生更大的电流。 晶体管的宽度，可想象为一系列平行的沟道，电 流通过这些沟道从源极流向漏极。
如果两晶体管长度相同，宽度更宽的晶体管有更 多的有效沟道，更多的沟道则意味着更大的电流。 更大的电流在概念上则意味着更快的性能。
第三章 集成电路工艺基础及版图设计
3.3.4器件尺寸设计
栅和有源区的重叠确定了器件的尺寸，重叠区之外的区 域对器件的尺寸没有影响。 如何根据电路性能要求设计器件的尺寸？要设计多大的 重叠区？
第三章 集成电路工艺基础及版图设计
两个重要的尺寸参数——晶体管的长度和宽度
就版图而言，晶体管的长度是源极和漏极之间的距 离；就晶体管性能而言，晶体管的长度是电子所必须 移动的距离；就制造而言，晶体管的长度是多晶硅 （多晶）能够可靠制造的最窄可能长度。
SiO2。
掩膜版6： 确定接触孔， 将这些位置处的SiO2刻 蚀掉。
掩膜版7： 用于刻蚀金属电极和金属连线。
第三章 集成电路工艺基础及版图设计
图3 -4（a）是反向器的版图， 图3 -6（b）是反向 器的剖面图。 需要说明的是： 为了防止闩锁效应的发 生， P阱必须接地， 衬底要接到UDD， 这只需在上面 掩膜版4、 掩膜版5、 掩膜版6中将括号内说明的未画 出的部分添加上去就可以了。 最后得到的结果是， N
第三章 集成电路工艺基础及版图设计
金属(USS) 场氧化层 (b ) P＋ N- Si 多晶硅(Uin )
金属(Uou t) 金属(UDD )
N＋
P阱
薄 氧 化 层 (栅 氧 化 层 )
图3 - 6 反向器版图及结构剖面图 (a) 版图； (b) 结构剖面图
第三章 集成电路工艺基础及版图设计
硅晶圆
第三章 集成电路工艺基础及版图设计
定义线形时，它的顶点规定了其中心线（或边界
线），再用一个附加的变量来规定其宽度，同样能够
按90度角、45度角或手绘角度等方式来绘制。 用多个线形生成版图是线形的一种有效应用方式。 只要确定了所要求的形状，就可以将线形展平开来， 由此得到多边形。
第三章 集成电路工艺基础及版图设计
首先作出P阱， 在P阱中做N管， 在N型衬底上做P管， 工艺过程的主要步骤及所用的掩膜版如图3 -4 所示。
第三章 集成电路工艺基础及版图设计
掩膜(侧视图) 掩膜(俯视图) 硅片剖面图 掩膜版 1 场氧 N-Si P阱
(a ) 掩膜版 2
薄氧化层 N-Si
(b )
多晶硅栅
掩膜版 3
N-Si (c)
掩膜版1： 用来规定P阱的形状、 大小及位置。 掩膜版2： 用于确定薄氧化层。 掩膜版3： 用来刻蚀多晶硅， 形成多晶硅栅极及 多晶硅互连线。 掩膜版4： 确定需要进行离子注入形成P+的区域。
第三章 集成电路工艺基础及版图设计
掩膜版5： 用来确定需要进行掺杂的N+区域， 由 图3 -4（e）可看出它实际上是P+掩膜版的负版， 即凡 不是P+的区域都进行N+掺杂， 包括NMOS管的栅区、 源区和漏区（实际上还应包括N型衬底的欧姆接触， 但图中并未画出）。 掺杂之后在硅片表面覆盖一层
型衬底通过一个 N+ 区和接触孔内的金属与 UDD 相连；
P阱通过一个P+区和接触孔内的金属与USS相连。
第三章 集成电路工艺基础及版图设计
金属(UD D) 多晶硅(Uin ) P＋区 金属(USS)
P阱 接触 孔
(a )
薄氧化层 ( P管有源区)
金属(Uou t)
薄氧化层 ( N管有源区)
图3 - 6 反向器版图及结构剖面图 (a) 版图； (b) 结构剖面图
的下面是很薄的一层 SiO2 ， 称为栅氧， 两边较厚的
SiO2层称为场氧化层， 主要起隔离作用。 下面就以硅栅 NMOS 为例， 简要介绍硅栅 MOS 管
制造的基本工序（参照图3 -3）。
第三章 集成电路工艺基础及版图设计
源极金属引出
多晶硅栅极
漏极金属引出
N＋ 场氧 源扩散区
栅氧
N＋ 场氧 漏扩散区
第三章 集成电路工艺基础及版图设计
第三章 CMOS集成电路工艺基础及版图设计
3.1 CMOS集成电路制造工艺简介 3.2 版图设计技术 3.3 九天软件进行版图设计
第三章 集成电路工艺基础及版图设计
3.1 CMOS集成电路制造工艺简介
集成电路的制造工艺包括衬底外延生长、掩膜制版、 光刻、掺杂、绝缘层、金属层形成等等。 CMOS工艺技术是当代VLSI工艺的主流工艺技术。 它是在PMOS和NMOS工艺基础上发展起来的。其特点 是将NMOS器件和PMOS器件制作在同一硅衬底上，一 般可分为三类，P阱CMOS工艺、N阱CMOS工艺和双 阱CMOS工艺。
N＋
N＋
SiO2 ( 场氧)
第三章 集成电路工艺基础及版图设计 （1）对P型硅片进行氧化， 生成较薄的一层Si3N4， 然后进行光 刻， 刻出有源区后进行场氧化。 （2） 进行氧化（栅氧化）， 在暴露的硅表面生成一层严格控制的
薄SiO2层。
（3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线图形。 （4） 将磷或砷离子注入， 多晶硅成为离子注入的掩膜（自对准），
第三章 集成电路工艺基础及版图设计
3.3.3 反相器版图
第三章 集成电路工艺基础及版图设计
无论在电路图中还是在版图中，PMOS晶体管都与VDD 相连接； 在电路图和版图中，NMOS晶体管都与VSS相连接； 在电路图和版图中，NMOS晶体管和PMOS晶体管的栅 极有相同的IN信号，而其漏极有相同的OUT信号； 两种晶体管的宽度不同——在此例中，PMOS晶体管的 宽度是NMOS晶体管的两倍。 两种晶体管的长度看似相同，但却不同，我们很难辨别 它们的差异； 对于N阱来说，N＋区域实际上是与VDD相连接的，而 电路图中没有显示这一连接关系； 对于衬底来说，P＋区域实际上是与VSS相连接的。而电 路图中没有显示这一连接关系。
确定晶体管的基底区域
形成并绘制多晶硅栅的图案
确定有源区
为接触孔开孔（对每个互连层都如此操作）
确定互连层（对每个互连层都如此操作）
用钝化层覆盖芯片
为连线绑定形成钝化层开孔
第三章 集成电路工艺基础及版图设计
第三章 集成电路工艺基础及版图设计
3.2分层和连接
导体：这些层是导电层，因为它们能够传送信号电压。 扩散层、金属层、多晶层以及阱层都属于此类。
P-Si (b ) 多晶硅 0 .5 ～2 m P-Si (c) 离子注入 SiO2 P-Si (d ) N＋
图3 - 3 硅栅MOS管的制造工序 (a) 场氧化、 光刻有源区； (b) 栅氧化；
(c) 淀积多晶硅、 刻多晶硅；(d) N+注入；
(e) 淀积SiO2, 刻接触孔； (f) 蒸铝、 刻铝电极和互连