2021年D触发器及其应用实验报告
触发器及其应用 数电实验报告
1.测试D触发器的逻辑功能：
（1）将74LS74的DSDR端分别加低电平，观察并记录Q端的状态；
（2）令DSDR端为高电平，D端分别接高、低电平，用单脉冲做CP，观察记录当CP为0，上升，1,下降时Q段状态的变化；
（3）当DSDR为高电平，CP=0(或CP=1)，改变D端状态，观察Q端的状态是否变化；
姓名：
班级：
学号：
实验名称
触发器及其应用
实验目的
1、D触发器的功能测试。
2、了解触发器的两种触发方式( 脉冲电平触发和脉冲边沿触发)及触发特点。
3、掌握触发器之间的相互转换方法。
4、熟悉触发器的实际应用。
实验设备
数字电路实验箱
双踪示波器，
数字万用表
74LS00，74LS20,74LS74，74LS76,74LS86
可以得到如下关系式：
连接电路如图：
波形如下：
故障排除
实验过程中，得不到较为理想的电路图，电路图较为模糊，把电路从新连接解决了此类问题。
心得体会
这次试验，认识了触发器的基本原理，我更熟悉了电路的连接，设计电路的能力也得到了提高。在这次实验中，我了解到了触发器的应用，并经过实践加深了对其原理的理解
（4）得到74LS74D触发器的功能测试表
2.构成分频器
参照课本P55图构成2分频和4分频器。在CP1端加入1kHZ的连续方波，并用示波器观察波形
3.设计时序脉冲控制器，用示波器观察并记录CP及Z的波形
实验分频器 （2）4分频器
3.时序脉冲器 设计电路过程如下：
真值表
d触发器实验报告
d触发器实验报告D 触发器实验报告一、实验目的1、深入理解 D 触发器的工作原理和逻辑功能。
2、掌握 D 触发器的特性测试方法。
3、学会使用实验仪器和设备进行电路搭建和测试。
二、实验原理D 触发器是一种具有存储功能的逻辑单元，它在数字电路中有着广泛的应用。
D 触发器的特点是在时钟脉冲的上升沿或下降沿，将输入的数据（D 端）存储到输出端（Q 端）。
其逻辑表达式为：Q(n+1) ＝ D （在时钟上升沿或下降沿时）D 触发器通常由门电路组成，常见的有基于与非门的实现方式。
三、实验设备与材料1、数字电路实验箱2、 74LS74 双 D 触发器芯片3、示波器4、直流电源5、逻辑电平测试笔6、若干导线四、实验内容及步骤（一）测试 D 触发器的逻辑功能1、按照实验箱的说明，将 74LS74 双 D 触发器芯片插入合适的插槽。
2、连接电路，将 D 端分别接高电平和低电平，时钟端（CLK）接入脉冲信号，使用逻辑电平测试笔观察 Q 端和\（＼overline{Q}＼）端的输出电平。
3、记录不同输入情况下的输出结果，验证 D 触发器的逻辑功能。
（二）观察 D 触发器的状态转换1、将 D 端接一个可手动控制的电平开关，CLK 端接入连续的时钟脉冲。
2、通过示波器观察 Q 端的波形，观察在不同 D 输入时，Q 端的状态转换情况。
（三）构建一个简单的计数器1、使用两个 D 触发器串联，构成一个 2 位二进制计数器。
2、输入时钟脉冲，观察计数器的计数过程，验证其功能。
五、实验数据记录与分析（一）逻辑功能测试数据｜ D 输入｜ CLK 脉冲｜ Q 输出｜＼（＼overline{Q}＼）输出｜｜｜｜｜｜｜ 0 ｜上升沿｜ 0 ｜ 1 ｜｜ 0 ｜下降沿｜ 0 ｜ 1 ｜｜ 1 ｜上升沿｜ 1 ｜ 0 ｜｜ 1 ｜下降沿｜ 1 ｜ 0 ｜从上述数据可以看出，D 触发器在时钟脉冲的上升沿或下降沿，能够准确地将 D 端的输入存储到 Q 端，符合其逻辑功能。
d触发器实验报告
d触发器实验报告D触发器实验报告引言：D触发器是数字电路中常用的一种时序电路元件，其具有存储和传输数据的功能。
本实验旨在通过搭建和测试D触发器电路，加深对该元件的理解，并验证其工作原理。
实验目的：1. 了解D触发器的基本原理和功能；2. 掌握D触发器的搭建方法；3. 验证D触发器在不同输入条件下的工作特性。
实验器材：1. 数字电路实验箱；2. 7400系列集成电路芯片；3. 电压源、示波器等实验设备。
实验步骤：1. 搭建D触发器电路：根据实验箱上的示意图，连接集成电路芯片，将D触发器电路搭建好。
2. 输入电路设计：设计一个简单的输入电路，用于改变D触发器的输入值。
可以使用开关、按钮或者信号发生器等。
3. 测试触发器的工作特性：a. 设置输入为低电平，记录输出状态；b. 将输入切换为高电平，观察输出状态是否发生变化；c. 连续改变输入电平，观察输出是否跟随变化。
4. 测量触发器的时序特性：a. 使用示波器测量D触发器的输入和输出波形；b. 记录并分析触发器的延时时间、上升/下降时间等参数。
实验结果与分析：通过实验，我们得到了D触发器在不同输入条件下的工作特性。
在输入为低电平时，输出保持不变；当输入切换为高电平时，输出状态发生改变。
这说明D 触发器具有存储和传输数据的功能。
同时，我们还测量了触发器的时序特性，得到了一些重要的参数。
讨论与总结：D触发器是数字电路中重要的时序元件，广泛应用于计算机、通信等领域。
通过本次实验，我们深入理解了D触发器的工作原理和特性。
同时，我们也发现了一些问题和改进的空间，例如触发器的响应时间较长，可以尝试优化电路设计以提高性能。
结语：通过本次实验，我们成功搭建和测试了D触发器电路，并验证了其工作原理。
这对于我们进一步理解数字电路和时序电路的原理和应用具有重要意义。
希望通过今后的实验和学习，我们能够更深入地探索和应用这些知识，为科学技术的发展做出贡献。
D触发器设计实验报告
reg b ;
reg [31:0] cnt ;
reg clkout ;
always @ ( posedge clk or negedge rst )
begin
if ( rst == 1'b0 )
cnt <= 0 ;
else begin if ( a==1'b1 ) begin
if ( cnt >= 32'd3000000 )
begin
if ( clr == 1) //同步清零
data_r <= 0;
else if ( load == 1) //同步预置
data_r <= DIN;
else begin if ( up_down ==1)
begin
if ( data_r == 4'b1111) begin //加计数
data_r <= 4'b0000;
N
N
Y
Y
N
1
2
3
4
5
6
7
画出状态合并图：
选择最小闭覆盖{（231）（4）（568）（7）}并且用ABCD分别表示：
画出状态相邻图;
0
1
A
D
B
C
状态编码设二次状态用y2y1表示，用00,01,11,10分别表示A,B,C,D四种状态，最简二进制流程表如图;
二次状态
Y2Y1
激励函数/Y2Y1和输出Z
X2X1=00
c = 1;
end
else begin //减计数
data_r <= data_r +1;
c = 0 ;
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特性以及其在数字电路中的应用。
通过实际操作和观察，验证触发器的逻辑功能，提高对数字电路的理解和设计能力。
二、实验原理（一）触发器的定义和分类触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。
根据其逻辑功能的不同，可分为 RS 触发器、JK 触发器、D 触发器和 T 触发器等。
（二）RS 触发器RS 触发器是最简单的触发器类型，由两个与非门交叉连接而成。
它具有两个输入端：R（复位端）和 S（置位端）。
当 R 为 0 且 S 为 1 时，触发器被置位；当 R 为 1 且 S 为 0 时，触发器被复位；当 R 和 S都为 1 时，触发器状态保持不变；当 R 和 S 都为 0 时，触发器状态不定，这是不允许的输入情况。
（三）JK 触发器JK 触发器在 RS 触发器的基础上增加了两个输入端 J 和 K。
当 J 为1 且 K 为 0 时，触发器被置位；当 J 为 0 且 K 为 1 时，触发器被复位；当 J 和 K 都为 1 时，触发器状态翻转；当 J 和 K 都为 0 时，触发器状态保持不变。
（四）D 触发器D 触发器的输入端只有一个 D。
在时钟脉冲的上升沿，D 触发器将输入 D 的值存储到输出端 Q。
（五）T 触发器T 触发器只有一个输入端 T。
当 T 为 1 时，在时钟脉冲的作用下，触发器状态翻转；当 T 为 0 时，触发器状态保持不变。
三、实验设备与器材1、数字电路实验箱2、 74LS00（四 2 输入与非门）芯片3、 74LS74（双 D 触发器）芯片4、 74LS112（双 JK 触发器）芯片5、示波器6、直流电源7、逻辑电平测试笔8、连接导线若干四、实验内容及步骤（一）RS 触发器实验1、按照图 1 所示，在实验箱上使用 74LS00 芯片搭建 RS 触发器电路。
2、分别将 R 和 S 端接入逻辑电平测试笔，设置不同的输入组合（00、01、10、11），观察并记录输出端 Q 和 Q'的电平状态。
触发器使用实验报告
触发器使用实验报告本次实验主要是对触发器的使用进行了实验研究。
具体来说，是通过设计电路，编写代码等方式进行触发器的实验，然后通过编写实验报告来总结和介绍这些实验的过程和结果。
1. 实验目的：1. 了解触发器的概念和种类；2. 掌握触发器的应用方式；3. 理解基本的推挽输出电路设计；4. 掌握使用触发器实现频率分频器的方法。
1. 电路设计：通过电路图设计产生触发器时序信号的电路。
2. 代码编写：通过编写代码实现上述电路的功能，利用单片机的相应端口输出控制信号。
3. 推挽输出电路设计：通过电路图设计推挽输出电路，实现驱动舵机等组件的控制。
4. 频率分频器设计：通过电路图设计基于触发器的4分频电路，将输入的高频信号四分频输出。
1. 确定实验所需元器件，并对相应器件进行编号标记。
2. 设计电路图，包括：触发器时序电路图，推挽输出电路图，以及频率分频器电路图。
3. 焊接电路图中的元器件，注意焊接过程中连线的正确性和牢固性。
4. 调试电路，检查电路的性能是否符合设计要求。
5. 对代码进行编写，实现控制电路的功能。
6. 测试控制效果，并调整电路和代码，确保控制正确可靠。
4. 实验结果和分析：1. 电路设计和焊接均顺利完成，实现了触发器的时序信号产生，舵机的控制，4分频输出等功能。
2. 在使用触发器时，需要判断触发器的种类和输入信号的类型，以确保信号正确触发。
3. 在推挽输出电路设计中，需要根据所需控制的设备特点进行设计，包括电压，电流大小等。
4. 频率分频器的设计中，需要注意分频比例的计算和实现，避免出现精度问题。
5. 通过此次实验，加深了对触发器的理解和应用，为今后的电路设计提供了有力的支撑和参考。
本次实验通过设计电路，编写代码等方式进行了触发器的实验，加深了对触发器的应用和原理的理解，为今后的电路设计提供了重要的帮助。
同时，也发现了一些问题，如在舵机控制中需要注意电流大小等问题，对今后的实验有所启示。
总之，此次实验收获丰富，对今后的学习和工作有着重要的参考作用。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特性以及在数字电路中的应用。
通过实际操作和观察，增强对触发器逻辑行为的直观认识，提高电路设计和故障排查的能力。
二、实验设备和材料1、数字电路实验箱2、示波器3、逻辑分析仪4、各种集成触发器芯片（如 D 触发器、JK 触发器等）5、电阻、电容、导线若干三、实验原理1、触发器的定义和分类触发器是一种能够存储一位二进制信息的基本单元电路，根据其逻辑功能的不同，可分为 D 触发器、JK 触发器、T 触发器和 SR 触发器等。
2、 D 触发器D 触发器在时钟脉冲 CP 的上升沿（或下降沿）将输入数据 D 锁存到输出端 Q。
其逻辑表达式为：Q(n+1) ＝ D。
3、 JK 触发器JK 触发器具有置0、置1、保持和翻转四种功能。
当J=1，K=0 时，在时钟脉冲作用下触发器置 1；当 J=0，K=1 时，触发器置 0；当J=K=0 时，触发器保持原态；当 J=K=1 时，触发器翻转。
其逻辑表达式为：Q(n+1) ＝JQ(n)’ ＋K’Q(n)。
4、触发器的触发方式触发器的触发方式分为边沿触发和电平触发。
边沿触发是指在时钟脉冲的上升沿或下降沿触发，而电平触发是指在时钟脉冲为高电平或低电平时触发。
边沿触发方式可以有效地避免空翻现象，提高电路的可靠性。
四、实验内容和步骤1、 D 触发器实验（1）按照实验电路图，在实验箱上连接好 D 触发器电路，将输入信号 D 接逻辑电平开关，时钟信号 CP 接脉冲信号源。
（2）通过改变输入信号 D 的电平状态和时钟信号 CP 的脉冲，用示波器观察输出端 Q 和Q’的波形，并记录下来。
（3）分析输出波形与输入信号之间的关系，验证 D 触发器的逻辑功能。
2、 JK 触发器实验（1）类似地，连接好 JK 触发器电路，将 J、K 输入端分别接逻辑电平开关，时钟信号 CP 接脉冲信号源。
（2）设置不同的 J、K 输入组合，观察输出端 Q 和Q’的波形，并记录。
D触发器的设计实验报告
EDA实验报告书姓名xxx 学号 xxxxxxx 实验时间课题名称上升沿触发的D触发器的设计实验目的1.初步掌握QuatusⅡ软件的使用方法2.掌握采用VHDL语言设计常见时序逻辑电路的方法3.理解时钟信号和使能信号在VHDL语言中的表述方法。
4.进一步熟悉VHDL语言的常见语句设计要求1.设计一个带使能信号的上升沿触发的D触发器。
其中EN=1时触发器正常工作.2.设计带有使能端的JK触发器设计程序设计思路D触发器的四个端口CLK,D,en,Q数据类型定义为STD_LOGIC,再根据各输入输出的功能编写程序。
使上升沿触发，en为控制端。
设计原理图及源程序源程序：LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY DF ISPORT (CLK,D,EN: IN STD_LOGIC;Q: OUT STD_LOGIC);END ;ARCHITECTURE bhv OF DF ISSIGNAL Q1 : STD_LOGIC;BEGINPROCESS (CLK,Q1)BEGINIF CLK'EVENT AND CLK = '1'THEN IF EN = '1'THEN Q1 <= D ;END IF;END IF;END PROCESS ;Q <= Q1;END bhv ;带有使能端的JK触发器设计程序LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;ENTITY JKF ISPORT (CLK,J,K,EN: IN STD_LOGIC;Q,NQ: OUT STD_LOGIC);END ;ARCHITECTURE bhv OF JKF ISSIGNAL Q_S,NQ_S :STD_LOGIC;BEGINPROCESS (CLK,J,K)BEGINIF CLK'EVENT AND CLK = '0' THENIF EN = '1' THENIF J='0' AND K='1' THEN Q_S<='0';NQ_S<='1';ELSIF J='1' AND K='0' THEN Q_S<='1';NQ_S <='0';ELSIF J='1' AND K='1' THEN Q_S<=NOT Q_S;NQ_S<=NOT NQ_s;END IF;END IF;END IF;END PROCESS ;Q<=Q_S;NQ<=NQ_S;END bhv ;仿真波形图问题讨论列举QuatusII和Maxplus II软件在使用过程中的不同之处1、推荐用于所有新的CPLD、FPGA和结构化ASIC设计1）支持新的MAX® II CPLD以及Cyclone™、Stratix™和Stratix II FPGA 以及HardCopy ™结构化Asic2）支持MAX、FLEX® 和ACEX® 设计2、更快的按键式性能表现，更适用于引脚锁定的情况3、出众的集成化综合支持4、友好的MAX+PLUS II look-&-feel 选项5、转换MAX+PLUS II工程的增强功能6、许多设计人员使用Quartus II软件，并且对其印象深刻教师评分教师签名日期操作成绩报告成绩。
实验报告三触发器及应用
用RS基本触发器来实现（需要两个与非门）。其中，以A代替
，以 代替 ， 可以用一个与非门来实现（一片74LS00）。电路图的连接如图4所示：
图4
Q（即L）输出接小灯泡，以小灯泡的亮灭情况来显示L是否可以在规定的情况下输出0和1，以达到开启关闭水泵的作用。该电路实现的逻辑功能：
二分频电路，输出的频率பைடு நூலகம்输入的一半。
电路图如下所示：
输入和输出上均连接示波器，观测输入和输出的波形，记录如下：
图2（a）
图2 （b）
三、实验内容
1、设计水泵的开启关闭装置。如图3所示。
图3
A、B两处装有水位传感器，传感器浸入水中时为高电平，不在水中时为低电平。A、B两处的电平输出控制水泵的开关。要求水位上升到B时，L=0，水泵关闭，出水；水位下降到A时，L=1，水泵开启，注水。即：A=0，B=0时，L=1；A=1，B=1时，L=0；而A=1，B=0则有两种情况，如果水位是从B之上（即A=1，B=1状态）减少到AB之间（即A=1，B=0的状态）的，那么L=0，如果水位是从A之下（即A=0，B=0状态）增加到AB之间（即A=1，B=0的状态）的，那么L=1；
实验名称：触发器及其应用
一、实验目的
1、熟悉基本RS触发器、D触发器的功能测试。
2、熟悉触发器的功能及使用方法。
3、学会使用触发器按要求实现实际的逻辑功能。
二、实验原理
触发器是一个具有记忆功能的二进制信息存储期间，是构成时序电路的最基本的逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
2021年EDA实验报告D触发器的设计
ALTERA FPGA设计之带复位D触发器_基础试验Quartus II 13.0 SP1 + Modelsim SE-64 10.2c + Cyclone【姓名学号】试验目:1、熟悉VHDL触发器设计;2、了解FPGA基础结构中触发器。
3、熟悉VHDL test bench(测试平台/测试激励)设计;4、熟练掌握Altera FPGA开发环境、设计步骤和步骤。
试验形式: 边做试验边写试验汇报, 试验完成后即提交试验汇报。
【描述试验中设计】用IF 语句设计D 触发器, 实现带复位功效D触发器。
【试验中设计实现HDL代码】library ieee;use ieee.std_logic_1164.all;entity exp1 isport(R:in std_logic;clk:in std_logic;D:in std_logic;Q:out std_logic;Q0:out std_logic);end exp1;architecture arch_exp1 of exp1 issignal a:std_logic;beginprocess(clk,R)beginif(clk'event and clk='1')thenif(R='0')thena<='0';elsea<=D;end if;end if;end process;Q<=a;Q0<=not a;end arch_exp1;【试验中用于仿真HDL test bench代码】library ieee;use ieee.std_logic_1164.all;entity exp1_tb isend exp1_tb;architecture arch_Etb of exp1_tb iscomponent exp1 isport(R:in std_logic;clk:in std_logic;D:in std_logic;Q:out std_logic;Q0:out std_logic);end component;signal R,clk,D,Q,Q0:std_logic;beginu_tb:exp1 port map(R=>R,clk=>clk,D=>D,Q=>Q,Q0=>Q0);processbeginR <='0';D <='0';wait for 10 ns;R <='0';D <='1';wait for 10 ns;R <='1';D <='0';wait for 10 ns;R <='1';D <='1';wait for 10 ns;R <='1';D <='0';wait;end process;clk_stimulus:processbeginclk <='0';wait for 4 ns;clk <='1';wait for 4 ns;end process clk_stimulus;end arch_Etb;【试验中设计功效仿真结果及分析】功效仿真结果分析: 从上图中仿真结果能够看出, 0 ns~20ns 输入R为低电平’0’, 4 ns时, clk碰到上升沿, 电路复位; 20ns以后输入R为高电平’1’; 30ns~40ns, 输入D 为高电平‘1’, 36ns时, clk 为上升沿, 输出Q置为D即高电平‘1’, 输出Q0置为D非即低电平‘0’。
电子实验报告用D触发器做十进制计数器
1.实验内容用D触发器设计一个同步十进制计数器2.实验器材编号器材型号个数1 二输入与门74LS08 12 三输入与门74LS11 13 二输入或非门74LS02 14 三输入或非门74LS10 15 D触发器74LS74 26 导线若干7 LED灯 48 电阻(200Ω) 13.实验原理计数器实际上是对时钟脉冲进行计数，每来一个脉冲，计数器状态改变一次。
8421 BCD码十进制加计数器在每个时钟脉冲作用下，触发器输出编码值加1，编码顺序与8421 BCD码一样，每个时钟脉冲完成一个计数周期。
由于电路的状态数、状态转换关系及状态编码都是明确的，因此设计过程较简单。
4.实验过程1）列出状态表十进制计数器共有十个状态，需要4个D触发器构成，其状态表1-1所示。
表1-18421 BCD码同步十进制加计数器的状态表计数脉冲CP的顺序状态状态（激励信号）Q3 Q2 Q1 Q0 Q3（D3）Q2（D2）Q1（D1）Q3（0D0）0 1 2 3 4 5 6 7 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 08 9 0 0 0 01 0 0 110 0 10 0 0 0（2）确定激励方程组按表1-1可画出触发器激励信号的卡诺图，如图1-1所示。
4个触发器组合16个状态（0000 ~ 1111）,其中有6个转台（1010 ~ 1111）在8421 BCD码十进制计数器中是无效状态，在图1-1所示的卡诺图中以无关项×表示。
于是，得到激励方程组：图1-1 卡诺图（3）画出逻辑图，并且检查自启动能力检查激励方程组可画出逻辑图，如图1-2所示。
图中，各触发器的直接置0端为之地电平有效，如果系统没有复位信号，电路的RESET输入端应保持为高电平计数器能够正常工作。
d触发器 实验报告
d触发器实验报告D触发器实验报告引言：D触发器是数字电路中常用的一种时序电路元件，它可以存储和传递一个位的信息。
本实验旨在通过搭建一个D触发器电路并进行相应测试，探究其工作原理和性能特点。
实验目的：1. 了解D触发器的基本原理和逻辑功能；2. 掌握D触发器的搭建方法和测试技巧；3. 分析D触发器的工作性能和应用场景。
实验原理：D触发器是一种基于双稳态器件的时序电路元件。
它由两个互补的双稳态器件构成，其中一个用于存储输入信号，另一个用于传递输出信号。
D触发器的输入端称为数据输入端(D)，输出端称为输出端(Q)。
当时钟信号(Clk)上升沿到来时，D触发器将数据输入端(D)的电平状态存储到输出端(Q)上，形成一个稳定的输出。
当时钟信号下降沿到来时，D触发器保持上一个时钟周期的输出状态不变。
实验材料：1. D触发器芯片；2. 电路连接线；3. 示波器；4. 信号发生器。
实验步骤：1. 将D触发器芯片插入实验板中，并按照芯片引脚图连接相应的电路线；2. 将信号发生器的输出连接到D触发器的数据输入端(D)；3. 将示波器的探头分别连接到D触发器的时钟输入端(Clk)和输出端(Q)；4. 设置信号发生器的频率和幅值，并观察示波器上的波形变化；5. 调节信号发生器的频率和幅值，观察D触发器的输出变化情况。
实验结果与分析：通过实验，我们观察到了D触发器的工作原理和性能特点。
当信号发生器输出一个高电平信号时，D触发器在时钟上升沿到来时将该信号存储到输出端(Q)上，并保持不变。
当信号发生器输出一个低电平信号时，D触发器在时钟上升沿到来时将输出端(Q)置为低电平。
这种存储和传递输入信号的特性使得D触发器在数字电路中应用广泛，例如在时序电路、计数器和存储器等方面。
实验中我们还观察到了D触发器的响应速度和稳定性。
随着信号发生器频率的增加，我们发现D触发器的输出波形变得更加稳定，并且响应速度更快。
这说明D触发器在高频率信号处理方面具有良好的性能。
2021年基本RS锁存器和D触发器器件实验报告
基础RS触发器和D触发器一、试验目:熟悉多个常见触发器逻辑功效, 正确了解触发器特征描述和正确对其逻辑功效进行测试操作。
熟练使用示波器来观看触发器时序图。
二、试验内容:1．搭接一个基础RS触发器, 对其功效进行测试, 填写基础RS触发器特征表。
2．对边缘D触发器74 LS74逻辑功效进行测试, 填写D触发器特征表。
3．用D触发器实现计数功效和分频功效。
4．用4个D触发器设计一个4位环形计数器。
三、试验条件:1、硬件基础电学试验箱、双踪示波器、电源。
2、元器件: 74LS00、 74LS74、 74LS175。
四、试验过程:1、搭接一个基础RS触发器, 对其功效进行测试。
a)试验原理:基础RS触发器是由二个与非门交叉藕合组成。
基础RS触发器含有置"0"、置"1"和"保持"三种功效。
通常称s为置"1"端, 因为s=0时触发器被置"1"; R为置"0"端, 因为R=0时触发器被置"0", 当s= R=1时状态保持。
基础RS触发器也能够用二个"或非门"组成, 此时为高电平触发器。
b) 试验电路图:c)RS触发器特征表:S R Q n Q n+10 0 0 10 0 1 10 1 0 10 1 1 11 0 0 01 0 1 01 1 0 01 1 1 1d)试验现象以及结论:现象: 当s=0时, r=1, 结果置1。
当s=1时, r=0, 结果置0。
当s=1时, r=1, 次态与现态相同, 即保持。
当s=0时, r=0, 出现不稳定状态, 假如连接Q'n+1,能够看到其与Qn+1值相同, 这个状态是要避免。
结论: 用74LS00搭接基础RS触发器功效正确。
2、对边缘D触发器74 LS74逻辑功效进行测试。
a)试验内容:i.Clk—>Q波形（500Khz时钟信号）ii.D—>Q波形iii.Clk—>D波形（100Khz时钟信号）b)试验原理:双上升沿D触发器（有预置端和清除端）逻辑图:c) 试验电路图:d)试验现象以及结论:i.Clk—>Q: ii.D—>Q: iii.Clk—>D:Iiii.清零: Iiiii.置1逻辑功效表:PR CLR CLK D Q Q'0 1 X X 1 01 0 X X 0 10 0 X X 1 11 1 ↑ 1 1 01 1 ↑0 0 11 1 ↑X Q0 Q'0 结论: 74LS74逻辑功效测试正确。
d触发器实验报告
d触发器实验报告D 触发器实验报告一、实验目的本次实验的主要目的是深入理解 D 触发器的工作原理，掌握其逻辑功能和特性，并通过实际操作和测试，学会使用相关仪器设备进行电路搭建和性能分析。
二、实验原理1、 D 触发器的定义与逻辑符号D 触发器是一种具有存储功能的数字电路元件，它能够在时钟脉冲的上升沿或下降沿将输入的数据（D 端）锁存到输出端（Q 端）。
其逻辑符号通常包括数据输入端（D）、时钟输入端（CLK）、输出端（Q 和\（＼overline{Q}＼））以及置位端（SET）和复位端（RESET）。
2、工作原理当时钟脉冲为低电平时，D 触发器保持原来的状态不变。
当时钟脉冲上升沿到来时，如果 D 端为高电平，则 Q 端输出高电平；如果 D 端为低电平，则 Q 端输出低电平。
3、特性方程＼（Q^｛n ＋ 1} ＝ D\）（在时钟上升沿时）三、实验仪器与设备1、数字电路实验箱提供电源、逻辑电平输入和输出接口，以及各种数字芯片的插槽。
2、示波器用于观察时钟脉冲和输出信号的波形，以分析电路的工作情况。
3、数字万用表用于测量电路中的电压、电流等参数，检查电路的连接是否正常。
4、 74LS74 双 D 触发器芯片本次实验所使用的核心芯片，具有两个独立的 D 触发器。
四、实验内容及步骤1、电路搭建按照实验原理图，在数字电路实验箱上插入 74LS74 芯片，并使用导线将其与电源、地、时钟脉冲源以及逻辑电平输入和输出端连接起来。
确保电路连接正确无误，避免短路和断路现象。
2、功能测试（1）将 D 端分别接高电平和低电平，观察在时钟脉冲上升沿作用下，Q 端输出的变化情况。
（2）使用示波器同时观察时钟脉冲和 Q 端输出的波形，验证 D 触发器的工作特性。
3、置位和复位功能测试（1）通过置位端（SET）和复位端（RESET）将 D 触发器强制置为高电平或低电平，观察 Q 端的输出状态。
（2）在置位或复位操作后，再次改变 D 端的输入电平，观察在时钟脉冲作用下 Q 端的输出是否受到影响。
触发器实验报告(一)
触发器实验报告（一）引言概述：本文旨在对触发器实验进行报告，通过实验探索触发器的工作原理和应用。
在本次实验中，我们将重点研究和验证JK触发器和D触发器的性质和特点。
通过观察和分析实验结果，我们将深入理解触发器在数字电路中的作用。
正文：一、JK触发器的性质和应用1. JK触发器的定义和工作原理2. 设置JK触发器的输入状态和观察Q和Q'的输出状态3. JK触发器的数据存储功能4. JK触发器的计数功能5. JK触发器在计算机存储器中的应用二、D触发器的性质和应用1. D触发器的定义和工作原理2. D触发器的输入设置和输出观察3. D触发器与JK触发器的比较4. D触发器的寄存器应用5. D触发器在时序电路中的应用三、触发器实验步骤1. 实验前的准备工作和设备连接2. 设置实验电路和电源供应3. 输入电平和时钟信号的控制4. 观察和记录实验现象5. 数据分析和结果讨论四、实验结果分析1. JK触发器的响应和变化特点2. D触发器的工作状态和输出变化3. 触发器输入信号的控制和作用4. 实验中观察到的问题和现象5. 实验结果与理论知识的对比和验证五、实验总结本实验通过对JK触发器和D触发器的实验研究，深入理解了触发器的性质和应用。
通过观察结果和分析数据，我们验证了触发器在数字电路中的重要性，并且掌握了触发器的工作原理和特点。
此外，在实验过程中还发现了一些问题和现象，这为今后的进一步研究提供了启示和改进的方向。
通过这次实验，我们不仅加深了对触发器的理解，还提升了实验操作和数据分析的能力。
总结：本次触发器实验报告重点研究了JK触发器和D触发器的性质和应用。
通过实验验证了触发器在数字电路中的作用，并掌握了其工作原理和特点。
实验结果与理论知识的对比和验证加深了我们对触发器的理解，并为今后的实验和研究提供了启示和改进的方向。
本实验丰富了我们的实验操作和数据分析能力，对进一步研究和应用触发器具有重要意义。
实验报告——触发器及其应用
实验四项目名称：触发器及其应用一、实验目的1、了解基本RS、JK和D触发器的逻辑功能2、了解时钟对触发器的触发作用3、能用触发器设计基本的时序逻辑电路二、实验设备1、数字电路实验箱2、74LS112 74LS00 74LS74三、实验内容及步骤1、测试基本RS触发器的逻辑功能本实验是选取74LS00芯片（引脚如图4-7所示）中两个与非门交叉耦合而成，如图4-8所示。
根据图4-8连线，d S、d R端分别接在实验箱上的逻辑电平选择开关上，输出Q和Q分别接在实验箱上的LED电平指示上。
按表4-5选择输入状态，测试并记录结果。
图4-7 74LS00引脚图图4-8 基本RS触发器表4－5d S d R Q Q011110112、JK触发器(1) 测试置位端S D和复位端R D 的功能按表4-6，将74LS112芯片（引脚如图4-9所示）的R D、S D、J、K端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲下降沿触发输出端，Q、Q端分别接至实验箱的LED电平指示上。
根据表4-6，确定R D，S D、J、K端状态，按下单脉冲触发按钮，测试并记录实验结果（表中“×”表示无关项，即可置于任意状态）。
图4-9 74LS112引脚图表4-6(2) 测试JK触发器的逻辑功能按表4－7，测试JK触发器的逻辑功能。
将CP接单脉冲下降沿触发输出端，J、K、R D、S D端分别接逻辑电平选择开关，Q端接在实验箱的LED电平指示上。
利用置位端S D和复位端R D的功能，根据表4-6预置现态Q n ,然后R D 、S D 端同时置“1”，J 、K 状态按表4-7设定。
按下单脉冲触发按钮，测试并记录结果。
表4-73、D 触发器(1) 测试置位端S D 、复位端R D 的功能。
将74LS74芯片（引脚如图4-10所示）的D 、S D 、R D 端分别接逻辑电平选择开关，CP 接实验箱中的单脉冲上升沿触发端输出端，Q 、Q 分别接在实验箱的LED 电平指示上。
2021年触发器的使用实验报告
试验II、触发器及其应用一、试验目1、掌握基础RS、 JK、 D和T触发器逻辑功效2、掌握集成触发器逻辑功效及使用方法3、熟悉触发器之间相互转换方法二、试验原理触发器含有两个稳定状态, 用以表示逻辑状态“1”和“0”, 在一定外界信号作用下, 能够从一个稳定状态翻转到另一个稳定状态, 它是一个含有记忆功效二进制信息存放器件, 是组成多种时序电路最基础逻辑单元。
1、基础RS触发器如图1为两个与非门交叉耦合组成基础RS触发器, 它是无时钟控制低电平直接触发触发器。
基础RS触发器含有置“0”、置“1”和“保持”三种功效。
通常称为置“1”段, 因为=0（=1）时触发器被置为“1”; 为置“0”端, 因为=0（=1）时触发器被置“0”, 当==1时状态保持; ==0时, 触发器状态不定, 应避免此种情况发生, 表1为基础RS 触发器状态表。
图1、基础RS触发器表1、基础RS触发器功效表输入输出0 1 1 01 0 0 11 10 0 不定不定基础RS2、JK触发器在输入信号为双端情况下, JK触发器功效完善、使用灵活和通用性较强一个触发器。
本试验采取74LS112双JK触发器, 是下降沿出发边缘触发器。
引脚功效及逻辑符号如图2所表示。
图2、 74LS112双JK触发器引脚排列及逻辑符号JK触发器状态方程为: =J+J和K是数据输入端, 是触发器状态更新依据, 若J、 K有两个或者两个以上输入端时, 组成“与”关系。
和为两个互补输出端。
通常把=0, =1状态定为触发器“0” 状态; 而把=1, =0定为“1”状态。
下降沿触发JK触发器功效表如表2所表示。
表2、 JK触发器功效表JK触发器常被用作缓冲存放器, 移位寄存器和计数器。
3、D触发器在输入信号为单端情况下, D触发器用起来最为方便, 其状态方程为=D, 其输出状态更新发生在CP脉冲上升沿, 故又称为上升沿触发边缘触发器, 触发器状态只取决于时钟到来前D端状态, D触发器应用很广, 可用作数字信号寄存, 移位寄存, 分频和波形发生等。
2021年触发器功能的模拟实现实验报告
武汉轻工大学数学与计算机学院数字逻辑试验汇报学校: 武汉轻工大学院系: 数学与计算机学院班级: 计算机类1304班姓名: 田恒学号:指导老师: 刘昌华年12月10日目录1、试验名称2、试验目3、试验原理4、试验环境5、试验内容一、 DFF仿真分析二、“维持阻塞”型DFF仿真分析三、思索练习四、故障排除五、试验总结【试验名称】触发器功效模拟实现【试验目】学习时序电路设计, 了解基础触发器功效, 利用QuartusII软件原理图输入, 设计一个钟控R-S触发器形成D触发器和边缘触发型D触发器, 并验证其功效。
【试验原理】（1）钟控R-S触发器, 在时钟信号作用期间, 当输入R、 S同时为1时, 触发器会出现实状况态不稳定现象。
为了处理这个问题, 对钟控R-S触发器控制电路进行修改, 用G4门输出信号替换G3门S输入信号, 将剩下输入R记作D, 就形成只有一个输入端D 触发器。
（2）在上述D触发器基础上增加“维持”、“阻塞”结构, 从而形成“维持阻塞”型D触发器。
【试验环境】PC机（Windows xp,QuartusII）【试验内容】QuartusII开发数字电路设计步骤完成DFF和“维持阻塞”型D触发器原理设计输入, 编译仿真和波形仿真。
一、 DFF仿真分析:step1、开启QuartusIIStep2、建立工作库目录文件夹方便设计工程项目存放Step3、输入设计: 依据上部原理图完成原理图文件, 截图以下:Step4、单击存盘命令新建工程Step5、编译综合Step6、仿真测试Step7、仿真结果二、“维持阻塞”型DFF仿真分析Step1、开启QuartusIIStep2、建立工作库目录文件夹方便设计工程项目存放Step3、输入设计: 依据图4-2完成原理文件, 截图以下:Step4、仿真结果分析Rd为低电平时直接复位0, Sd为低电平时直接置为1, 不需要直接复位、置位时应保持高电平: D为控制输入端, 只有当cp上升沿到来时才将数据置入触发器。
2021年D触发器及其应用实验报告
试验五D触发器及其应用试验人员: 班号: 学号:一、试验目1、熟悉D触发器逻辑功效;2、掌握用D触发器组成份频器方法;3、掌握简单时序逻辑电路设计二、试验设备74LS00 , 74LS74, 数字电路试验箱, 数字双踪示波器, 函数信号发生器三、试验内容1、用74LS74（1片）组成二分频器、四分频器, 并用示波器观察波形;74LS74是双D触发器（上升沿触发边缘D触发器）, 其管脚图以下: 其功效表以下:○1组成二分频器: 用一片74LS74即可组成二分频器。
试验电路图以下:○2组成四分频器: 需要用到两片74LS74。
试验电路图以下:2、实现如图所表示时序脉冲（用74LS74和74LS00各1片来实现）将欲实现功效列出真值表以下:00 01 001 11 011 10 010 00 1连接电路图以下:四、试验结果1、用74LS74（1片）组成二分频器、四分频器。
示波器显示波形以下: ○1二分频器:○2四分频器:2、实现时序脉冲。
示波器显示波形以下:五、故障排除在做“用74LS74（1片）组成二分频器、四分频器”时, 连接上示波器后, 发觉通道二总显示是类似于电容放电波形, 但表现出了二分频。
反复排查问题均没有发觉原因。
最终换了一根连接示波器线, 便得到了理想结果。
在示波器使用时想要用U盘保留电路波形, 不会操作。
以后在问询了同学以后才知道只需要按“print”就好。
六、心得体会经过此次试验, 我更深入地领悟了触发器原理和使用方法, 还复习了示波器使用方法, 还学会了怎样保留示波器波形。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五D触发器及其应用
欧阳光明（2021.03.07）
实验人员：班号：学号：
一、实验目的
1、熟悉D触发器的逻辑功能；
2、掌握用D触发器构成分频器的方法；
3、掌握简单时序逻辑电路的设计
二、实验设备
74LS00 ，74LS74，数字电路实验箱，数字双踪示波器，函数信号发生器
三、实验内容
1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；
74LS74是双D触发器（上升沿触发的边沿D触发器），其管脚图如下：
其功能表如下：
○1构成二分频器：用一片74LS74即可构成二分频器。
实验电路图如下：
○2构成四分频器：需要用到两片74LS74。
实验电路图如下：
2、实现如图所示时序脉冲（用74LS74和74LS00各1片来实现）将欲实现功能列出真值表如下：
*欧阳光明*创编 2021.03.07
通过观察上面的真值表，可以得出下面的表达式：
连接电路图如下：
四、实验结果
1、用74LS74（1片）构成二分频器、四分频器。
示波器显示波形如下：
○1二分频器：
○2四分频器：
2、实现时序脉冲。
示波器显示波形如下：
五、故障排除
在做“用74LS74（1片）构成二分频器、四分频器”时，连接上示波器后，发现通道二总显示的是类似于电容放电的波形，但表现出了二分频。
反复排查问题均没有发现原因。
最后换了一根连接示波器的线，便得到了理想的结果。
在示波器使用时想要用U盘保存电路波形，不会操作。
后来在询问了同学之后才知道只需要按“print”就好。
六、心得体会
通过此次实验，我更深入地领悟了触发器的原理和用法，还复习了示波器的用法，还学会了如何保存示波器波形。
*欧阳光明*创编 2021.03.07。