第四讲 ASIC的版图设计方法
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2018/9/22
浙大微电子
50/60
标准单元版图布局
PAD
Channel
等高 不等宽
2018/9/22
Cell
浙大微电子
51/60
标准单元法的特点
• 布线通道
– 当两排元件之间的连线较少时, 布线通道就窄些, 以减少 面积浪费; – 当两排元件之间的连线较多时, 布线通道就宽些, 以保证 布通率
– 单元的逻辑符号(以L表征) – 单元的拓扑版图(以O表征) – 单元的掩膜版图(以A表征)
2018/9/22
浙大微电子
55/60
逻辑“非门” （倒相器）的 逻辑符号、拓扑版图、掩膜版图
2018/9/22
浙大微电子
56/60
库单元三种描述方式的意义
• 单元的逻辑符号用以建立逻辑图 • 单元的拓扑版图描述单元版图的外形尺寸、 输入/输出的位置 • 为使单元之间的连线都处于布线通道之内, 单元本身的PIN口必须处于单元的上下两排， 从上、下都可链接 • 单元的掩膜版图才是最终的有效制版信息 • 注意每种单元的三种描述之间名称要一一 对应
博士生曹天霖（2011-）
2018/9/22
浙大微电子
42/60
空调马达驱动电路（500V SOI）
博士生张世峰（2009.9-2014.9）
2018/9/22
浙大微电子
43/60
博世三相马达驱动电路(60V BCD)*
博士生陈雅雅（2013.3-）
2018/9/22
浙大微电子
44/60
炼钢炉炉温控制ASIC(0.5um CMOS)*
• 数字电路中最底层的基本单元（如标准逻辑门单 元、I/O单元）
– 满足性能最佳、面积最小的要求
• 简单、规模较小的数模混合集成电路
– 在设计者力所能及的情况下做到最优 ( 简单数字电路 的全定制实现)
2018/9/22
浙大微电子
4/60
版图全貌（12块版） ZDLX-1H
2018/9/22
浙大微电子
2018/9/22
浙大微电子
37/60
国网路灯安装节能器对比（第三天）
2018/9/22
浙大微电子
38/60
65nm 极低功耗ΣΔADC*
博士生罗豪（2007.9-2012 .9）
论文发表在国际 微电子学顶级期 刊JSSC上。 是浙大第一篇。
技术获国际专利 授权（日本）
获国家基金支持 获教育部博士点 基金支持
2018/9/22
浙大微电子
32/60
漏电保护器ASIC芯片(0.5um)*
硕士生付文（2006-2008）
数 字 电 路
模 拟 电 路 I/O PAD
2018/9/22
浙大微电子
33/60
优化设计（2.2→0.72 mm2）
硕士生范镇淇（2008.9-2011.3）
1.8mm
0.9mm
模拟 电路
36/60
EMC试验/寿命试验/高低温/噪声
• EMI (9KHz 以上时) • EMS
– 浪涌（雷电）（2KV, 4KV） – 快变脉冲群（振铃） – 空间辐照（辐射）（9K-80MHz，80M – 1GHz） – 静电ESD（接触式、非接触式，4KV, 8KV）
• 寿命实验（10万次以上） • 高低温实验（- 40°C – 85°C） • 噪声实验（25dB以下）
硕士生陈磊、蔡友（2005.9-2007.7）
1P6M
2018/9/22
浙大微电子
53/60
40nm高铁系统无线应答器ASIC*
博士生刘晓鹏（2009.9 ~2014.9）
•
2018/9/22
浙大微电子
54/60
标准单元法中的单元库和库单元
• 标准单元法中一个很重要的工作是建 库, 繁复的建库工作需要大量人力和时间的投入 • 每一种逻辑功能需要相应的库单元与之对应 • 同一种逻辑的单元会因为驱动能力的不同而有不 同的型号和不同的版图面积 • 单元库中的每个（库）单元都有三种描述形式:
2018/9/22
浙大微电子
29/60
18 bit 音频 DAC 版图（0.18um）
博士生黄小伟（2003.9-2009.3）
2018/9/22
浙大微电子
30/60
锂离子电池保护器(0.6um CMOS)*
2018/9/22
浙大微电子
31/60
光电图像传感器(0.6um CMOS)*
硕士生周鑫（2001.9-2004.3）
第四讲
ASIC的版图设计方法
集成电路实现方法
物理实现可归纳为两大类 • 版图法(本讲介绍)
– 全定制法(模拟IC) – 标准单元法(数字IC)
• 现场可编程器件法(第七讲介绍)
– ROM、PROM、EPROM、EEPROM系列
版图的基本要素
– PAL、GAL系列
– CPLD、FPGA系列
浙大微电子
– 设计成本高（人工慢、贵、上市时间长） – 制造成本低（面积小，更多的产出） – 性能好（连线短，延时小）
2018/9/22
浙大微电子
3/60
全定制版图适应对象
• 产量浩大的通用集成电路
– 从成本与性能考虑
• 模拟集成电路（含高压及功率集成电路）
– 器件多样、电路形式无规则（相对于数字电路而言）
2018/9/22
浙大微电子
62/60
Thanks！
2018/9/22
浙大微电子
63/60
电子钟电路（铝栅工艺）
2018/9/22
浙大微电子
64/60
通信链路保护芯片(双向SCR器件)
本科生王泽（2003.9-2004.6）
浙大微电子
34/60
2018/9/22
“浙大绿芯1号”ZDLX-1H 节能芯片*
硕士生彭成（2008.9-2011.3）
0.73mm*0.62mm，面积为0.453mm2
2018/9/22
浙大微电子
35/60
ZDLX-1H 应用电路的设计
整流电路
降压电路
滤波电路 稳压电路
2018/9/22
浙大微电子
2018/9/22
浙大微电子
58/60
库单元设计中需要注意的地方
1. 单元最上端布以贯穿整个单元的铝线, 作为电源线VDD, 单元最下端布以贯穿整个单元的铝线, 作为地线VSS, 这样在单元拼接时, 电源线和地线就可以分别连接起来。 2. 每个输入/输出端(PIN)在单元的上下两个方向都能引入或 引出, 以利通道布线 左：三输入或非门 中：Filler 右：两级倒相器
0.8mm
数字 电路
1.2mm
Lcs
Vref
Sel
GND
VDD
Del
Ovs
Oso
wk.baidu.com
增加四项功能
1、有无延时可选
• • • •
工艺改进（0.6um – 0.5um） 2、延时类型可选 算法的优化（计数器的复用） 3、ESD保护 管子宽长比的优化（最小尺寸） 4、抗空间辐照(EMC) 逻辑单元的优化（DFF 从22只管子 → 16只管子）
• 逻辑门单元
– 同一种功能的逻辑门，可有不同的版图宽度，用户可根 据对驱动能力的不同需求调用不同宽度的单元。
• I/O压焊块
– 四周I/O压焊块的个数可根据实际需要安置（排布1-4边）
– 面积或受CORE限制，或受I/O个数限制
2018/9/22
浙大微电子
52/60
带内波纹抽取/插值滤波器(0.18um)
26/60
移位寄存器和锁存器的放大版图（1千倍）
2018/9/22
浙大微电子
27/60
700V高压PWM芯片( 3um BCD)*
硕士生梁剑（1998.9-2001.3）
2018/9/22
浙大微电子
28/60
18 bit 音频 ADC 版图（0.18um）
博士生马绍宇（2003.9-2008.9）
13/60
9、PAD压焊块（CP ） ZDLX-1H
2018/9/22
浙大微电子
14/60
问题
• 少了哪几块版图？ • 为什么少了？
2018/9/22
浙大微电子
15/60
PDK中的PCELL
PMOS PNP NMOS
电阻 电感 电容
2018/9/22
浙大微电子
16/60
64路PDP显示扫描高压驱动芯片*
5/60
1、N 阱（TB） ZDLX-1H
2018/9/22
浙大微电子
6/60
2、有源区（TO）ZDLX-1H
2018/9/22
浙大微电子
7/60
3、多晶硅栅（GT） ZDLX-1H
2018/9/22
浙大微电子
8/60
4、P+源漏区（SP） ZDLX-1H
2018/9/22
浙大微电子
9/60
• 标准单元法也叫库单元法，用在数字IC设计中。 • 先将IC设计中可能会遇到的所有基本逻辑门单元(含 I/O单元)的版图用全定制的方法设计好后存入库中
– 按照最佳设计原则（速度、面积）
– 遵照一定的外形尺寸约束（等高不等宽）
• 实际设计ASIC时
– 从单元库中调出所要的单元版图
– 按照一定的拼接规则拼接 – 留出平行且宽度可调的布线通道（水平与垂直走线分层）
5、N+源漏区（SN） ZDLX-1H
取P+源漏区的反版
2018/9/22
浙大微电子
10/60
6、金属1（A1） ZDLX-1H
2018/9/22
浙大微电子
11/60
7、金属2（A2） ZDLX-1H
2018/9/22
浙大微电子
12/60
8、金属3（A3） ZDLX-1H
2018/9/22
浙大微电子
2018/9/22
浙大微电子
59/60
数字电路与模拟电路混合设计
2018/9/22
浙大微电子
60/60
算盘式计算器ASIC
硕士生吴明远（1999.9-2002.3）
2018/9/22
浙大微电子
61/60
红外信息收发芯片(0.6 um CMOS)
硕士生杜红越、施敏文（2002/2003-2005/2006）
博士生洪慧（2002.9-2007.9）
2018/9/22
浙大微电子
17/60
PDP数字电视显示器驱动芯片
整体电路图
高压输出
高低压转换 移位锁存
3 3
3
2018/9/22
浙大微电子
19/60
高压输出电路部分
2018/9/22
浙大微电子
20/60
高低压转换接口电路
2018/9/22
浙大微电子
21/60
硕士生孙俊（2012.9-2015.3）
2018/9/22
浙大微电子
45/60
太阳能电池最大功率跟踪器芯片*
硕士生刘放（2012.9-2015.3）
2018/9/22
浙大微电子
46/60
MPW Multi-Purpose Wafer
2018/9/22
浙大微电子
47/60
集成电路实现方法
可归纳为两大类: • 版图设计法(本讲介绍)
2018/9/22
浙大微电子
39/60
65nm 2.4GHz、6GHz 小数分频 PLL
硕士生梁筱、杨伟伟（2009.9-2012.3）
2018/9/22
浙大微电子
40/60
40nm 60GHz PLL
博士生周骞（2012.9）
2018/9/22
浙大微电子
41/60
100K-200 KHz 带通 ADC
移位寄存器和锁存器
2018/9/22
浙大微电子
22/60
整体版图
A
B C
2018/9/22
浙大微电子
23/60
高压输出电路版图(A)
2018/9/22
浙大微电子
24/60
高低压转换接口部分的版图(B)
2018/9/22
浙大微电子
25/60
移位寄存器和锁存器版图(C)
2018/9/22
浙大微电子
2018/9/22
浙大微电子
49/60
标准单元法中“等高不等宽”原则
• 基本逻辑门单元的逻辑功能和驱动能力不 同, 其版图面积也不同 • 单元版图设计必须满足一个约束条件-“等高不等宽”原则
– 宽度可以不一致, – 但高度却必须完全相等 此原则是标准单元设计法得以实施的保证 – 既保证了器件（门单元）的多元化， – 又保证了走线通道的规则化
2018/9/22
浙大微电子
57/60
标准单元法设计ASIC
• 采用标准单元设计IC时, 只需调用各单元的拓扑版 图即可
– 拓扑版图的简单外形大大压缩了数据的处理量 – 有助于设计者的直观检查
• 经过自动布局布线处理后, 再进行一次数据转换, 将拓扑版图转换成掩膜版图, 得到最终可供制版 的掩膜数据（GDS-II） • 所有的库单元在入库时都必须进行严格的设计规 则检查和电连接性检查, 确保万无一失的正确性和 可靠性。
2018/9/22
2/60
一、全定制版图设计方法 Full-Custom Design Approach
以人工设计为主 计算机作为绘图与检查工具起辅助作用
– 元器件, 要最佳尺寸（性能、驱动力、面积） – 拓扑结构, 要有最合理的布局（面积） – 连线, 要寻找到最短路径（延时）
全定制设计IC的特点
– 全定制设计法(模拟IC) – 标准单元设计法(数字IC)
• 现场可编程器件法(第七讲介绍)
– ROM、PROM、EPROM、EEPROM系列
版图的基本要素
– PAL、GAL系列
– CPLD、FPGA系列
浙大微电子
2018/9/22
48/60
二、标准单元法（半定制设计方法） Semi-Custom Design Approach
浙大微电子
50/60
标准单元版图布局
PAD
Channel
等高 不等宽
2018/9/22
Cell
浙大微电子
51/60
标准单元法的特点
• 布线通道
– 当两排元件之间的连线较少时, 布线通道就窄些, 以减少 面积浪费; – 当两排元件之间的连线较多时, 布线通道就宽些, 以保证 布通率
– 单元的逻辑符号(以L表征) – 单元的拓扑版图(以O表征) – 单元的掩膜版图(以A表征)
2018/9/22
浙大微电子
55/60
逻辑“非门” （倒相器）的 逻辑符号、拓扑版图、掩膜版图
2018/9/22
浙大微电子
56/60
库单元三种描述方式的意义
• 单元的逻辑符号用以建立逻辑图 • 单元的拓扑版图描述单元版图的外形尺寸、 输入/输出的位置 • 为使单元之间的连线都处于布线通道之内, 单元本身的PIN口必须处于单元的上下两排， 从上、下都可链接 • 单元的掩膜版图才是最终的有效制版信息 • 注意每种单元的三种描述之间名称要一一 对应
博士生曹天霖（2011-）
2018/9/22
浙大微电子
42/60
空调马达驱动电路（500V SOI）
博士生张世峰（2009.9-2014.9）
2018/9/22
浙大微电子
43/60
博世三相马达驱动电路(60V BCD)*
博士生陈雅雅（2013.3-）
2018/9/22
浙大微电子
44/60
炼钢炉炉温控制ASIC(0.5um CMOS)*
• 数字电路中最底层的基本单元（如标准逻辑门单 元、I/O单元）
– 满足性能最佳、面积最小的要求
• 简单、规模较小的数模混合集成电路
– 在设计者力所能及的情况下做到最优 ( 简单数字电路 的全定制实现)
2018/9/22
浙大微电子
4/60
版图全貌（12块版） ZDLX-1H
2018/9/22
浙大微电子
2018/9/22
浙大微电子
37/60
国网路灯安装节能器对比（第三天）
2018/9/22
浙大微电子
38/60
65nm 极低功耗ΣΔADC*
博士生罗豪（2007.9-2012 .9）
论文发表在国际 微电子学顶级期 刊JSSC上。 是浙大第一篇。
技术获国际专利 授权（日本）
获国家基金支持 获教育部博士点 基金支持
2018/9/22
浙大微电子
32/60
漏电保护器ASIC芯片(0.5um)*
硕士生付文（2006-2008）
数 字 电 路
模 拟 电 路 I/O PAD
2018/9/22
浙大微电子
33/60
优化设计（2.2→0.72 mm2）
硕士生范镇淇（2008.9-2011.3）
1.8mm
0.9mm
模拟 电路
36/60
EMC试验/寿命试验/高低温/噪声
• EMI (9KHz 以上时) • EMS
– 浪涌（雷电）（2KV, 4KV） – 快变脉冲群（振铃） – 空间辐照（辐射）（9K-80MHz，80M – 1GHz） – 静电ESD（接触式、非接触式，4KV, 8KV）
• 寿命实验（10万次以上） • 高低温实验（- 40°C – 85°C） • 噪声实验（25dB以下）
硕士生陈磊、蔡友（2005.9-2007.7）
1P6M
2018/9/22
浙大微电子
53/60
40nm高铁系统无线应答器ASIC*
博士生刘晓鹏（2009.9 ~2014.9）
•
2018/9/22
浙大微电子
54/60
标准单元法中的单元库和库单元
• 标准单元法中一个很重要的工作是建 库, 繁复的建库工作需要大量人力和时间的投入 • 每一种逻辑功能需要相应的库单元与之对应 • 同一种逻辑的单元会因为驱动能力的不同而有不 同的型号和不同的版图面积 • 单元库中的每个（库）单元都有三种描述形式:
2018/9/22
浙大微电子
29/60
18 bit 音频 DAC 版图（0.18um）
博士生黄小伟（2003.9-2009.3）
2018/9/22
浙大微电子
30/60
锂离子电池保护器(0.6um CMOS)*
2018/9/22
浙大微电子
31/60
光电图像传感器(0.6um CMOS)*
硕士生周鑫（2001.9-2004.3）
第四讲
ASIC的版图设计方法
集成电路实现方法
物理实现可归纳为两大类 • 版图法(本讲介绍)
– 全定制法(模拟IC) – 标准单元法(数字IC)
• 现场可编程器件法(第七讲介绍)
– ROM、PROM、EPROM、EEPROM系列
版图的基本要素
– PAL、GAL系列
– CPLD、FPGA系列
浙大微电子
– 设计成本高（人工慢、贵、上市时间长） – 制造成本低（面积小，更多的产出） – 性能好（连线短，延时小）
2018/9/22
浙大微电子
3/60
全定制版图适应对象
• 产量浩大的通用集成电路
– 从成本与性能考虑
• 模拟集成电路（含高压及功率集成电路）
– 器件多样、电路形式无规则（相对于数字电路而言）
2018/9/22
浙大微电子
62/60
Thanks！
2018/9/22
浙大微电子
63/60
电子钟电路（铝栅工艺）
2018/9/22
浙大微电子
64/60
通信链路保护芯片(双向SCR器件)
本科生王泽（2003.9-2004.6）
浙大微电子
34/60
2018/9/22
“浙大绿芯1号”ZDLX-1H 节能芯片*
硕士生彭成（2008.9-2011.3）
0.73mm*0.62mm，面积为0.453mm2
2018/9/22
浙大微电子
35/60
ZDLX-1H 应用电路的设计
整流电路
降压电路
滤波电路 稳压电路
2018/9/22
浙大微电子
2018/9/22
浙大微电子
58/60
库单元设计中需要注意的地方
1. 单元最上端布以贯穿整个单元的铝线, 作为电源线VDD, 单元最下端布以贯穿整个单元的铝线, 作为地线VSS, 这样在单元拼接时, 电源线和地线就可以分别连接起来。 2. 每个输入/输出端(PIN)在单元的上下两个方向都能引入或 引出, 以利通道布线 左：三输入或非门 中：Filler 右：两级倒相器
0.8mm
数字 电路
1.2mm
Lcs
Vref
Sel
GND
VDD
Del
Ovs
Oso
wk.baidu.com
增加四项功能
1、有无延时可选
• • • •
工艺改进（0.6um – 0.5um） 2、延时类型可选 算法的优化（计数器的复用） 3、ESD保护 管子宽长比的优化（最小尺寸） 4、抗空间辐照(EMC) 逻辑单元的优化（DFF 从22只管子 → 16只管子）
• 逻辑门单元
– 同一种功能的逻辑门，可有不同的版图宽度，用户可根 据对驱动能力的不同需求调用不同宽度的单元。
• I/O压焊块
– 四周I/O压焊块的个数可根据实际需要安置（排布1-4边）
– 面积或受CORE限制，或受I/O个数限制
2018/9/22
浙大微电子
52/60
带内波纹抽取/插值滤波器(0.18um)
26/60
移位寄存器和锁存器的放大版图（1千倍）
2018/9/22
浙大微电子
27/60
700V高压PWM芯片( 3um BCD)*
硕士生梁剑（1998.9-2001.3）
2018/9/22
浙大微电子
28/60
18 bit 音频 ADC 版图（0.18um）
博士生马绍宇（2003.9-2008.9）
13/60
9、PAD压焊块（CP ） ZDLX-1H
2018/9/22
浙大微电子
14/60
问题
• 少了哪几块版图？ • 为什么少了？
2018/9/22
浙大微电子
15/60
PDK中的PCELL
PMOS PNP NMOS
电阻 电感 电容
2018/9/22
浙大微电子
16/60
64路PDP显示扫描高压驱动芯片*
5/60
1、N 阱（TB） ZDLX-1H
2018/9/22
浙大微电子
6/60
2、有源区（TO）ZDLX-1H
2018/9/22
浙大微电子
7/60
3、多晶硅栅（GT） ZDLX-1H
2018/9/22
浙大微电子
8/60
4、P+源漏区（SP） ZDLX-1H
2018/9/22
浙大微电子
9/60
• 标准单元法也叫库单元法，用在数字IC设计中。 • 先将IC设计中可能会遇到的所有基本逻辑门单元(含 I/O单元)的版图用全定制的方法设计好后存入库中
– 按照最佳设计原则（速度、面积）
– 遵照一定的外形尺寸约束（等高不等宽）
• 实际设计ASIC时
– 从单元库中调出所要的单元版图
– 按照一定的拼接规则拼接 – 留出平行且宽度可调的布线通道（水平与垂直走线分层）
5、N+源漏区（SN） ZDLX-1H
取P+源漏区的反版
2018/9/22
浙大微电子
10/60
6、金属1（A1） ZDLX-1H
2018/9/22
浙大微电子
11/60
7、金属2（A2） ZDLX-1H
2018/9/22
浙大微电子
12/60
8、金属3（A3） ZDLX-1H
2018/9/22
浙大微电子
2018/9/22
浙大微电子
59/60
数字电路与模拟电路混合设计
2018/9/22
浙大微电子
60/60
算盘式计算器ASIC
硕士生吴明远（1999.9-2002.3）
2018/9/22
浙大微电子
61/60
红外信息收发芯片(0.6 um CMOS)
硕士生杜红越、施敏文（2002/2003-2005/2006）
博士生洪慧（2002.9-2007.9）
2018/9/22
浙大微电子
17/60
PDP数字电视显示器驱动芯片
整体电路图
高压输出
高低压转换 移位锁存
3 3
3
2018/9/22
浙大微电子
19/60
高压输出电路部分
2018/9/22
浙大微电子
20/60
高低压转换接口电路
2018/9/22
浙大微电子
21/60
硕士生孙俊（2012.9-2015.3）
2018/9/22
浙大微电子
45/60
太阳能电池最大功率跟踪器芯片*
硕士生刘放（2012.9-2015.3）
2018/9/22
浙大微电子
46/60
MPW Multi-Purpose Wafer
2018/9/22
浙大微电子
47/60
集成电路实现方法
可归纳为两大类: • 版图设计法(本讲介绍)
2018/9/22
浙大微电子
39/60
65nm 2.4GHz、6GHz 小数分频 PLL
硕士生梁筱、杨伟伟（2009.9-2012.3）
2018/9/22
浙大微电子
40/60
40nm 60GHz PLL
博士生周骞（2012.9）
2018/9/22
浙大微电子
41/60
100K-200 KHz 带通 ADC
移位寄存器和锁存器
2018/9/22
浙大微电子
22/60
整体版图
A
B C
2018/9/22
浙大微电子
23/60
高压输出电路版图(A)
2018/9/22
浙大微电子
24/60
高低压转换接口部分的版图(B)
2018/9/22
浙大微电子
25/60
移位寄存器和锁存器版图(C)
2018/9/22
浙大微电子
2018/9/22
浙大微电子
49/60
标准单元法中“等高不等宽”原则
• 基本逻辑门单元的逻辑功能和驱动能力不 同, 其版图面积也不同 • 单元版图设计必须满足一个约束条件-“等高不等宽”原则
– 宽度可以不一致, – 但高度却必须完全相等 此原则是标准单元设计法得以实施的保证 – 既保证了器件（门单元）的多元化， – 又保证了走线通道的规则化
2018/9/22
浙大微电子
57/60
标准单元法设计ASIC
• 采用标准单元设计IC时, 只需调用各单元的拓扑版 图即可
– 拓扑版图的简单外形大大压缩了数据的处理量 – 有助于设计者的直观检查
• 经过自动布局布线处理后, 再进行一次数据转换, 将拓扑版图转换成掩膜版图, 得到最终可供制版 的掩膜数据（GDS-II） • 所有的库单元在入库时都必须进行严格的设计规 则检查和电连接性检查, 确保万无一失的正确性和 可靠性。
2018/9/22
2/60
一、全定制版图设计方法 Full-Custom Design Approach
以人工设计为主 计算机作为绘图与检查工具起辅助作用
– 元器件, 要最佳尺寸（性能、驱动力、面积） – 拓扑结构, 要有最合理的布局（面积） – 连线, 要寻找到最短路径（延时）
全定制设计IC的特点
– 全定制设计法(模拟IC) – 标准单元设计法(数字IC)
• 现场可编程器件法(第七讲介绍)
– ROM、PROM、EPROM、EEPROM系列
版图的基本要素
– PAL、GAL系列
– CPLD、FPGA系列
浙大微电子
2018/9/22
48/60
二、标准单元法（半定制设计方法） Semi-Custom Design Approach