基于CPLDFPGA的等精度频率计的设计
FPGA等精度频率计
成绩__________ 基于FPGA的等精度频率计设计摘要:数字频率计是一种能够测量被测信号频率的数字测量仪器。
它被广泛应用于航天、航空、电子、自动化测量、测控等领域。
本文利用等精度测量原理，设计等精度频率计，主要硬件电路由Altera公司生产的复杂可编程逻辑（CPLD）EPM7128构成。
复杂可编程逻辑器件CPLD芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。
在MAX+PLUSII平台上，用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真和下载。
由于本系统采用了先进的EDA 技术，不但大大缩短了开发研制周期，而且使本系统具有结构紧凑、体积小，可靠性高，测频范围宽、精度高等优点。
关键词：等精度频率计；可编程逻辑器件；VHDLAbstract：Digital frequency meter is a digital measuring equipment which is capable of measuring the frequency of the measured signal. It has been widely used in aerospace, aviation, electronics, automation, measurement and control, and other fields. This paper introduces a method to design precision frequency meter based on equal precision measuring principle. The main circuit is composed of complex programmable logic (CPLD) EPM7128 which is a production of Altera company and AT89C51. The complex programmable logic device EPM7128SLC84-15 completes sequential logic control, and the counting function. In MAX + PLUSII platform, using VHDL completes the CPLD programming software design, compile, debugging, simulation and download. The system makes use of advanced EDA technology, not only greatly shortens the development cycle, but also makes that the system has so compact, small size, high reliability, wide frequency measurement range and high-precision.Keywords：Equal precision frequency meters；CPLD；VHDL前言随着科学技术的发展，高精度集成电路的应用，生产力得到了大幅度的发展，以大规模集成电路为主的各种设备成了当今社会最常用的设备。
毕业设计 基于fpga的等精度数字频率计的设计
本科生毕业论文题目：基于fpga的等精度数字频率计的设计摘要在电子工程，资源勘探，仪器仪表等相关应用中，频率计是工程技术人员必不可少的测量工具。
频率测量也是电子测量技术中最基本最常见的测量之一。
不少物理量的测量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。
基于传统测频原理的频率计的测量精度会随被测信号频率的下降而降低。
本文介绍了一种基于FPGA的等精度数字频率计，它不但具有较高的测量精度，而且在整个测量区域能保持恒定的测量精度。
文章首先介绍了硬件描述语言（HDL）的发展，以VHDL为核心，说明了利用VHDL语言进行设计的步骤。
然后介绍FPGA器件的基本结构和开发流程，接着阐述等精度数字频率计的工作原理以及利用VHDL语言实现数字频率计的具体做法，重点是利用BCD码减法实现的BCD码除法器的设计，最后还利用modelsim软件对其进行了仿真，具体分析验证了此设计的正确性。
关键词：FPGA VHDL 等精度BCD码除法AbstractCymometer is a necessary measure tool for technical engineers in electronic engineering , resource exploration and apparatus using . frequency mesure is one of the most essential and the most common mesure of electronic mesure technology . many physical quantities’ mesure , such as rotate speed , vibration frequency’s mesure , is related with or can be transformed into frequency mesure.The precision of cymometer based on traditional frequency-testing theory will decrese when the measured frequency becomes lower. this article introduces a cymometer of same-precision based on FPGA. The cymometer not only has high precision, but also its precision doesn’t decrese when the measured frequency becomes lower.This article first introduces the development of HDL , focusing on VHDL , present the step of design of VHDL . then it introduces the basic structure and the develop flow of FPGA device . in the end , it introduces the theory of cymometer and the specific implement of cymometer based on VHDL , emphasizing the theory of implementing BCD division. the function simulation and logic synthesis also come out, showing the correction of the design .Keywords: FPGA VHDL same-precision BCD division目录第一章前言............................................................................................................... 错误!未定义书签。
(完整版)基于FPGA的等精度频率计的设计与实现毕业论文
第一章课题研究概述1.1课题研究的目的和意义在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
目前常用的测频方案有三种：方案一：完全按定义式Ｆ＝Ｎ／Ｔ进行测量。
被测信号Ｆx经放大整形形成时标ГX，晶振经分频形成时基TR。
用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1/ГX=N/TR。
此方案为传统的测频方案，其测量精度将随被测信号频率的下降而降低。
方案二：对被信号的周期进行测量，再利用Ｆ＝１／Ｔ（频率＝１／周期）可得频率。
测周期时，晶振ＦR经分频形成时标ГX，被测信号经放在整形形成时基TＸ控制闸门。
闸门输出的计数脉冲Ｎ＝ГX／TR，则TX=NГX。
但当被测信号的周期较短时，会使精度大大下降。
方案三：等精度测频，按定义式Ｆ＝Ｎ／Ｔ进行测量，但闸门时间随被测信号的频率变化而变化。
如图１所示，被测信号Ｆx经放大整形形成时标ГX，将时标ГX经编程处理后形成时基TR。
用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1/ГX=N/TR。
此方案闸门时间随被测信号的频率变化而变化，其测量精度将不会随着被测信号频率的下降而降。
本次实验设计中采用的是第三种测频方案。
等精度频率计是数字电路中的一个典型应用，其总体设计方案有两种：方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。
其特点是直接用现成的IC组合而成，简单方便，但由于使用的器件较多，连线复杂，体积大，功耗大，焊点和线路较多将使成品稳定度与精确度大打折扣，而且会产生比较大的延时，造成测量误差、可靠性差。
方案二：采用可编程逻辑器件（CPLD）制作。
随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
基于CPLD和单片机的等精度数字频率计设计
基于CPLD和单片机的等精度数字频率计设计李莉;熊晶【期刊名称】《现代电子技术》【年(卷),期】2015(000)010【摘要】According to the phase coincidence theory,the equal precision digital cymometer was improved. The standard frequency signal and the frequency under test are counted in the same time by means of the phase coincidence theory,and then ±1 periodic error is eliminated when standard frequency signal is counted. This system is composed of threeparts:amplification and rectification,counting with CPLD(detection of the phase coincidence point is completed in it),and frequency calculation and display (which is completed with single chip AT89C51). The simulation software Max+Plus Ⅱ is used for simulation of CPLD,and the software Protues is used for simulation of single chip microcontroller(SCM). The experiment results show that the cymometer has the advantages of high measuring precision and good operation stability,when the frequency under test is in the range of 1 Hz~10 MHz.%根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率信号和待测频率的计数同时开始，消除了对标准频率信号计数时±1个周期的误差。
基于FPGA的等精度数字频率计的设计
基于FPGA的等精度数字频率计的设计陈景波;丁旭;江维勇【摘要】根据等精度测量的原理，利用FPGA和Verilog HDL编程设计了一种数字频率计．FPGA程序由分频模块、计数器模块、除法器模块、显示模块组成．经过仿真下载验证，能够实现等精度测频功能，频率测量范围为1Hz-1MHz．与传统方法相比，该方法具有外围电路简单，设计周期短，易于修改等优点．%According to the principle of equal precision measurement, a digital frequency meter is designed based on FPGA. The program is composed of frequency modules, counter modules, divider module, display module, which are written in Verilog HDL. With the certification of hardware emulation system, the circuit can meet the demand of measurement in the reality and frequency ranges from 1Hz to 1MHz. Compared with traditional method, this method has the merit of simple peripheral circuit, short design period and easy amendment.【期刊名称】《常熟理工学院学报》【年(卷),期】2011(025)008【总页数】5页(P90-93,100)【关键词】等精度;FPGA;频率计;Verilog;HDL【作者】陈景波;丁旭;江维勇【作者单位】常熟理工学院电气与自动化工程学院,江苏常熟215500;常熟理工学院电气与自动化工程学院,江苏常熟215500;常熟理工学院电气与自动化工程学院,江苏常熟215500【正文语种】中文【中图分类】TP312FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物.目前以硬件描述语言（Verilog HDL）所完成的电路设计，可以经过简单的综合与布局，快速地烧录至FPGA上进行测试，是现代IC设计验证技术的主流[1-3].数字频率计在日常生活中是一种非常重要的测量仪器.在利用FPGA对等精度数字频率计的设计中，除了对信号的放大整形电路和结果显示部分外，核心电路是采用Verilog HDL编程，所用器件是Actel公司的FPGA芯片A3P060.在Libero IDE环境下生成网络表下载到FPGA中实现.整个硬件电路结构简单，系统的稳定性高，设计成本低.1 等精度测频原理分析图1 等精度测频时序图1.1 等精度测频原理基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低，在实用中有较大的局限性.等精度测频方法是在直接测频方法的基础上发展起来的，它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，避除了对被测信号计数所产生的±1个字误差，并且达到了在整个测试频段的等精度测量.其测频原理如图1所示[4，5].在测量过程中，有两个计数器分别对标准信号和被测信号同时计数.首先给出闸门开启信号（预置闸门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数.然后预置闸门关闭信号（下降沿）到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程.可以看出，实际闸门时间t与预置闸门时间t1并不严格相等，但差值不超过被测信号的一个周期.1.2 误差分析设在一次实际闸门时间t中计数器对被测信号的计数值为Nx，对标准信号的计数值为Ns，标准信号的频率为fs.则被测信号的频率为由式（1）可知，若忽略标频fs的误差，则等精度测频可能产生的相对误差其中fxe为被测信号频率的准确值.在测量中，由于fx计数的起停时间都是由该信号的上升沿触发的，在闸门时间t内对fx的计数Nx无误差（t=Nx×Tx）；对fs 的计数Ns最多相差一个数的误差，即| ΔNs|≤1，其测量频率为将式（1）和（3）代入式（2），并整理得由上式可以看出，测量频率的相对误差与被测信号频率的大小无关，仅与闸门时间和标准信号频率有关，即实现了整个测试频段的等精度测量.闸门时间越长，标准频率越高，测频的相对误差就越小.标准频率可由稳定度好、精度高的高频率晶体振荡器产生，在保证测量精度不变的前提下，提高标准信号频率，可使闸门时间缩短，即提高测试速度.2 方案设计当系统正常工作时，由内部提供的48MHz的晶振频率输入信号，经过测频控制信号发生器（分频模块）进行信号的变换，产生计数信号（可产生预置闸门信号），被测信号（可产生实际闸门信号）通过信号整形电路产生同频率的矩形波，预置闸门信号和实际闸门信号分别控制对被测信号Nx和标准信号Ns计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，利用Verilog HDL语言编写一个除法器程序，用FPGA做除法运算.最终，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在数码显示管上可以显示的十进制结果.在数码显示管上可以看到计数结果.设计主体总体框图如图2所示.图2 频率计总体框图3 核心模块的设计3.1 除法器模块除法器是把计数被测信号所计得的Nx作为被除数和标准信号所计得的Ns作为除数相除，除得一个商.其模块设计如图3所示.由于在一些综合工具中除法运算符不能被综合成网表，这里介绍一种采用累加比较法来实现运算的算法.假设数A除以数B，定义一个中间的变量temp和C，temp和C的初始值为0，它们作如下运算，设计流程图如图4所示.clkr：时钟控制信号，输入的是开发板上的48MHz的时钟频率；Nx[10:0]：为被除数，与Nx模块相连；Ns[10:0]：为除数，与 Ns模块相连；freout[10:0]：11位二进制被测频率的输出值；3.2 BCD转换模块它将除法器中得到的值，将其转化成BCD码，以便直接在LED数码管上观察、读出.图3 除法模块frediv module clkr freqout[10:0]Nx[10:0]Ns[10:0]图4 除法模块流程图设置其两个二进制输入值分别为00101101110=0000_0011_0110_0110（BCD 码）=366和00111101110=0000_0100_1001_0100（BCD码）=494，仿真结果如图5所示.3.3 整体仿真结果FPGA部分整体设计仿真结果如图6所示.从仿真波形上可以清楚地看到，被测信号在激励文件中设置为fx=125KHz，ctl置高，对48MHz频率分频得到标准频率clks=1KHz，结果为商D=00001111101（二进制）=125（十进制）=0000_0001_0010_0101（BCD码），所对应的译码为0000001_1001111_0010010_0100100，则结果完全正确，同时也对低频5Hz 和高频987KHz进行了仿真，结果如图7和图8所示.图5 二进制转BCD模块仿真图图6 125KHz信号仿真图图7 5Hz信号仿真图图8 987KHz信号仿真图4 结语和传统的频率计相比，基于FPGA设计的频率计简化了电路板的空间.提高了系统设计的可靠性.实现了硬件设计的软件化，这是数字逻辑设计的新趋势.此外，其测频系统的标准信号频率的提高，也进一步提高了测频的精度，并缩短了测频时间. 参考文献：[1]董秀洁，杨艳.基于VHDL语言的数字频率计的设计与仿真[J].河南工程学院学报，2008，20（4）：59-61.[2]吴海明，王伟.基于单片机与FPGA的等精度频率计设计[J].兵工自动化，2009，28（3）：79-81.[3]莫琳.基于FPGA的等精度频率计的设计与实现[J].现代电子技术，2004，10：81-84.[4]李云鹏，王思明.基于FPGA的等精度频率计设计[J].电子元器件应用，2007，9（11）：54-55.[5]曾光，冯锐.基于FPGA的数字频率计VHDL软件实现方法[J].软件导刊，2009，8（2）：28-29.。
基于CPLD数字频率计的设计
山东理工大学毕业设计（论文）题目：基于CPLD的频率计设计学院：电气与电子工程学院专业：电子信息工程学生姓名：***指导教师：**毕业设计（论文）时间：二О一О年 3月 1 日～ 6 月17 日共16 周摘要本文主要论述了利用CPLD进行测频计数，单片机实施控制实现多功能频率计的设计过程。
该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。
等精度的测量方法不但具有较高的测量精度，而且在整个频率区域保持恒定的测试精度。
该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数。
利用单片机完成整个测量电路的测试控制、数据处理和显示输出。
并详细论述了硬件电路的组成和单片机的软件控制流程。
其中硬件电路包括键控制模块、显示模块、输入信号整形模块以及单片机和CPLD主控模块。
本文详细论述了系统自上而下的设计方法及各部分硬件电路组成及单片机、CPLD的软件编程设计。
使用以GW48-CK EDA实验开发系统为主的实验环境下进行了仿真和验证，达到了较高的测量精度。
关键词: 频率计，EDA技术，CPLD，单片机IAbstractThis article discusses the use of frequency counts for CPLD, microcontroller control to achieve the implementation of the design process of multi-frequency meter. The use of such precision frequency meter design ways to overcome the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signal frequency decreases the shortcomings. And other precision measurement method not only has high accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count .I used SUM complete the measurement circuit control, data processing and display output. Then I discussed about the composition of hardware and microcontroller software control flow. The hardware circuit includes key control module, display module, the input signal shaping module and MCU and CPLD control module.This paper has particularly described the top-to-bottom design method of the system, the circuit composite of the hardware and the software program device of CPLD and single chip computer. Under the test environment of the system developed by GW48-CK EDA experiment, the precision and velocity of the measurement have been obtained after the simulation and the test of the hardware.KEYWORDS: Frequency meter, EDA technique, CPLD, Single chip computerII目录摘要 (I)Abstract (II)目录 (III)第一章引言 (1)第二章测量原理及其性能指标 (2)2.1测量原理 (2)2.2 系统设计指标 (3)第三章硬件电路设计 (4)3.1 系统顶层电路设计 (4)3.2 测频模块的工作原理及设计 (5)3.2.1 CPLD的结构与功能介绍 (5)3.2.2 CPLD测频专用模块逻辑设计 (6)3.3 单片机主控模块 (10)3.3.1 AT89C51单片机性能 (10)3.3.2 单片机控制电路 (12)3.4 外围电路设计 (14)3.4.1 键盘接口电路 (14)3.4.2 显示电路 (15)3.4.3 电源模块 (15)3.4.4 其他电路 (16)第四章软件设计 (17)4.1 VHDL语言 (17)4.1.1 VHDL简介 (17)4.1.2 VHDL程序设计 (18)4.1.3 VHDL的设计方法 (18)4.2 本系统CPLD模块的设计 (20)4.2.1程序设计步骤: (20)4.2.2 本系统CPLD模块的顶层设计 (21)III4.3 单片机的汇编语言编程 (25)第五章实验测试及误差分析 (30)5.1实验测试的方法 (30)5.2 系统的硬件验证 (30)5.3 系统误差分析 (31)结论 (33)参考文献 (34)致谢 (35)IV第一章引言第一章引言测频一直以来都是电子和通讯系统工作的重要手段之一。
基于FPGA的等精度数字频率计设计
摘要频率是常用的物理量，工程中很多物理量的测量，如时间测量、速度控制等，都可转化为频率测量。
此外，还经常遇到以频率为参数的测量信号，例如流量、转速等。
所以频率测量方法的研究越来越受到重视。
基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性, 而等精度频率计不但具有较高的测量精度, 而且在整个频率区域能保持恒定的测试精度。
本课题设计的等精度数字频率计是采用当今电子设计领域流行的EDA技术，以FPGA为核心，配合STC89C51单片机。
同时，采用等精度测频原理，实现了0.01Hz--50MHz信号频率的等精度频率测量。
此外，该系统还实现测量周期、脉宽、占空比等功能。
设计中用一块FPGA芯片EP2C5Q208C8完成各种时序逻辑控制、计数功能。
在Ouartus II平台上，用VHDL语言编程完成FPGA的软件设计、编译、调试、仿真和下载。
用STC89C51单片机作为系统的主控部件，实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显示输出。
系统将单片机STC89C51的控制灵活性及FPGA芯片的现场可编程性相结合，不但大大缩短了开发研制周期，而且使本系统具有结构紧凑、体积小，可靠性高，测频范围宽、精度高等优点。
关键词：频率计；EDA技术；FPGA；单片机AbstractFrequency is commonly used physical quantity, lots of measurement of physical quantity in the project, such as the measurement of time, the control of velocity, can be changed into the measurement of frequency. Besides, the measured signal with a frequency parameter, such as the rate of flow, the rotational speed, is often encountered. So the research of the method of measuring frequency has become more and more significant in the real application.According to the principles of traditional frequency measurement , the measurement accuracy of frequency meter will decrease with the signal frequency decrease .but it has more limitations in the real application, equal precision frequency meter not only has high accuracy, but also maintains constant test accuracy in the whole frequency region .With the help of FPGA and cooperating with the single chip computer STC89C51,The digital frequency design in our program has realized the precision measurement of 0.01Hz-50MHz signal frequency by adopting the current EDA technique prevailing in the electronic designs and using the principle of multi-period synchrony frequency measurement. Besides, the system can complete the cycle, pulse width, duty cycle measurement function .In this design, using an FPGA chip EP2C5Q208C8 completes a variety of temporal logic control and counting function. In the platform of Ouartus II, using VHDL language completes FPGA software design, compiler, debugging, simulation, and download. By use of the STC89C51 single chip computer as the main controlling parts, the control of the tested signal, the scan of keyboard and the output display of LED can be realized. The system combines the control flexibility of STC89C51 with programmable performance of FPGA, consequently,not only can it shorten the period of the development and research, but also it has the advantages of compact structure, little volume, high reliability, wide scope and high precision. Keywords：Frequency meter，EDA technique，FPGA, Single chip computer目录摘要 (I)Abstract (II)目录 (III)1 绪论 (1)1.1 本课题的研究背景及意义 (1)1.2 本课题的主要内容 (2)2 系统设计的相关理论 (3)2.1 频率测量方法的研究 (3)2.1.1 常用测频方案 (3)2.1.2 等精度测频原理 (3)2.1.3 等精度测频误差分析 (5)2.2 单片机模块理论及知识 (5)2.2.1 MCS-51单片机结构简介 (5)2.2.2 Keil μvision 3软件概述 (7)2.2.3 Proteus软件概述 (7)2.3 FPGA模块理论及知识 (8)2.3.1 FPGA原理概述 (8)2.3.2 Quartus II 软件概述 (9)2.3.3 VHDL语言简介及开发优点 (11)3 系统硬件电路设计 (13)3.1 系统顶层电路组成 (13)3.2 被测信号放大整形电路设计 (13)3.3 单片机模块设计 (14)3.3.1 单片机最小系统 (14)3.3.2 键盘接口电路 (15)3.3.3 LED数码管显示电路 (17)3.4 FPGA模块电路设计 (18)3.4.1 基本单元电路 (19)3.4.2 测量与自检选择电路 (23)3.4.3 脉宽控制电路 (24)3.4.4 测频与测周期电路 (25)3.5 单片机与FPGA的相互控制电路 (26)4 系统软件设计 (28)4.1 单片机主程序设计 (28)4.2 复位自检程序设计 (28)4.3 键盘程序设计 (29)4.4 测频子程序设计 (30)4.5 测周期子程序设计 (31)4.6 测脉宽子程序设计 (32)4.7 测占空比子程序设计 (32)4.8 LED数码管显示子程序设计 (33)5 系统性能分析 (34)5.1 测量范围分析 (34)5.2 测量精度分析 (34)5.3 被测信号幅值分析 (34)结论 (35)致谢 (36)参考文献 (37)附录一FPGA程序 (38)附录二单片机程序 (41)1绪论1.1本课题的研究背景及意义EDA(Electronic Design Automation——电子设计自动化)代表了当今电子设计技术的最新发展方向，通过VHDL（V ery High Speed Integrated Circuit Hardware Description Language）硬件描述语言的设计，用FPGA（Field－Programmable Gate Array——现场可编程门阵列）来实现小型电子设备的设计，是开发仪器仪表的主流。
基于FPGA数字等精度频率计的设计
设计研发2020.07基于FPGA数字等精度频率计的设计张洋(重庆幼儿师范高等专科学校，重庆，404047)摘要：等精度频率计是在数字逻辑电路中的典型应用，它也是现代微电子领域中不可缺少的测量仪器。
本设计就是根据等精度的测频基本原理,提出的整体设计方案。
以FPGA芯片为核心电路，釆用VHDL语言编写子电路程序组建出顶层原理图，通过运用Quartus II软件，进行编译仿真，最后下载到实验电路板。
依照实际中频率计的使用情况，设计了八位数码管显示的等精度频率计,能够提高频率测量的精准度，减少测量误差。
关键词：等精度；现场可编程门系列(FPGA)；VHDL编程；频率计Design of digital equal precision frequency meter based on FPGAZhang Yang(Chongqing Preschool education College,Chongqing,404047)Abstract:Equal-precision frequency meter is a typical application in digital logic circuit,it is also an indispensable measuring instniment in modern microelectronics field.This design is basedon the basic principle of frequency measurement of equal precision,the overall design ing FPGA chip as the core circuit using nguage program set up a top-level sub-circuit schematics, through the use of Quartus II software,compiled Simulation,and finally downloaded to the breadboard.In accordance with the actual use of the frequency meter designed eight digital display precision frequency meter.Frequency measurement accuracy can be improved,to reduce measuremerrt errors. Keywords:precision;Field Programmable Gate series(FPGA);VHDL programming;frequency meter1概述数字等精度频率计是现代微电子领域中必不可少的测量仪器。
基于CPLD的等精度频率计的设计
基于CPLD的等精度频率计的设计
谢檬;申忠如
【期刊名称】《微计算机信息》
【年(卷),期】2011(027)004
【摘要】在电子领域中,测频是经常要用到的.但是传统频率计在测频时有很多缺点.本设计采用等精度测频、测周期的数字频率计的设计方案,选用单片机为核心,通过编程实现了闸门预制信号、同步控制、数据运算处理和实时显示的功能,并利用可编程逻辑器件CPLD(Complex Programmable Logic Device)的在线编程,实现了频率计的逻辑控制、计数等功能.本设计克服了传统频率计随着被测频率的改变而改变的缺点,在整个频率区域都能保持恒定的测试精度.
【总页数】2页(P58-59)
【作者】谢檬;申忠如
【作者单位】710018 陕西西安西安交通大学城市学院电气与信息工程系;710018 陕西西安西安交通大学城市学院电气与信息工程系
【正文语种】中文
【中图分类】TP23
【相关文献】
1.基于CPLD及C语言的等精度频率计设计 [J], 李斌;陈建辉;陈维;邱鹏
2.基于ARM与CPLD的等精度数字频率计设计 [J], 吴怀明;童子权;隋新宇
3.基于CPLD和单片机的等精度数字频率计设计 [J], 李莉;熊晶
4.基于CPLD/FPGA的等精度频率计设计 [J], 李丽娟;张寿明;付亮;陆军仁
5.基于单片机和CPLD的等精度频率计设计 [J], 魏景田
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的等精度频率计设计本科毕业设计论文
摘要摘要：根据等精度测量的原则，提出了一种基于FPGA的等进度数字频率计设计方案。
介绍了等精度的多周期同步测频原理,并对其测量精度和特点同传统测量方法进行了对比分析,证明了多周期同步测频方法的优势。
基于周立功公司生产的EasyFPGA030开发板，在Libero8.5集成开发软件环境下,采用硬件编程语言VerilogHDL编写计数器模块，除法器模块，并且用Synplify进行综合，ModelSim进行仿真并且给出它们的仿真结果，Designer进行布局布线，利用FlashPro和并口线下载到开发板上。
利用AT89C51单片机与共阳极LED数码管对测量结果进行动态显示。
利用74LS244三态缓冲器和三极管对电流进行放大，使得LED数码管更亮。
利用74LS14集成施密特触发器的反相器进行信号的整形。
经过仿真下载验证,能够实现等精度测频功能，频率测量范围1Hz～1MHz，证明该设计方案切实可。
关键词：等精度；频率测量；FPGA；VerilogHDL；Libero。
AbstractAbstract: According to the principle of measurement etc precision, proposed based on FPGA digital frequency of design project progress. Introduces the principle of frequency measurement with etc precision and synchronous, and comparative analysis the measurement precision and features with the traditional measuring method. With more than proved step frequency method with etc precision and synchronous has periodic advantage.Based on the ZhouLiGong company production EasyFPGA030 development board, in Libero8.5 integrated software development environment, using hardware VerilogHDL programming language to write counter module, divide module. With Synplify synthetically, with ModelSim simulation giving simulation results, Designer layout wiring. Using FlashPro download the design to development board.Use MUC and LED digital tube to show the measurement results. Use74LS244 tristate buffers and transistor to amplify current that LED digital tube brighter. Use 74LS14 Schmitt toggle integration to plastic signal.Through simulation and download to the development board, can achieve the function of frequency measurement etc precision, Frequency measurement range from 1Hz to 1MHz. Proof of this scheme is feasible,Keywords: equal precision, frequency measurement, FPGA, Libero, HDL 毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
基于FPGA和单片机的多功能等精度频率计设计
基于FPGA和单片机的多功能等精度频率计设计摘要基于传统测频原理的频率计的测量精度将随着被测信号频率的下降而降低，在实用中有很大的局限性，而等精度频率计不但有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。
运用等精度测量原理，结合单片机技术设计了一种数字频率计，由于采用了屏蔽驱动电路及数字均值滤波等技术措施，因而能在较宽定的频率范围和幅度范围内对频率，周期，脉宽，占空比等参数进行测量，并可通过调整闸门时间预置测量精度。
选取的这种综合测量法作为数字频率计的测量算法，提出了基于FPGA 的数字频率计的设计方案。
给出了该设计方案的实际测量效果，证明该设计方案切实可行，能达到较高的频率测量精度。
关键词等精度测量，单片机，频率计，闸门时间，FPGAABSTRACTAlong with is measured based on the traditional frequency measurement principle frequency meter measuring accuracy the signalling frequency the drop but to reduce, in is practical has the very big limitation, but and so on the precision frequency meter not only has teaches the high measuring accuracy, moreover maintains the constant test precision in the entire frequency measurement region. Using and so on the precision survey principle, unified the monolithic integrated circuit technical design one kind of numeral frequency meter, because has used the shield actuation electric circuit and technical measure and so on digital average value filter, thus could in compared in the frequency range and the scope scope which the width decided to the frequency, the cycle, the pulse width, occupied parameter and so on spatial ratio carries on the survey, and might through the adjustment strobe time initialization measuring accuracy. Selection this kind of synthesis measured the mensuration took the digital frequency meter the survey algorithm, proposed based on the FPGA digital frequency meter design proposal. Has produced this design proposal actual survey effect, proved this design proposal is practical and feasible, can achieve the high frequency measurement precisionKeywords Precision survey, microcontroller, frequency meter, strobe time，field programmable gate array1 绪论测量频率是电子测量技术中最常见的测量之一。
基于FPGA的等精度频率计的设计综述
基于FPGA的等精度频率计的设计学生姓名：罗雪晶指导教师：梁西银学生届别：2009届专业：电子信息工程班级：2005级（1）班学号：200572020121摘要本文提出了一种采用VHDL语言在FPGA（EP1C12Q240C8）平台上设计实现等精度频率计的方法。
该方法设计的频率测量系统在对频率变化范围较大的信号进行频率测量时能够满足高速度、高精度的测频要求。
系统的软件设计、编译、调试、仿真以及下载工作采用QuartusⅡ6.1完成。
该等精度频率计的测量频率值采用VGA显示，同时显示10秒内频率的测量情况，具有良好的人机界面。
关键词：FPGA 、VHDL、等精度、频率计、VGAABSTRACTThis paper mainly introduces a method which uses VHDL language in the FPGA (EP1C12Q240C8) platform designed to achieve the frequency accuracy. This method is designed frequency measurement system in the frequency range of the signal frequency measurements to meet the high-speed, high-precision frequency measurement requirements. System software designing, compiling, debugging, simulation, and downloading the work are all completed by the use of Quartus Ⅱ 6.1.The system uses VGA display to show the measured value of the frequency of precision, at the same time it shows the frequency of measurements in 10 seconds.This design has a good man-machine interface. And has realized broad band measurement and can meet the request of high speed and high degree of accuracy. KeywordsFPGA,VHDL, Precision survey,frequency meter,VGA目录引言............................................................ - 3 - 1.原理分析...................................................... - 4 -1.1等精度频率测量原理....................................... - 4 -1.2误差分析................................................. - 5 -2.概述.......................................................... - 6 -2.1 FPGA可编程逻辑器件...................................... - 6 -2.2 VHDL硬件描述语言........................................ - 7 -2.3 Quartus Ⅱ开发环境..................................... - 8 -2.4 E-PLAY-SOPC 系列开发板.................................. - 9 -2.5 EP1C12Q240C8 芯片....................................... - 9 -2.6 IP Core ................................................ - 10 -3.总体设计..................................................... - 10 -3.1流程图设计.............................................. - 10 -3.2系统设计框图............................................ - 11 - 4详细设计..................................................... - 13 -4.1 前端信号处理........................................... - 13 -4.2 分频器的设计........................................... - 13 -4.3 除法器的IP Core 调用................................... - 14 -4.3.1 设计中的除法器应用................................ - 14 -4.3. 2 除法器IP Core的调用方法如下：................... - 14 -4.4 译码电路的实现......................................... - 15 -4.5显示模块的设计实现...................................... - 16 -4.5.1方案选择.......................................... - 16 -4.5.2 VGA接口的原理.................................... - 17 -4.5.3 VGA接口的时序分析................................ - 18 -4.5.4 VGA接口驱动波形仿真.............................. - 19 -4.5.5 VGA接口的驱动程序的设计实现...................... - 20 -4.6系统综合及布局布线...................................... - 22 -4.7引脚分配................................................ - 22 -5.测试......................................................... - 23 -5.1 测试仪器............................................... - 23 -5.2 测试数据............................................... - 24 - 结论........................................................... - 24 - 致谢........................................................... - 25 - 参考文献....................................................... - 26 - 附录1 ......................................................... - 27 -基于FPGA的等精度频率计的设计引言频率是常用的物理量，频率测量是电子测量技术中最基本的测量之一。
基于FPGA的等精度频率计的设计
基于FPGA的等精度频率计的设计一、引言频率计是一种广泛应用于电子领域的仪器设备，用于测量信号的频率。
常见的频率计有软件频率计和硬件频率计两种。
软件频率计主要基于计算机软件，通过采集到的信号数据来计算频率。
硬件频率计则是基于专用的硬件电路，直接对信号进行采样和处理，具有实时性强、准确度高的优点。
本文将基于FPGA设计一种等精度频率计，旨在实现高精度、高稳定性的频率测量。
二、设计原理本设计采用基于FPGA的硬件频率计方案，其主要原理是通过对输入信号的时间计数，并结合固定参考值，计算出信号的频率。
具体流程如下：1.信号输入：将待测量的信号输入至FPGA芯片，输入信号的幅度应符合输入电平范围。
2.信号计数：利用FPGA芯片内部的计数器，对输入信号进行计数，并记录计数器的数值。
计数器的值与输入信号的频率成反比，即计数器值越大，信号频率越低。
3.定时器触发：通过定时器产生一个固定的参考信号，用于触发计数器的复位操作。
定时器的频率应足够高，以保证计数器能够实时精确计数。
4.数据处理：计数器值与定时器触发的时间周期共同决定了输入信号的频率。
通过计算参考值与计数器值的比例，可以得到准确的频率值。
5.结果输出：将计算得到的频率值输出至显示屏或其他外部设备，以便用户进行查看。
三、设计方案1.FPGA选型：选择一款适合频率计设计的FPGA芯片，要求其具有较高的计数能力、较大的存储空间和丰富的外设接口。
2.输入电路设计：设计一个合适的输入电路，将待测信号进行电平调整和滤波处理，以确保输入信号的稳定性和合适的幅度范围。
3.计数器设计：利用FPGA内部的计数器模块，进行计数操作。
根据需要选择适当的计数器位宽，以满足待测频率范围的要求。
4.定时器设计：通过FPGA内部的时钟源和计时器模块，设计一个精确的定时器，用于触发计数器的复位操作。
定时器的频率要足够高，以保证计数的准确性。
5.数据处理设计：利用FPGA内部的算数逻辑单元(ALU)对计数器值进行处理，计算得到准确的频率值。
基于FPGA_CPLD芯片的数字频率计设计
IF ENA= . 1. THEN IF CQI3/ 10010 THEN CQI3= CQI+ 1; ELSE CQI3= / 00000; END IF;
END IF; END IF;
END PROCESS; PROCESS( CQI) BEGIN IF CQI= / 10010 THEN CARRY- OUT3= . 1. ;
摘 要: 详细论述了利用 VHDL 硬件描述语言设计, 并在 EDA ( 电 子设计自动 化) 工 具的帮 助下,
用大规模可编程逻辑器件( FPGA/ CPLD) 实现数字 频率计的 设计原理及 相关程 序。特点是: 无论
底层还是顶层文件均用 VHDL 语言编写, 避免了用 电路图形式设计时所引起的毛刺现象; 改变了
收稿日期: 2002- 01- 06 作者简介: 1. 唐颖( 1955- ) , 女, 上海人, 副教授, 电子设计自动化、单片机等教学与研究; 2. 阮文海( 1955- ) , 男, 浙江温岭人, 副教授.
62
浙江树人大学学报
2002 年
个硬件系统的设计和修改过程如同完成软件设 计一样方便、高效。
基于FPGA的等精度频率计的设计与实现
基于FPGA的等精度频率计的设计与实现
现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC 产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设计在其
中快速发展。
本文介绍了一种利用FPGA 实现DC～100 MHz 的自动切换量程数字等精度频率计的实现方法，并给出实现代码。
整个系统在研制的CPLD/FPGA 实验开
发系统上调试通过。
1 等精度测频原理
频率的测量方法主要分为2 种方法：
(1)直接测量法，即在一定的闸门时间内测量被测信号的脉冲个数。
(2)间接测量法，例如周期测频法、V-F 转换法等。
间接测频法仅适用测量
低频信号。
基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在
实用中有较大的局限性，而等精度频率计不但具有较高的测量精度，而且在整
个频率区域能保持恒定的测试精度。
本设计频率测量方法的主要测量控制框图如图1 所示。
图1 中预置门控信号GATE 是由单片机发出，GATE 的时间宽度对测频精度影响较少，可以在较大
的范围内选择，只要FPGA 中32 b 计数器在计100 M 信号不溢出都行，根据理论计算GATE 的时间宽度Tc 可以大于42.94 s，但是由于单片机的数据处理能力限制，实际的时间宽度较少，一般可在10～0.1 s 间选择，即在高频段时，闸门时间较短;低频时闸门时间较长。
这样闸门时间宽度Tc 依据被测频率的大
小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围;实现了全。
基于FPGA的等精度频率计设计
基于FPGA的等精度频率计设计摘要频率计是实验室和科研、生产中最常用的测量仪器之一。
本文设计了一种基于FPGA芯片设计的等精度频率计。
对传统的精度测量方法进行了改进，采用SOPC设计技术和基于NIOS II嵌入式软核处理器的系统设计方案，通过在FPGA芯片上配置NIOS II软核处理器进行数据运算处理，利用液晶显示器对测量的频率进行实时显示，可读性好。
整个系统在一片FPGA芯片上实现，系统测量精度高，实时性好，具有灵活的现场可更改性。
本频率测量仪是以Altera公司生产的CycloneII系列EP2C35F672C6器件为核心实现高精度计数功能。
整个电路采用模块化设计，调试制作方便。
经过仿真并下载验证，能够实现等精度测频功能，频率测量范围为1Hz~200MHz。
关键词：等精度，频率计，FPGA，SOPC，NiosIIDesign of Equal Precision Frequency MeterBased on FPGAABSTRACTFrequency meter is one of the most commonly used measuring instruments which can be used in laboratory, scientific research and production . An equal precision frequency meter designed based on FPGA is introduced in this article, which used Very-High-Speed Integrated Circuit Hardware Description Language to implement function module in frequency meter base on traditional frequency measurement. SOPC designing technique and system designing plan based on Nios II soft core CPU are used in the design. It also adopts Nios II soft core CPU as data processing unit, uses LCD 1602 equipment to display frequency in real-time. The whole system is in the implementation of a FPGA chip. So it has a high-precision measurement, real-time and flexible change of scene.The frequency meter is based on CycloneII EP2C35F672C6 Altera device as the core to achieve high-precision counting. Because of the modular design of this circuit, it is facilitate to debug. After the simulation, and downloads the confirmation, can realize equal-precision frequency measurement function. The range of frequency measurement is from 1Hz to 200MHz.KEY WORDS：equal precision measurement, frequency meter, FPGA, SOPC, NiosII目录摘要 (I)ABSTRACT (II)1 绪论 (1)1.1 课题提出的背景 (1)1.2 课题选择意义 (1)2 EDA/SOPC技术简介 (3)2.1 EDA的具体开发流程 (3)2.1.1设计输入 (3)2.1.2综合 (3)2.1.3 适配 (4)2.1.4 仿真 (4)2.1.5 编程下载和硬件测试 (4)2.2 NIOS II IDE简介 (4)2.2.1工程管理器 (5)2.2.2 编辑器和编译器 (6)2.2.3调试器 (6)2.2.4闪存编程器 (7)3 系统方案选择 (8)3.1 频率测量方案选择 (8)3.1.1 直接测频法 (8)3.1.2 间接测频法 (8)3.1.3 等精度测频 (9)3.2 基于单片机的测频方案 (10)3.3 基于FPGA的测频方案 (11)4等精度频率计的单元模块设计 (13)4.1 放大整形模块设计 (13)4.2 标准信号产生模块设计 (14)4.3 FPGA芯片模块设计 (15)4.3.1 D型触发器的设计 (15)4.3.2 计数器的设计 (17)4.3.3 锁存器的设计 (20)4.3.4 NIOS II 软核CPU的配置 (22)IV4.4 LCD液晶显示模块 (25)5 系统综合与测试 (26)5.1等精度计数模块 (26)5.2 系统综合 (27)5.3 软件编写与测试 (28)5.4 系统的扩展 (32)5.4.1 分频器设计 (32)5.4.2 选择器设计 (35)5.5 系统测试 (37)6 总结 (40)致谢 (41)参考文献 (42)基于FPGA的等精度频率计设计 11 绪论1.1 课题提出的背景现代数字系统的设计离不开仪器，比如数字示波器、逻辑分析仪、频谱分析仪、信号发生器、数字频率计等。