厦大数电实验九

合集下载

电工实验报告答案解析-(厦门大学)

实验四线性电路叠加性和齐次性验证表4—１实验数据一(开关S投向R侧)表4—２实验数据二(S投向二极管VD侧)1．叠加原理中U S1, U S2分别单独作用，在实验中应如何操作？可否将要去掉的电源（U S1或U S2）直接短接？答: U S1电源单独作用时，将开关S1投向U S1侧，开关S2投向短路侧；U S2电源单独作用时，将开关S1投向短路侧，开关S2投向U S2侧。

不可以直接短接，会烧坏电压源。

2．实验电路中，若有一个电阻元件改为二极管，试问叠加性还成立吗？为什么？答：不成立。

二极管是非线性元件，叠加性不适用于非线性电路（由实验数据二可知）。

实验五电压源、电流源及其电源等效变换表5－1 电压源（恒压源）外特性数据表5－2 实际电压源外特性数据表5－3 理想电流源与实际电流源外特性数据图（a ）计算)(6.117SSS mA R U I ==图（b ）测得Is=123Ma1．电压源的输出端为什么不允许短路？电流源的输出端为什么不允许开路？答：电压源内阻很小，若输出端短路会使电路中的电流无穷大；电流源内阻很大，若输出端开路会使加在电源两端的电压无穷大，两种情况都会使电源烧毁。

2．说明电压源和电流源的特性，其输出是否在任何负载下能保持恒值？答：电压源具有端电压保持恒定不变，而输出电流的大小由负载决定的特性；电流源具有输出电流保持恒定不变，而端电压的大小由负载决定的特性；其输出在任何负载下能保持恒值。

3．实际电压源与实际电流源的外特性为什么呈下降变化趋势，下降的快慢受哪个参数影响？答：实际电压源与实际电流源都是存在内阻的，实际电压源其端电压U 随输出电流I 增大而降低，实际电流源其输出电流I 随端电压U 增大而减小，因此都是呈下降变化趋势。

下降快慢受内阻R S 影响。

4．实际电压源与实际电流源等效变换的条件是什么？所谓‘等效’是对谁而言？电压源与电流源能否等效变换？答：实际电压源与实际电流源等效变换的条件为：（1）实际电压源与实际电流源的内阻均为RS ；（2）满足S S S R I U =。

数字逻辑实验指导(适用09级计科、网络、软件专业)

福建工程学院国脉信息学院《数字逻辑》实验指导书2010年3月编电子技术实验室实验守则一、实验课前：每个学生必须认真预习实验指导书和与本实验有关的教材内容，写出实验预习报告。

明确实验目的和实验原理，了解实验内容与步骤，掌握仪器、仪表的使用方法，作好实验准备工作。

二、上实验课：学生必须认真听讲，接好线路后，需经指导教师复查批准，才准接通电源。

三、实验时，每个学生都应严肃认真，勤于动手、独立思考、细心操作，注意观察、如实作好记录。

教师根据每个学生的实验技能，动手能力评定平时成绩。

四、实验过程中，如发现仪器设备有冒烟、焦味、异响、漏电等异常现象，应立即切断电源，保持现场，请指导教师检查处理。

五、实验完成后，需请指导教师检查预习报告和实验数据以及所使用的仪器设备，经教师检查签字后方可离开实验室。

六、学生因请假而需要补做实验者，应本人申请，经指导教师同意，并安排好时间补做。

七、每个学生必须爱护实验室的仪器设备，使用前，若发现故障及时请指导教师检查。

与本实验无关的仪器设备不准动用，凡不听教师讲解，进行错误操作以致损坏设备者，按赔偿条例酌情处理。

八、实验室是教学场所，应保持整洁，安静，不得喧哗打闹，不准吸烟，不准随地吐痰，不准乱抛纸屑，不准在实验室内吃东西，不准在仪器设备上或桌面上涂写，穿拖鞋者一律不准进入实验室。

九、对违反上述规则又不听劝阻者，教师有权令其退出实验室实验一 TTL与非门参数及功能测试一、实验目的1. 了解 TTL 与非门电路的主要参数。

2. 掌握 TTL 与非门电路的主要参数和传输特性的测试方。

3. 熟悉 TTL 门电路的逻辑功能的测试方法。

二、实验器材1、数字逻辑实验箱2、万用表3、74LS00芯片三、实验原理本实验采用四二输入“与非门”74LS00，其引脚排列如右图所示，它共有四组独立的“与非”门，每组有两个输入端，一个输出端。

四与非门 74LS00 的主要参数有：1.扇出系数ＮO：电路正常工作时能带动的同类门的数目称为扇出系数ＮO 。

本科数电实验教案

本科数电实验教案一、实验目的1. 理解并掌握数字电路的基本原理和实验技能。

2. 熟悉常用逻辑门电路及其功能。

3. 学会使用逻辑门电路进行简单的数字系统设计。

4. 培养动手能力和团队协作能力。

二、实验原理1. 逻辑门电路：与门、或门、非门、异或门等。

2. 逻辑函数及其表示方法：真值表、逻辑图、卡诺图等。

3. 数字电路的基本组成部分：触发器、计数器、译码器等。

4. 数字系统的设计与验证方法。

三、实验器材与仪器1. 数字电路实验箱。

2. 逻辑门电路模块。

3. 触发器、计数器、译码器等模块。

4. Multisim、Proteus等仿真软件。

四、实验内容与步骤1. 实验一：逻辑门电路的搭建与测试步骤：a. 根据真值表搭建与门、或门、非门、异或门电路。

b. 使用Multisim、Proteus等软件进行仿真，验证电路功能。

2. 实验二：数字电路的基本组成部分——触发器步骤：a. 搭建基本RS触发器、D触发器、JK触发器等。

b. 利用仿真软件验证触发器的工作原理。

c. 分析不同触发器之间的联系与区别。

3. 实验三：计数器的设计与仿真步骤：a. 搭建二进制计数器电路。

b. 利用仿真软件验证计数器的功能。

c. 分析计数器的工作原理，探讨计数器的应用场景。

4. 实验四：译码器的设计与仿真步骤：a. 搭建4-16译码器电路。

b. 利用仿真软件验证译码器的功能。

c. 分析译码器的工作原理，探讨译码器的应用场景。

5. 实验五：数字系统的设计与验证步骤：a. 结合所学知识，设计一个简单的数字系统（如计算器、频率发生器等）。

b. 搭建数字系统电路，利用仿真软件进行验证。

五、实验要求与评价1. 实验报告：要求对每个实验的原理、过程、结果进行详细描述，并对实验中遇到的问题进行分析和解答。

2. 实验操作：要求熟练操作实验设备，正确搭建电路，充分理解实验原理。

3. 实验态度：要求认真观察实验现象，积极参与讨论，主动请教老师和同学。

4. 实验成果：要求实验结果准确，能够对数字电路进行分析与设计。

厦门大学数电实验九

实验九触发器的工作特性一、实验目的1、掌握并验证基本RS触发器、维阻D触发器和主从JK触发器的逻辑功能；2、掌握触发器之间的转换。

二、实验原理1、基本RS触发器：与非型直接RS触发器是最简单的触发器，其由两个与非门交叉耦合而成，电路如图1所示，其特性方程如下式，特性表如图1所示。

2、维阻D触发器：维阻D触发器的逻辑符号和功能如下：（1）低电平异步预置：D和Cp状态任意，Rd’=0，Sd’=1，Q=0；Rd’=1，Sd’=0，Q=1。

（2）上升沿边沿触发特性：当Cp上升沿来时，输出Q按输入D的状态而变化，即Qn+1=Dn3、主从JK触发器：主从JK触发器的逻辑符号和功能如下：（1）低电平异步预置：J、K和Cp状态任意，Rd’=0，Sd’=1，Q=0；Rd’=1，Sd’=0，Q=1。

（2）下降沿电平触发特性：当Cp下降沿来时，输出Q按Cp=1期间的JK状态变化（Cp=1期间，JK变化时，主触发器有一次翻转问题），即：Qn+1=JQ’n+K’Qn。

4、触发器间的转换：（1）转换：根据已有触发器（D、JK）和适当的逻辑门获得待求触发器。

（2）步骤：①写出已有触发器和待求触发器状态方程。

②变换待求触发器方程，使之形式与已有触发器形式一样。

③根据逻辑函数相等原则，若变量相同，则：系数相等。

④画出转换电路。

三、实验仪器及器件1、示波器1台2、函数信号发生器1台3、数字万用表1台4、多功能电路实验箱1台四、实验内容1、基本RS触发器：按1搭接电路，Rd’、Sd’分别接逻辑开关K1、K2，用L1显示1Q，用L2显示1Q’，按照表1验证基本RS触发器功能。

2、维阻D触发器：SN74LS74是TTL型集成双D维阻触发器，管脚图如图：（1）连接电路，L1显示Q，L2显示Q’（2）验证Rd’和Sd’低电平异步预置功能：当Rd’=0，Sd’=1时，L1灯灭，L2灯亮；当Rd’=1，Sd’=0时，L1灯亮，L2灯灭。

（D和Cp任意）（3）验证上升沿触发特性和逻辑功能表3、主从JK触发器：SN7476是TTL型集成双JK主从触发器，管脚图如图：（1）连接电路，L1显示Q，L2显示Q’（2）验证Rd’和Sd’低电平异步预置功能（3）验证下降沿触发特性和逻辑功能表（2）验证Cp=1期间，当JK变化时主触发器的“一次翻转”问题。

厦门理工学院数字电路实验报告九

3、通过该实验我更清晰地了Байду номын сангаас了4位二进制递增计数器的工作原理以及使用，并自行设计了一个可进行十进制计数的计数器，使我的逻辑电路设计能力有了进一步的提升；
4、在进行实验以及解决问题的过程中，我学会了利用简单验证实验来检验自己的判断并确定元器件未知的部分。这在以后需要用到一个完全陌生的元器件时较大帮助。
(4)搭建软件所需环境；
(5)打开EWB(V5.12)软件并选取实验所需元器件或符号；
(6)分析电路的逻辑功能。
四、实验结果与数据处理
1、利用74LVC161计数器设计一个十进制计数器
(1)电路连接图及波形图
(2)电路逻辑功能分析
当第一位与第四位，及QA与QD均输出高电平时，此时的二进制示数为10。利用与非门判断二者均为高电平并将结果传给CLR’使CLR’置1，输出显示重置为0，计数器重新开始计数。此时可将与非门的输出结果取非视为进位标志。由此可得该电路为一个十进制计数器。
《数字电路》实验报告
实验序号：9实验项目名称：异步时序电路
学号
1810716643
姓名
郑润泽
专业、班
18计科1班
实验地点
精工1-418
指导教师
周明
实验时间
2019.12.05
一、实验目的及要求
1、利用74LVC161计数器设计十进制计数器及分析异步时序电路；
2、掌握模拟实验方法及结果分析的能力；
(3)搭建软件所需环境；
(4)打开EWB(V5.12)软件并选取实验所需元器件或符号；
(5)连接电路，适当改变部分元器件的参数；
(6)验证十进制计数器的功能并列出转换表；
2、利用反馈清零法设计10进制的计数器

数字电子技术实验报告

数字电子技术实验报告实验报告课程名称数字电子技术实验项目门电路逻辑功能及测试、译码器及其应用、时序电路测试及研究、集成计数器及其应用项目一门电路逻辑功能及测试一、实验目的1、熟悉门电路的逻辑功能。

2、熟悉数字电路实验装置的结构、基本功能和使用方法。

二、实验原理用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。

常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。

基本逻辑门可以分为分立器件电路和集成电路（Integrated Circuit,简称IC）两类。

用二极管、三极管和电阻等分立元器件组成的基本逻辑门电路即是分立器件电路。

随着集成电路制造工艺的日益完善，集成电路得到广泛应用。

集成基本逻辑门电路是最简单、最基本的数字集成元件，是构成各种复杂数字电路的基本逻辑单元，任何复杂的组合电路和时序电路都可用基本逻辑门通过适当的组合连接而成。

掌握各种基本逻辑门电路的逻辑功能、工作原理和电气特性，对于正确使用数字集成电路是十分必要的，是数字技术工作者所必备的基本功之一。

门电路的逻辑函数式分别为：与门Y =A·B或门Y =A＋B非门Y =与非门Y =与非门Y =或非门Y =异或门Y =A⊕B与或非门Y =与门的逻辑功能为“有0 则0 ，全1 则1”；或门的逻辑功能为“有1则1 ，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1 ，全1 则0”；或非门的逻辑功能为“有1 则0 ，全0 则1”；异或门的逻辑功能为“不同则1 ，相同则0”。

三、实验内容及步骤实验前先检查实验箱电源是否正常。

然后选择实验用的集成电路连好线，特别注意Vcc 及地线不能接错。

线接好后经检查无误方可通电实验。

1、集成与非门74LS20的逻辑功能测试选用74LS20一只。

74LS20为双4输入与非门, 即在一块集成块内含有二个互相独立的与非门,每个与非门有4个输入端。

数电实验实验报告

数电实验实验报告数字电路实验报告实验⼀组合逻辑电路分析⼀．试验⽤集成电路引脚图74LS00集成电路 74LS20集成电路四2输⼊与⾮门双4输⼊与⾮门⼆．实验内容 1.实验⼀⾃拟表格并记录:2.实验⼆密码锁的开锁条件是：拨对密码，钥匙插⼊锁眼将电源接通，当两个条件同时满⾜时，开锁信号为“1”，将锁打开。

否则，报警信号为“1”，则接通警铃。

试分析密码锁的密码ABCD 是什么？X12.5 VA BCD⽰灯：灯亮表⽰“1”，灯灭表⽰“0”ABCD 按逻辑开关，“1”表⽰⾼电平，“0”表⽰低电平ABCD 接逻辑电平开关。

最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0111111111三.实验体会：1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的⽬的。

2.这次试验⽐较简单，熟悉了⼀些简单的组合逻辑电路和芯⽚，和使⽤仿真软件来设计和构造逻辑电路来求解。

实验⼆组合逻辑实验（⼀）半加器和全加器⼀．实验⽬的1. 熟悉⽤门电路设计组合电路的原理和⽅法步骤⼆．预习内容1. 复习⽤门电路设计组合逻辑电路的原理和⽅法步骤。

2. 复习⼆进制数的运算。

3. ⽤“与⾮门”设计半加器的逻辑图。

4. 完成⽤“异或门”、“与或⾮”门、“与⾮”门设计全加器的逻辑图。

5. 完成⽤“异或”门设计的3变量判奇电路的原理图。

三．元件参考U1A74LS00DU1B74LS00DU1C 74LS00DU1D 74LS00DU2A74LS00D U2B74LS00D U2C74LS00DU3A74LS20DX12.5 VX22.5 VVCC5VAＢＣD依次为74LS283、74LS00、74LS51、74LS136其中74LS51：Y=（AB+CD ）’，74LS136：Y=A ⊕B （OC 门）四．实验内容1. ⽤与⾮门组成半加器，⽤或⾮门、与或⾮门、与⾮门组成全加器（电路⾃拟）半加器全加器2. ⽤异或门设计3变量判奇电路，要求变量中1的个数为奇数是，输出为1，否则为0.NOR2SC3.“74LS283”全加器逻辑功能测试测试结果填⼊下表中：五．实验体会：1.通过这次实验，掌握了熟悉半加器与全加器的逻辑功能2.这次实验的逻辑电路图⽐较复杂，涉及了异或门、与或⾮门、与⾮门三种逻辑门，在接线时应注意不要接错。

厦门大学电子技术实验报告

实验二电路元器件的认识与测量一、实验目的1.认识电路元、器件的性能和规格，学会正确选用元、器件;2.掌握电路元、器件的测量方法，了解它们的特性和参数;3.了解晶体管特性图示仪基本原理和使用方法。

二、实验原理(一)电阻1.电阻器、电位器的型号命名方法:2.电阻器的分类:(1)通用电阻器:功率:0. 1~1 W，阻值1Ω~510MΩ，工作电压<1 kV。

(2)精密电阻器:阻值:1 Ω~ 1 MΩ，精度2%~0.1%，最高达0. 005%。

(3)高阻电阻器:阻值:107~1013(4)高压电阻器:工作电压为10~100 kΩ(5)高频电阻器:工作频率高达10 MHz。

3.电阻器、电位器的主要特性指标:(1)标称阻值;(2)容许误差;(3)额定功率.4.电阻器的规格标注方法:对于额定功率小于0.5 W电阻器，目前均采用色标法，色标所代表的意义如表5。

表5色标所代表的数字5.电阻器的性能测量:在保证测试的精度条件下，可用多种仪器进行测址·也可采用电流表、电压表或比较法。

6使用常识:电阻器在使用前应采用测量仪器检查其阻值是否与标称值相符。

(二)电位器:1.电位器的类型:(1)非接触式电位器；(2)接触式电位器。

2.电位器的性能测量:根据电位器的标称阻值大小适当选择万用表测量电位器两固定端的电阻值是否与标称值相符。

3.使用常识:(1)电位器的选用:电位器的规格种类很多，选用时，不仅要根据电路的要求选择适合的.值和额定功率，还要考虑安装调节方便及成本，电性能应根据不同的要求参照电位器类型和用途选择。

（2）安装、使用电位器:电位器安装应牢靠，避免松动和电路中的其他元器件短路，焊接时间不能太长，防止引出端周围的外壳受热变形;电位器三个引出端连线时应注意电位器旋转方向是否符合要求。

(三)电容器2.电容器的分类：（1）按介质分类：气体介质、无机固体介质、有机固体介质、电解介质。

（2）按结构分类：固体、可变及微调电容器三类。

数字电子技术第9章数字电路课程设计与综合实训

9.2.3
1. 电路扩展训练（1 试将图9.2.2所示设计电路中，由两个三3输入与非门 74LS10N电路构成的编码电路，改用一个3线—8线译码器
74LS138和一个三3输入与非门74LS10N构成。
依3线—8线译码器74LS138输出逻辑函数表达式、七段
数码显示器译码/驱动电路 CD4511的逻辑功能表和表9.2.1。
第9章数字电路课程设计与综合实训
图9.2.2 三路竟赛抢答器原理图
第9章数字电路课程设计与综合实训
3）
当主持人按下清零按钮后，四D触发器U1的CLR=0，
U1被清零， Q1＝Q2＝Q3＝0、 Q1=Q2=Q3=1，显示器U9显示
0字符，所D触发器
振荡电路及分频后形成各种时钟脉冲的电路。设计时钟电
路时，应根据系统的要求首先确定主时钟的频率，并注意
与其他控制信号结合产生系统所需的各种时钟信号。
第9章数字电路课程设计与综合实训脉冲产生电路应按系统设计的要求提供合适的脉冲信号。电源电路应为整个系统的正常工作提供所需的直流电平。在数字电路系统中， TTL电路对电源电压要求比较严格，电压值必须在一定范围内。 CMOS电路对电源电压的要求相对比较宽松，设计电源时，必须注意电源的负载能
C=D=0 则有三路竞赛抢答器原理图（2），如图9.2.4所示。
过程中产生的状态信息反馈到控制电路。控制电路和信号
处理电路是整个数字系统的核心。设计控制电路和信号处
理电路是整个数字系统设计最重要的内容，应该特别注意
不同信号之间的逻辑性与时序性。
第9章数字电路课程设计与综合实训在数字系统中，各种逻辑时钟电路、脉冲产生电路、电源电路是数字系统正常工作的保证，整个数字系统都在它们的控制之下按一定的规律工作。时钟电路包括主时钟

厦门大学模电实验基础题目（期末学生版）

厦门大学模电实验基础题目（期末学生版）（１）：在直流稳压电源的使用过程中，设置ＣＨ１通道电压输出为８Ｖ，但是从ＣＨ１输出端无法测到８Ｖ电压，在测量仪器设置错无误的前提下，可能的出错原因是什么？答：可能性最大的原因是：输出使能按键“ＯｕｔＰｕｔ＂没有按下。

（2）某同学在按如下步骤设置并获得1KHZ ，峰-峰值为5V 的正弦信号，请判断该同学的设置过程是否有误，如有，请指出之。

(a) 按下正弦信号按键，选择正弦波形；(b) 设置频率为1000kHZ ；(c) 设置幅度为5Vrms ；(d) 输出信号；答：以上设置过程中，存在如下问题：(1),波形选择前应该先选定输出通道是CH1还是CH2，并确认当前的设置参数观察界面对应选定的通道；（2）频率选择为1KHz ，或者1000HZ （通常不这样设置），而非1000KHZ,幅度为5Vp-p ，而非5Vrms ；(3)，设置完波形、频率、幅度后，应该检查是否有其余未用到的参数设置键，是否有非当前不需要的设置值残留，比如说偏移量等；(4) 输出信号前应该按下对应的通道使能键，使设置好的信号能够从正确的端口输出；(5)输出信号时，没有确认输出端口是否为其选择的通道对应的端口；(3) 某同学设置一输出信号为正弦信号，但示波器上观察发现输出波形是三角波，请问可能的原因是什么？答：可能的原因是，设置信号的通道和输出通道不一致，设置CH1、或CH2通道的输出信号为正弦波形，但是输出的是另一个残留三角波设置的通道。

（4）某同学设置信号发生器输出正弦信号的峰峰值为4v ，但从四位半测得值为1.4V 左右，请问该值正确么，为什么？如果不正确，请说明可能的原因。

答：正确，信号发生器输出信号的幅度以峰峰值计量，四位半测量得到的是有效值，他们之间存在如下关系：-=V V 有效值峰峰值（5）对于一个峰峰值为4V ，直流偏移为+1V ，频率为2KHz 的正弦信号，请分析用四位半DC 档、AC 档、AC+TrueRMS 档分别测量的测量值会是多少？答：DC 档测量的直流偏移值为+1.0V ，AC 档测量交流有效值为1.4V 左右，AC+TrueRMS 档真测量真有效值（交流平均值）为1.7V 左右。

数电实验——精选推荐

实验一门电路一、实验目的1. 熟练掌握用示波器观察波形和测量时间参数的方法。

2. 熟练掌握数字电子技术学习机的使用方法。

3.正确理解TTL与非门（74系列）的逻辑功能、外部特性及主要的技术指标，掌握验证与非门逻辑功能及测量外部特性的方法。

二、实验设备示波器，信号发生器，万用表，学习机。

三、设计要求74LS10与非门电压要求，管脚排列参见附录电源电压Vcc：5V±0.5V高电平输入电压：VIH>2V低电平输入电压：VIL<0.8V1. 测试与非门的逻辑功能2. 与非门外特性的测试(1)电压传输特性的测试电压传输特性是指输出电压Vo随输入电压Vi变化的规律。

Vo=f(Vi)设计测试电路图，自制数据表格。

改变Rw的值，测量Vo与Vi，填入自制表中。

画出特性曲线，并找出输出的高低电平（VOH 和VOL）。

(2)输入特性的测试Ii=f(Vi)设计测试电路图，自制数据表格。

改变Rw，测Ii和Vi。

画出特性曲线，并找出输入短路电流ILS 和输入高电平电流IIH。

(3)输入负载特性的测试Vi=f(Rw)方法同上。

(4)高电平输出特性的测试V OH =f(Io)|Vi=低电平方法同上。

当IOH =400uA时，测出VOH的值。

高电平输出特性测试到此点为止。

(5)低电平输出特性的测试V OL =f(Io) |Vi=高电平方法同上。

当VOL =0.2V时，测Io的值，记为IOL，IOL就是允许灌入与非门的最大电流。

3. 与非门动态参数平均传输延迟时间tpd与非门可以作为非门使用。

由于输入与输出之间存在传输延迟，所以将3个门（或奇数门）首尾相接就构成一个环形振荡器。

如图1-1所示。

由分析可知，这个电路的振荡周期和非门的平均延迟时间的关系为tpd≈T/6。

用示波器测出其振荡频率，（若比频率太高，可适当增加非门的个数，可以降低频率），即可求得门电路的tpd值。

图1-1环形振荡器四、设计和实验方法1. 用示波器测量平均传输延迟时间tpd时，结合示波器时间量程扩大5倍的旋钮进行测量周期。

数字逻辑电路实验报告

一、实验目的1. 熟悉数字逻辑电路的基本原理和基本分析方法。

2. 掌握常用逻辑门电路的原理、功能及实现方法。

3. 学会使用数字逻辑电路实验箱进行实验操作，提高动手能力。

二、实验原理数字逻辑电路是现代电子技术的基础，它由逻辑门电路、触发器、计数器等基本单元组成。

本实验主要涉及以下内容：1. 逻辑门电路：与门、或门、非门、异或门等。

2. 组合逻辑电路：半加器、全加器、译码器、编码器等。

3. 时序逻辑电路：触发器、计数器、寄存器等。

三、实验仪器与设备1. 数字逻辑电路实验箱2. 示波器3. 信号发生器4. 万用表5. 逻辑笔四、实验内容及步骤1. 逻辑门电路实验（1）与门、或门、非门、异或门原理实验步骤：1）按实验箱上的逻辑门电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证逻辑门电路的原理。

（2）组合逻辑电路实验步骤：1）按实验箱上的组合逻辑电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证组合逻辑电路的原理。

2. 时序逻辑电路实验（1）触发器实验步骤：1）按实验箱上的触发器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证触发器的原理。

（2）计数器实验步骤：1）按实验箱上的计数器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证计数器的原理。

五、实验结果与分析1. 逻辑门电路实验实验结果：通过实验，我们验证了与门、或门、非门、异或门的原理，观察到了输入信号与输出信号之间的逻辑关系。

2. 组合逻辑电路实验实验结果：通过实验，我们验证了半加器、全加器、译码器、编码器的原理，观察到了输入信号与输出信号之间的逻辑关系。

3. 时序逻辑电路实验实验结果：通过实验，我们验证了触发器、计数器的原理，观察到了输入信号与输出信号之间的时序关系。

中山大学数字电路实验九

学院: 数据科学与计算机学院专业：软件工程姓名: ******学号：*********日期： 2018年6月5日实验内容：计数器的设计预习报告4、异步触发器：存在触发器逐级延迟问题。

同步计数器：各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现较复杂。

二、预习报告内容1使用JK触发器设计一个16进制异步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。

1）真值表：2）选用JK触发器，控制函数：J0=K0=1J1=K1=1J2=K2=1J3=K3=1CLK由前一个触发器的输出连接（B0连接外部CLK）3）proteus仿真从左到右依次为Q0Q1Q2Q34）波形图A0为外部CLK，A1-A4分别为Q0Q1Q2Q3，成功实现。

内容2使用JK触发器设计一个16进制同步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。

1）真值表同内容1.2）控制函数：J0=K0=1J1=K1=Q0J2=K2=Q0Q1J3=K3=Q0Q1Q2所有触发器CLK为同一个3）Proteus仿真4）波形图A0为CLK，A1-A4分别为Q0Q1Q2Q3内容3使用JK触发器和门电路设计实现一个二进制四位计数器模仿74LS194功能（详见实验七表二）。

要求在实验箱上设计实现左移或右移功能；在proteus软件上实现置零，保持，左移，右移，并行送数功能。

1）功能表2）逻辑表达式保持：Q N+1 = Q N右移：Q3N+1 = Q0 , Q2N+1 = Q3 , Q1N+1 = Q2 , Q0N+1 = Q2左移：Q3N+1 = Q2 , Q2N+1 = Q1 , Q1N+1 = Q0 , Q0N+1 = Q3并行送数：Q3N+1 = A , Q2N+1 = B , Q3N+1 = C , Q3N+1 = D注意：由于用到了数据选择器，右边的Q n为数据选择器的输出而不是JK触发器的输出3）Proteus仿真由于布局的原因，开关为00为并行送数，01为保持，10为左移，11为右移A）并行送数控制函数为：J n = D n , K n = （D = A、B、C、D）Proteus电路图：A、B、C、D为并行送数的数据B）保持控制函数为：J n = Q n , K n =Proteus电路图：C) 左移J3 = Q2 , K3 =J2 = Q1 , K2 =J1 = Q0, K1=J0 = Q3 , K0 =Proteus电路图：D) 右移J3 = Q2 , K3 =J2 = Q1 , K2 =J1 = Q0, K1 =J0 = Q3 , K0 =Proteus电路图：E)总图：其中两个74LS153决定了使用哪个功能的四个JK触发器A接S0, B接S1。

厦门大学电子技术实验九集成运算放大器组成地RC文氏电桥振荡器

合用标准文案实验报告实验名称：实验九集成运算放大器构成的RC文氏电桥振荡器系别：班号：实验组别：实验者姓名：学号：实验日期：实验报告完成日期：指导教师建议：目录二、实验原理 (3)三、实验仪器 (5)四、实验内容及数据 (5)1、电路解析及参数计算 (5)2、振荡器参数测试 (7)3、振幅平衡条件的考据 (8)4、观察自动稳幅电路作用 (9)五、误差解析 (10)六、实验总结 (11)一、实验目的1.掌握生自激振的振幅平衡条件和相位平衡条件；2.认识文氏振器的工作原理及起振的条件和幅原理。

二、实验原理1.生自激振的条件：当放大器引入正反，路可能生自激振，因此，一般振器都由放大器和正反网成。

其框如 1 所示。

振器生自激振必足两个基本条件：（1）振幅平衡条件：反信号的振幅等于入信号的振幅，即VF = Vi或|AF| = 1（2）相位平衡条件：反信号与入信号同相位，其相位差：A F2n（n = 0、1、2⋯⋯）2.RC串-并网的特点：RC 串-并网如 2(a)所示，其系数：R2F（）VF( )1jwR 2c21+ =1R2R1 c21 VOR1j ( wc2R1(1R2))jwc1 jwR2c2c1wc1R2当 R1= R2= R ， C1= C2= C 时，则上式为：F ( )13 j (wRc 1)wRc若令上式虚部为零 ,即获得谐振频率1 fo 为： f o =2 RC当 f = fo 时，传输系数最大，相移为0，即： F max =1/3 ， F 0传输系数 F 的幅频特点相频特点如图 2(b)(c)所示。

因此可知， RC 串—并联网络拥有选频特点。

对频率 f o 而言，为了满足政府平衡条件| AF | = 1 ，要求放大器 | A | = 3 。

为满足相位平衡条件： AF2n ，要求放大器为同相放大。

3. 自动稳幅：由运算放大器构成的 RC 文氏电桥振荡器原理图如图 3 所示，负反响系数为：F (-)=V F ( )R 1 VoR 1 R F在深度负反响情况下：1R RRA F1FFR1F( )R11因此，改变 R 也许 R1 就可以改变放大器的电压增益。

数电项目实验报告(3篇)

第1篇一、实验目的1. 理解数字电路的基本概念和组成原理。

2. 掌握常用数字电路的分析方法。

3. 培养动手能力和实验技能。

4. 提高对数字电路应用的认识。

二、实验器材1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 短路线5. 电阻、电容等元器件6. 连接线三、实验原理数字电路是利用数字信号进行信息处理的电路，主要包括逻辑门、触发器、计数器、寄存器等基本单元。

本实验通过搭建简单的数字电路，验证其功能，并学习数字电路的分析方法。

四、实验内容及步骤1. 逻辑门实验（1）搭建与门、或门、非门等基本逻辑门电路。

（2）使用数字信号发生器产生不同逻辑电平的信号，通过示波器观察输出波形。

（3）分析输出波形，验证逻辑门电路的正确性。

2. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发器电路。

（2）使用数字信号发生器产生时钟信号，通过示波器观察触发器的输出波形。

（3）分析输出波形，验证触发器电路的正确性。

3. 计数器实验（1）搭建异步计数器、同步计数器等基本计数器电路。

（2）使用数字信号发生器产生时钟信号，通过示波器观察计数器的输出波形。

（3）分析输出波形，验证计数器电路的正确性。

4. 寄存器实验（1）搭建移位寄存器、同步寄存器等基本寄存器电路。

（2）使用数字信号发生器产生时钟信号和输入信号，通过示波器观察寄存器的输出波形。

（3）分析输出波形，验证寄存器电路的正确性。

五、实验结果与分析1. 逻辑门实验通过实验，验证了与门、或门、非门等基本逻辑门电路的正确性。

实验结果表明，当输入信号满足逻辑关系时，输出信号符合预期。

2. 触发器实验通过实验，验证了D触发器、JK触发器、T触发器等基本触发器电路的正确性。

实验结果表明，触发器电路能够根据输入信号和时钟信号产生稳定的输出波形。

3. 计数器实验通过实验，验证了异步计数器、同步计数器等基本计数器电路的正确性。

实验结果表明，计数器电路能够根据输入时钟信号进行计数，并输出相应的输出波形。

数字电子技术实验报告(学生版)

数字电子技术实验报告开课实验室指导教师班级学号姓名日期实验项目实验一 TTL 逻辑门电路和组合逻辑电路一、实验目的1．掌握TTL “与非”门的逻辑功能.2．学会用“与非”门构成其他常用门电路的方法。

3．掌握组合逻辑电路的分析方法与测试方法。

4．学习组合逻辑电路的设计方法并用实验来验证.二、预习内容1．用74LS00验证“与非”门的逻辑功能Y 1=AB 2．用“与非"门(74LS00）构成其他常用门电路Y 2=A Y 3=A+B=B A Y 4=AB B AB A实验前画出Y 1——Y 4的逻辑电路图,并根据集成片的引脚排列分配好各引脚。

3.画出用“异或”门和“与非”门组成的全加器电路。

(参照实验指导书P 。

75 图3—2-2）并根据集成片的引脚排列分配好各引脚。

4．设计一个电动机报警信号电路.要求用“与非”门来构成逻辑电路。

设有三台电动机，A 、B 、C 。

今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。

实验前设计好电动机报警信号电路。

设开机为“1”,停机为“0”；报警为“1”，不报警为“0”。

(写出化简后的逻辑式，画出逻辑图及引脚分配)三、实验步骤1．逻辑门的各输入端接逻辑开关输出插口,门的输出端接由发光二极管组成的显示插口。

逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1表1-12．用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。

将测试结果填入表 1—2.判断测试是否正确。

图中A i 、B i 为加数，C i —1为来自低位的进位；S i 为本位和,C i 为向高位的进位信号.表1—23.根据设计好的电动机报警信号电路用74LS00集成片按图接线，并经实验验证.将测试结果填入表1—3。

表1-3四、简答题1．Y4具有何种逻辑功能？2．在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平? 3．在全加器电路中,当A i=0,S i＊=1，C i=1时C i—1=？数字电子技术实验报告开课实验室指导教师班级学号姓名日期实验项目实验二组合逻辑电路的设计一、实验目的1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。

数电综合实验报告(3篇)

第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。

2. 掌握数字电路仿真工具的使用，提高设计能力和问题解决能力。

3. 通过综合实验，培养团队合作精神和实践操作能力。

二、实验内容本次实验主要分为以下几个部分：1. 组合逻辑电路设计：设计一个4位二进制加法器，并使用仿真软件进行验证。

2. 时序逻辑电路设计：设计一个4位计数器，并使用仿真软件进行验证。

3. 数字电路综合应用：设计一个数字时钟，包括秒、分、时显示，并使用仿真软件进行验证。

三、实验步骤1. 组合逻辑电路设计：（1）根据题目要求，设计一个4位二进制加法器。

（2）使用Verilog HDL语言编写代码，实现4位二进制加法器。

（3）使用ModelSim软件对加法器进行仿真，验证其功能。

2. 时序逻辑电路设计：（1）根据题目要求，设计一个4位计数器。

（2）使用Verilog HDL语言编写代码，实现4位计数器。

（3）使用ModelSim软件对计数器进行仿真，验证其功能。

3. 数字电路综合应用：（1）根据题目要求，设计一个数字时钟，包括秒、分、时显示。

（2）使用Verilog HDL语言编写代码，实现数字时钟功能。

（3）使用ModelSim软件对数字时钟进行仿真，验证其功能。

四、实验结果与分析1. 组合逻辑电路设计：通过仿真验证，所设计的4位二进制加法器能够正确实现4位二进制加法运算。

2. 时序逻辑电路设计：通过仿真验证，所设计的4位计数器能够正确实现4位计数功能。

3. 数字电路综合应用：通过仿真验证，所设计的数字时钟能够正确实现秒、分、时显示功能。

五、实验心得1. 通过本次实验，加深了对数字电路基本原理和电路分析方法的理解。

2. 掌握了数字电路仿真工具的使用，提高了设计能力和问题解决能力。

3. 培养了团队合作精神和实践操作能力。

六、实验改进建议1. 在设计组合逻辑电路时，可以考虑使用更优的电路结构，以降低功耗。

2. 在设计时序逻辑电路时，可以尝试使用不同的时序电路结构，以实现更复杂的逻辑功能。

厦门大学电子技术实验

厦门大学电子技术实验电子技术实验实验报告实系验名称：实验一电压源与电压测量仪器别：班号：实验者姓名：学号：实验日期：年月日实验报告完成日期：年月日指导教师意见：1一、实验目的1. 掌握直流稳压电源的功能、技术指标和使用方法。

2. 掌握任意波函数信号发生器的功能、技术指标和使用方法。

3. 掌握四位半数字万用表功能、技术指标和使用方法。

4. 学会正确使用电压表测量直流、交流电压。

二、实验原理〔一〕GPD-33903型直流稳压电源1. 直流稳压电源的主要特点〔1〕具有三路完全独立的浮地输出〔CH1、CH2、FIXED〕。

固定电源可选择输出电压值2.5V、3.3V和5V，适合常用芯片所需固定电源。

〔2〕两路〔主路CH1键、从路CH2键〕可调式直流稳压电源，两路均可工作在稳压稳流工作方式，稳压值为0~32V连续可调，稳流值为0~3.2A连续可调。

〔3〕两路可调式直流稳压电源可设置为组合〔跟踪〕工作方式。

①串联组合方式〔面板SER/INDEP键〕：通过调节主路CH1电压、电流，从路CH2电压、电流自动跟随主路CH1变化，输出电压最大可达两路电压的额定值之和〔连线端接CH1+和CH2—〕。

②并联组合方式〔面板PARA/INDEP键〕：通过调节主路CH1电压，从路CH2电压自动跟随主路CH1变化，两路电流可单独调节，输出电流可达两路电流的设定值之和。

〔4〕四组常用电压存储功能〔面板MEMORYI-4键〕：将CH1、 CH2常用的电压、电流或串联、并联组合的电压、电流通过调节至所需设定值后，通过长按数字键〔1-4〕，那么可将该组电压、电流值存储下来，当需要调用时，只需按对应的数字键即可得至原来所设定的存储电压、电流值。

〔5〕锁定功能：为防止电源使用过程中，误调整电压或电流值，该仪器还设置锁定功能〔面板LOCK键〕，当按下按键时，电压、电流调节旋钮不起作用，假设要解除该功能，那么艮按该键即可。

〔6〕输出保护功能：当调节完成电压、电流后，需通过按面板OUTPUT键才能将所调电压、电流从输出孔输出。

2021年电工实验报告答案厦门大学

试验四线性电路叠加性和齐次性验证表4—１试验数据一(开关S3 投向R3侧)测量项目试验内容U S1(V)U S2(V)I1(mA)I2(mA)I3(mA)U AB(V)U CD(V)U AD(V)U DE(V)U FA(V)U S1单独作用12 0 8.65 -2.39 6.25 2.39 0.789 3.18 4.39 4.41 U S2单独作用0 -6 1.19 -3.59 -2.39 3.59 1.186 -1.221 0.068 0.611 U S1, U S2共同作用12 -6 9.85 -5.99 3.85 5.98 1.976 1.965 5.00 5.02 2U S2单独作用0 -12 2.39 -7.18 -4.79 7.18 2.36 -2.44 1.217 1.222表4—２试验数据二(S3投向二极管VD侧)测量项目试验内容U S1(V)U S2(V)I1(mA)I2(mA)I3(mA)U AB(V)U CD(V)U AD(V)U DE(V)U FA(V)U S1单独作用12 0 8.68 -2.50 6.18 2.50 0.639 3.14 4.41 4.43 U S2单独作用0 -6 1.313 -3.90 -2.65 3.98 0.662 -1.354 0.675 0.677 U S1, U S2共同作用12 -6 10.17 -6.95 3.21 6.95 0.688 1.640 5.16 5.18 2U S2单独作用0 -12 2.81 -8.43 -5.62 8.43 0.697 -2.87 1.429 1.4351．叠加原理中U S1, U S2分别单独作用, 在试验中应怎样操作？可否将要去掉电源（U S1或U S2）直接短接？答: U S1电源单独作用时, 将开关S1投向U S1侧, 开关S2投向短路侧;U S2电源单独作用时, 将开关S1投向短路侧, 开关S2投向U S2侧。