火灾报警器课程设计报告书
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
工业大学信息工程学院课程学习报告
课程名称:模拟电子技术基础_________ 班级:_____________________________ 姓名:_____________________________ 同组人:____________________________ 成绩:_____________________________ 指导教师:__________________________
基于DHT11的火灾信号放大及报警电路设计与实验
目录
一、专题设计任务书................................ . (2)
二、学习用仪器设备、器材或软件环境 (3)
三、主要学习容 (3)
3.1设计目的 (3)
3.2设计思路 (3)
3.3设计流程图 (4)
3.4火灾报警电路原理及电路分部分析 (4)
3.5 电路整体分析 (8)
四、..................... 学习体会及遇到的主要问题11
3.1、遇到的问题 (11)
11
3.2、心得体会 ..........................
五、主要参考文献 (12)
11
、工业大学信息工程学院开放性专题设计任务书( 1)
课程名称:模拟电子技术专业班级: 指导教师(签名):_________________ 学生(学号):____________________
二、学习用仪器设备、器材或软件环境
1. 计算机
2. Multisim 软件
3. Windows7环境
三、主要学习容
3.1设计目的
随着当代社会家庭用电量的增加,家庭火灾发生的几率越来越高,家庭一旦失火,很容易出现扑救不及时,造成很大的人身以及财产的损失。所以设计火灾报警器就成为了我们日常生活中很重要的器件。
3.2设计思路
DHT11介绍
用户MC发送一次开始信号后QHT11从低功耗模式转换到高速模式,等待主机开始信号结束后QHT11发送响应信号,送出40bit的数据,并触发一次信号采集, 用户可选择读取部分数据。从此模式下QHT11接收到开始信号触发一次温湿度采集,如果没有接收到主机发送开始信号QHT11不会主动进行温湿度采集.采集数据后转换到低速模式。
总线空闲状态为高电平,主机把总线拉低等待DHT11响应,主机把总线拉低必须大于18毫秒,保证DHT11能检测到起始信号。DHT11接收到主机的开始信号后, 等待主机开始信号结束,然后发送80us低电平响应信号.主机发送开始信号结束后延时等待20-40us后,读取DHT11的响应信号,主机发送开始信号后,可以切换到输入模式,或者输出高电平均可,总线由上拉电阻拉高。
总线为低电平,说明DHT11发送响应信号QHT11发送响应信号后,再把总线拉高80us,准备发送数据,每一bit数据都以50us低电平时隙开始,高电平的长短定
了数据位是0还是1.格式见下面图示•如果读取响应信号为高电平,则DHT11没有响应,请检查线路是否连接正常•当最后一bit数据传送完毕后,DHT11拉低总线50us,随后总线由上拉电阻拉高进入空闲状态。
设计思路
上图即为DHT11的输出信号,将信号延时28us—80us,然后以此为Clk信号控制移位寄存器控制移位存储器数据,以此将dht11以高电平持续时间长短的输出
数据表示成以高低电平表示,以方便后期数据的处理;将传感器的信号移位至移位寄存器,然后与已预订初值(火灾温度表征,例如60C)的数值比较器作比较,若大于等于初值,作出预报。
3.3设计流程图
连接蜂鸣器及发光二极管
3.4火灾报警电路原理及电路分部分析
(1)555延时器电路原理图
555延时器电路分部分析
功能:555延时器将波形整体向后延时40us。
当F=12.5khz 时,tw=38% 即“0” 时
PF
2
U
上
屮Q4D
LM555CU
当 F=7.7khz 时,tw=62% 即 “1” 时
上升沿为有效控制沿,上升沿时刻,输入脉冲都处于低电平,符合设计原理。
QscillQKOpe-
XSCl
rrr
Tme Chiannd_A Channd_B
O.OtMs0.000 V-10.0OTV
0.000 s0.W0 V-10.,000 V
0.000 s0.000 屮0.000 V
丁1
rz ss
r2-Ti
Reverse
■nmebase Chamei A匚Fiannel 0
Srafe:hOO us/Div F Scale: 5 何Scale:弓屮伽
X (MS.CDlV)! a YpO£r(l>v)! 0Y poe.fDft;)! 0
而丁切孑丽i丽i两帀冏® [AciroiEn
Save
Ext* trigger
Trigger
Edge; 囚■ L吏曲o- V
Type | Sing. | M OG | [hone
上升沿为有效控制沿,上升沿时刻,
2、移位寄存器电路原理图
输入脉冲都处于高电平,符合设计原理
XFG2
岛* 5JU
一
XFG1 5V 三. XSC2 74ILS1MD "1 XSC1 ML 計 94D XFG1控制脉冲F=2khz XFG2输入脉冲F=1khz XSC1寄存器U4脉冲监视XSC2 寄存器U5脉冲监视 移位寄存器电路部分分析 XSC1