全定制集成电路设计流程PPT课件
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
保持时间
功能定义：真值表、状态图，… 模拟指标：频率响应、电源抑制比、共模抑制比、稳
定时间、增益、增益误差，…
其他：
ESD，I/O电容、测量条件、引脚对应、封装形式，…
12
电路设计时应当考虑 工艺参数：每一层的厚度… 工艺流程： 电气参数：阈值电压、最大耐压、方块电阻、 方块电容、温度系数… 设计规则： 晶体管模型参数
7
后仿真
实际的互连线有阻抗特性，对原有电路的功能／ 性能有影响， 完整的设计必须考虑互连线对电路的影响； 准确的互连线模型才能得到准确的仿真结果； 完整的互连线模型是分布参数模型，在仿真时必 须考虑分布参数元件的缩减 后仿真包括RC分布参数提取和仿真
8
信号完整性分析
集成电路中线间距很小、一个信号线上的信号变 化可能影响其他信号的波形； 集成电路所有元件加工在同一个衬底上，干扰信 号可能通过衬底影响其它元件； 集成电路上的电源和地用金属线连接到所有元件 上，金属线上的分布电感可以把电流的变化转换 成电压的变化而影响电路的工作；
20
设计规则检查（DRC） 对版图进行几何规则检查，使得设计的电路可 以被制造出来。 电气规则检查（ERC） 检查电源地的短路，开路，浮空的器件、浮空 的网络… 一致性校验（LVS） 检查版图和电路图的一致性 RC分布参数提取
21
22
数模混合集成电路 设计流程
23
测试向量
技术规范
系统级建模
总体设计 数字／模拟
4
仿真
根据给定的元件模型验证所设计电路的功能和指标 提供电路参数修改的依据 根据模拟结果得到版图设计的依据：电源线宽… 根据工艺参数误差确定电路的工作范围和限制 验证环境变化对电路特性的影响
5
版图设计
将电路转换成集成电路加工所需要的几何图形描述
6
版图验证
每个工艺都有其设备和控制上的极限，如：光解析度、化 学药品浓度、温度、时间…；版图设计必须能够适应工艺 流程合理的差异，在版图设计过程中要符合代工厂的要求 设计规则。 电路设计和版图设计是设计过程中不同的阶段，必须确认 电路与版图之间的映射关系。
13
2020/1/3
14Βιβλιοθήκη Baidu
设计容限
制造误差：
Fast
Typical
Slow
温度变化：
0 ℃ -25 ℃ -70 ℃（商业）
-55 ℃ -25 ℃ -125℃（军品）
电源变化：
VDDX(1+/-10%)
Desing Conner
VDD ,T , fast PMOS, fast NMOS
VDD ,T , slow PMOS, slow NMOS
Typical
15
16
*Two stage OP design .lib "umc05.lib" TYP .options post nomod .TEMP 27 * Netlist information M1 3 1 5 0 nmos L=2u W=8u AS=18p AD=18p + PS=18u PD=18u M2 4 2 5 0 nmos L=2u W=8u AS=18p AD=18p + PS=18u PD=18u M3 3 3 vdd vdd pmos L=10u W=10u AS=12p AD=12p PS=16u PD=16u
划分 RTL描述仿
真
A
模拟单元技 术规范
结构选择电 路设计
B
24
约束 综合库 扫描链／BIST配置
测试向量 仿真库
物理约束 单元库
A
逻辑综合
门级混合仿 真
版图规划
布局 RC延时估计
C
定时估计
B 设计仿真
模拟单元模型 定时估计
版图设计
E
物理验证 RC分布参数
提取
后仿真
D
25
C
时钟树综合 扫描链插入
可靠性分析 可控硅效应 静电放电(ESD)
9
芯片封装
功能：提供保护、散热和系统连接 考虑： 引脚数目 管芯大小 热阻 安装方式 电气特性 DEBUG
10
电路设计
•功能 •定时约束 •可测试性设计 •电源地 •功耗
11
电路技术规范：
电气条件 极限工作条件：电源电压、输入电压范围、工作温
度范围、存储温度范围 静态参数：输入／输出电压、电流、功耗 动态工作参数：工作频率、上升／下降时间、建立
17
M4 4 3 vdd vdd pmos L=10u W=10u AS=12p AD=12p PS=16u PD=16u M5 5 vbias vss vss nmos L=2u W=7u AS=49p AD=49p PS=26u PD=26u M6 vout 4 vdd vdd pmos L=2u W=70u AS=490p AD=490p PS=150u PD=150u M7 vout vbias vss vss nmos L=2u W=130u AS=930p AD=930p + PS=260u PD=260u M8 vbias vbias vss vss nmos L=2u W=7u AS=49p AD=49p PS=26u PD=26u
布线
物理验证 （LVS， DRC,ERC）
TapeOut
网表 定时信息
D
模拟单元模 型修正
定时验证
OK？
E
26
2020/1/3
27
18
* Feedback CAP Cc vout 4 0.44pF Cl vout 0 4pF Ibias vdd vbias 8.8u * Voltage sourses vdd vdd 0 5v vss vss 0 0v
19
版图设计
布局:安排模块位置(面积/速度) 电源分布 信号耦合 天线效应 电磁兼容性 可控硅效应 静电保护 焊盘位置、封装 测试探针
全定制集成电路 设计流程
1
2
确定技术规范
系统级建模
测试向量 单元模型
测试向量 单元模型
模块技术规范 仿真
布局
单元库
后仿真 满足规范要求?
版图验证 RC参数提取
设计规则
生产
3
电路设计
根据技术规范选择合适的结构 根据结构选择元件的组合 根据交直流参数要求确定晶体管的大小和工作点 根据环境确定负载类型和大小
功能定义：真值表、状态图，… 模拟指标：频率响应、电源抑制比、共模抑制比、稳
定时间、增益、增益误差，…
其他：
ESD，I/O电容、测量条件、引脚对应、封装形式，…
12
电路设计时应当考虑 工艺参数：每一层的厚度… 工艺流程： 电气参数：阈值电压、最大耐压、方块电阻、 方块电容、温度系数… 设计规则： 晶体管模型参数
7
后仿真
实际的互连线有阻抗特性，对原有电路的功能／ 性能有影响， 完整的设计必须考虑互连线对电路的影响； 准确的互连线模型才能得到准确的仿真结果； 完整的互连线模型是分布参数模型，在仿真时必 须考虑分布参数元件的缩减 后仿真包括RC分布参数提取和仿真
8
信号完整性分析
集成电路中线间距很小、一个信号线上的信号变 化可能影响其他信号的波形； 集成电路所有元件加工在同一个衬底上，干扰信 号可能通过衬底影响其它元件； 集成电路上的电源和地用金属线连接到所有元件 上，金属线上的分布电感可以把电流的变化转换 成电压的变化而影响电路的工作；
20
设计规则检查（DRC） 对版图进行几何规则检查，使得设计的电路可 以被制造出来。 电气规则检查（ERC） 检查电源地的短路，开路，浮空的器件、浮空 的网络… 一致性校验（LVS） 检查版图和电路图的一致性 RC分布参数提取
21
22
数模混合集成电路 设计流程
23
测试向量
技术规范
系统级建模
总体设计 数字／模拟
4
仿真
根据给定的元件模型验证所设计电路的功能和指标 提供电路参数修改的依据 根据模拟结果得到版图设计的依据：电源线宽… 根据工艺参数误差确定电路的工作范围和限制 验证环境变化对电路特性的影响
5
版图设计
将电路转换成集成电路加工所需要的几何图形描述
6
版图验证
每个工艺都有其设备和控制上的极限，如：光解析度、化 学药品浓度、温度、时间…；版图设计必须能够适应工艺 流程合理的差异，在版图设计过程中要符合代工厂的要求 设计规则。 电路设计和版图设计是设计过程中不同的阶段，必须确认 电路与版图之间的映射关系。
13
2020/1/3
14Βιβλιοθήκη Baidu
设计容限
制造误差：
Fast
Typical
Slow
温度变化：
0 ℃ -25 ℃ -70 ℃（商业）
-55 ℃ -25 ℃ -125℃（军品）
电源变化：
VDDX(1+/-10%)
Desing Conner
VDD ,T , fast PMOS, fast NMOS
VDD ,T , slow PMOS, slow NMOS
Typical
15
16
*Two stage OP design .lib "umc05.lib" TYP .options post nomod .TEMP 27 * Netlist information M1 3 1 5 0 nmos L=2u W=8u AS=18p AD=18p + PS=18u PD=18u M2 4 2 5 0 nmos L=2u W=8u AS=18p AD=18p + PS=18u PD=18u M3 3 3 vdd vdd pmos L=10u W=10u AS=12p AD=12p PS=16u PD=16u
划分 RTL描述仿
真
A
模拟单元技 术规范
结构选择电 路设计
B
24
约束 综合库 扫描链／BIST配置
测试向量 仿真库
物理约束 单元库
A
逻辑综合
门级混合仿 真
版图规划
布局 RC延时估计
C
定时估计
B 设计仿真
模拟单元模型 定时估计
版图设计
E
物理验证 RC分布参数
提取
后仿真
D
25
C
时钟树综合 扫描链插入
可靠性分析 可控硅效应 静电放电(ESD)
9
芯片封装
功能：提供保护、散热和系统连接 考虑： 引脚数目 管芯大小 热阻 安装方式 电气特性 DEBUG
10
电路设计
•功能 •定时约束 •可测试性设计 •电源地 •功耗
11
电路技术规范：
电气条件 极限工作条件：电源电压、输入电压范围、工作温
度范围、存储温度范围 静态参数：输入／输出电压、电流、功耗 动态工作参数：工作频率、上升／下降时间、建立
17
M4 4 3 vdd vdd pmos L=10u W=10u AS=12p AD=12p PS=16u PD=16u M5 5 vbias vss vss nmos L=2u W=7u AS=49p AD=49p PS=26u PD=26u M6 vout 4 vdd vdd pmos L=2u W=70u AS=490p AD=490p PS=150u PD=150u M7 vout vbias vss vss nmos L=2u W=130u AS=930p AD=930p + PS=260u PD=260u M8 vbias vbias vss vss nmos L=2u W=7u AS=49p AD=49p PS=26u PD=26u
布线
物理验证 （LVS， DRC,ERC）
TapeOut
网表 定时信息
D
模拟单元模 型修正
定时验证
OK？
E
26
2020/1/3
27
18
* Feedback CAP Cc vout 4 0.44pF Cl vout 0 4pF Ibias vdd vbias 8.8u * Voltage sourses vdd vdd 0 5v vss vss 0 0v
19
版图设计
布局:安排模块位置(面积/速度) 电源分布 信号耦合 天线效应 电磁兼容性 可控硅效应 静电保护 焊盘位置、封装 测试探针
全定制集成电路 设计流程
1
2
确定技术规范
系统级建模
测试向量 单元模型
测试向量 单元模型
模块技术规范 仿真
布局
单元库
后仿真 满足规范要求?
版图验证 RC参数提取
设计规则
生产
3
电路设计
根据技术规范选择合适的结构 根据结构选择元件的组合 根据交直流参数要求确定晶体管的大小和工作点 根据环境确定负载类型和大小