2006~2011武汉大学数字逻辑电路试卷及答案
2006武汉大学数字逻辑试题答案
≥1 CLR QD QC CP “1” CP U CP D QB QA A2
F
LD
“0”
A1 八选一 MUX A0 G D 0 D 1 D 2 D3 D 4 D 5 D 6 D7
“1”
1
0
0
1
0
0
1
0
5
输出 F 0 0 0 1 0 1 1 1
② 输出函数表达式 F=∑ m(3,5,6,7) ③ 变换表达式形式
A B C & F
F m3 m5 m6 m7 m3 m5 m6 m7
④画逻辑图
1 0 0
2. 解答 ① 把 74193 设计成 8 进制计数器，计数规律为 QDQCQBQA： 0000→0001→0010→0011 ↑ ↓
2
④ 时间图
1 x 20 分） 1. 解答 设初态为 A/0
原始状态图如下
0 A/0 0 1 E/1 1 0 C/1 D/1 0 1
x:
1 0
原始状态表
B/0 1
现态 A B C D E
次态 输出 x=0 x=1 A B 0 A C 0 D C 0 A E 0 A B 1
输入 ABCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
输入 F 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1
Z xy2 y1
电路属 Mealy 模型
J 2 k2 1 c2 y1 J1 k1 1 c1 x
C1 ↓ ↓ ↓ ↓
输出 Z 0 0 0 1
2006级《计算机组成原理》期末考试试题A_No[1]...
![2006级《计算机组成原理》期末考试试题A_No[1]...](https://img.taocdn.com/s3/m/9ebb2be4f46527d3240ce0ec.png)
武汉大学计算机学院2007-2008学年第一学期2006级《计算机组成原理》期末考试试题 A 卷学号 ______班级 ______ 姓名_ _____ 成绩 _____ ___1．一浮点数，阶码部分为q 位，尾数部分为p 位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ （16分）2． 在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。
求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟）（1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 3．假定指令格式如下：（20分）1512 1110 9 8 7OP×I×D/IA其中：D ／I 为直接／间接寻址标志，D ／I ＝0表示直接寻址，D ／I ＝1表示间接寻址。
Bit10＝1：变址寄存器I 寻址；设有关寄存器的内容为 (I)=063215Q 试计算下列指令的有效地址。
（Q 表示八进制）(1)152301Q(2)140011Q4.已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。
(1)写出图中1～12表示的运算器操作的微命令；（6分）(2)设计适合此运算器的微指令格式；（6分）(3)指令DDA 的功能是：若进位C ＝0，则R1＋R2→R2；若进位C ＝1，则R1供学习参考Q＋R2＋R3→R2，画出指令DDA 的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分）（4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）运算器的基本结构5．有4个中断源D1、D2、D3、D4，它们的中断优先级和中断屏蔽码如表所示，其中“1”表示该中断源被屏蔽，“0”表示该中断源开放。
中断屏蔽码中断源 中断优先级D1 D2 D3 D4D1 1 （最高） 1 1 0 0 D2 2 （第二）0 1 0 1D3 3 （第三） 1 0 1 0 D44 （最低）1 0 1 1(1) 处理机在0时刻开始响应中断请求，这时4个中断源都已经申请中断服务，画出中断响应及处理的示意图。
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
武汉大学 电气工程 数字电路 期末复习
vIH = VDD − R× I HM > 4V RMAX = 20kΩ
根据CMOS门输入低电平的 门输入低电平的 根据 要求： 要求：
vIL = VDD − R× I LM < 0.3 RMIN = 0.59kΩ
第 26 页
武汉大学电气工程学院
数字电子技术
第四章习题
第 27 页
武汉大学电气工程学院
A ⊕ B ⊕C
= ( A⊕ B)C + ( A⊕ B)C = ( AΘB)C + ( AΘB)C = AΘBΘC
第8页
武汉大学电气工程学院
数字电子技术
例：用公式法化简
F = (x + y + z + w)(v + x)(v + y + z + w)
解：用对偶函数的方法
F ' = xyzw + vx + vyzw = vx + vyzw + xyzw (v = A, x = B, yzw = C) = vx+ vyzw
第 18 页
武汉大学电气工程学院
数字电子技术
电路输出电平（ 高阻） 例：试说出如下各TTL电路输出电平（高、低、高阻） 试说出如下各 电路输出电平
第 19 页
武汉大学电气工程学院
数字电子技术
电路输出电平（ 高阻） 例：试说出如下各CMOS电路输出电平（高、低、高阻） 试说出如下各 电路输出电平
第 20 页
12 − 0.1 R1 ≥ = 1.15kΩ 10.38
第 25 页
武汉大学电气工程学院
数字电子技术
电路驱动CMOS电路的实例，试计算上拉 电路的实例， 例：图为用TTL电路驱动 图为用 电路驱动 电路的实例 电阻的取值范围， 与非门在VOL≤0.3V时最大输出电 电阻的取值范围，TTL与非门在 与非门在 时最大输出电 流为8mA，输出管截止时有 电流， 流为 ，输出管截止时有50uA电流，CMOS或非门输入 电流 或非门输入 电流可忽略，要求加到CMOS或非门的电压 或非门的电压VIH≥4V, 电流可忽略，要求加到 或非门的电压 VIL≤0.3V,电源电压为 。 电源电压为5V。 电源电压为 根据CMOS门输入高电平的 解： 根据 门输入高电平的 要求： 要求：
《数字逻辑电路》试题及参考答案
《数字逻辑电路》在线作业参考资料一、单选题1. 一位8421BCD计数器，至少需要（B）个触发器A 3B 4C 5D 102. 在（A）的情况下，函数运算的结果是逻辑“1”A全部输入是“0” B任一输入是“0” C任一输入是“1” D全部输入是“1”3. 表示两个相邻脉冲重复出现的时间间隔的参数叫（A ）A.脉冲周期B.脉冲宽度C.脉冲前沿D.脉冲后沿4. 只能读出不能写入，但信息可永久保存的存储器是（A）A.ROMB.RAMC.RPROMD.PROM5. 在（D）的情况下，函数Y=AB运算的结果不是逻辑“0”。
A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”6. 下列哪些信号一定不属于数字信号（A）A.正弦波信号B.时钟脉冲信号C.音频信号D.视频图像信号7. 在（B）的情况下，函数Y=/（AB）运算的结果不是逻辑“0”。
A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”8. 符合六变量m5的相邻最小项，有下列（C ）说法成立A. 共有5 个相邻最小项B. m0、m4、m7、m13是它的相邻项C. 共有6 个相邻最小项D. m4、m21、m13、m38是它的相邻项9. 下列器件中，属于时序部件的是（A）A.计数器B.译码器C.加法器D.多路选择器10. 在n变量的逻辑函数F中，有（C ）A. 若mi为1，则Mi也为1B. 若F所有mi为0，则F为1C. 若F所有Mi为1，则F为1D. F的任一最小项标记为mni( i = 1~2n )11. 半加器的逻辑功能是（A）A. 两个同位的二进制数相加B. 两个二进制数相加C. 两个同位的二进制数及来自低位的进位三者相加D. 两个二进制数的和的一半12. 1路—4路数据分配器有（A）A.一个数据输入端，两个选择控制端，四个数据输出端B.四个数据输入端，两个选择控制端，一个数据输出端C.一个数据输入端，一个选择控制端，四个数据输出端D.四个数据输入端，一个选择控制端，一个数据输出端13. 全部的最小项之和恒为（B）A.0B.1C.0或1D.非0非114. 对于四变量逻辑函数，最小项有（D）个A.0B.1C.4D.1615. 逻辑表达式A+BC=( C )A. ABB. A+CC. (A+B)(A+C)D. B+C16.在（A）的情况下，函数运算的结果不是逻辑“1”A全部输入是“0” B 任一输入是“0”C任一输入是“1” D全部输入是“1”17. 十进制数25用8421BCD码表示为(B )。
武汉大学高频试卷06-07
武汉大学2006——2007学年度第一学期期末考试《高频电子线路》试卷（A）班级学号姓名成绩一、单项选择题（每小题2分，共30分）（）⒈非线性电路最显著的特点是A. 电路中有非线性器件B. 电路中有电容C 电路中有电感 D. 具有频率的变换作用( ) ⒉在三极管混频电路中，其输入端作用有本振电压υ1，输入信号υ2，且υ1幅度较大，υ2信号较小，故采用的分析方法为A. 幂级数分析法B. 微变等效电路分析法C 工程近似计算法 D.线性时变参量分析法（）⒊双差分对平衡调制器能够实现两个信号理想相乘的条件为A. υ1、υ2都较小B. υ1、υ2都较大C. υ1较大，υ2较小D. υ1较小，υ2较大（）4.高频功率放大器为了提高其放大器的效率，通常采用丙类工作，其半导通角为A. θ＞900B. θ＜900C. θ＜1800D.θ＝90 0（）5. 在克拉泼振荡电路中，其频率稳定度较普通电容三点式要高，其原因是A.增大了电路的反馈系数B.减小了电路的反馈系数C.在电感支路串接了一个较小的电容D.在电感支路串接了一个较大的电容（）6. LC正弦波振荡器从起振到平衡，其起振前后工作点电压之间的关系为A.起振前后的工作点电压相同B.起振前工作点电压大于起振后工作点电压C.起振前工作点电压小于起振后工作点电压D. 两者之间的关系不能确定（）7. 在叠加型同步检波器中，除了要求同步信号与载波信号同频同相之外，对其振幅的要求是A. 小于输入信号的幅度B. 大于输入信号的幅度C. 等于输入信号的幅度D. 没有要求（）8. 在高电平调制电路中，基极调幅应使放大器工作在A. 过压区B. 欠压区C. 饱和区D. 放大区（）9.有一高频谐振功率放大器，在调谐其回路谐振的过程中，说明回路谐振的是A. I C0增大B. I C0最大C. I C0减小D. I C0最小（）10. 在变容二极管直接调频电路中，当变容二极管作为回路总电容时，为了保证调制的线性，要求变容管的电容变化指数为A. n＜2B. n＞2C. n＝2D. n＝2 1／2（）11. 某发射系统的发射频率为96MH Z,它是32MH Z频率的三次倍频，可知倍频器的半导通角为A. θC=400B. θC=500C. θC=600D.θC=700( ) 12. 用调制信号去控制载波的相位所实现的调制方式称为A. 调幅B. 调频 C . 调相 D. 角度调制 （ ）13. LC 正弦波振荡器从起振到平衡，它是靠A. 放大器的增益A υ从大变小而实现的B. 放大器的增益A υ从小变大而实现的C. 反馈网络的传输系数F 从大变小而实现的D. 反馈网络的传输系数F 从小变大而实现的( ) 14. 在我国调幅广播接收机中，中频频率规定为A.765kH ZB. 665kH ZC. 565kH ZD. 465kH Z ( )15. 在自动频率控制电路中，需要比较和调节的参量为A. 频率B. 相位C. 电压D. 电流二、（15分）某谐振功率放大器工作于临界状态，已知晶体管的临界线斜率为V A g cr 8.0=管压降min CE υ＝2V ，输出电压幅度V cm ＝22V ，导通角 70=c θ，求（1）交流输出功率P 0；（2）电源供给的直流功率P D ；（3）集电极的耗散功率P C ；（4）集电极的效率ηc 。
《数字逻辑电路》试题及参考答案
一、填空题（共15空，每空2分，共30分）1.二进制数（1110.0111）2对应的等值十六进制数为____E.7_______。
2. 十进制数 -13的8位二进制补码为____11110011________。
3.与普通二进制代码相比，格雷码最大优点是相邻两个代码之间有___1_____位发生变化。
4. 逻辑表达式''=++()Y AB C D 的反演式为(())Y A B C D '''''=+。
5. 若使JK 触发器的J=K ，构成的新触发器称为____T_____触发器。
6. 基本RS 触发器的约束条件是_____RS=0____。
7. 写出两个逻辑变量A 、B 的全部最小项,,,AB A B AB A B ''''。
8. 三态门逻辑符号如下图，写出输出Y 与输入A 和EN '之间的关系01A E N Y EN ''=⎧=⎨'=⎩高阻态。
9. 下图所示由T 触发器构成的电路中，初始状态为Q=0，写出在连续4个时钟信号作用下，Q 的4个输出结果依次为___1 0 1 0____。
8题图 9题图10.如下面真值表所示，写出Y 与A 、B 逻辑表达式的最简与或形式：Y(A,B)=+A B ''。
11.8线-3线优先编码器输入为I 0-I 7，当优先级别最高的I 7有效时，输出210Y Y Y '''=__000__。
12.一个四输入端或非门，使其输出为1的输入变量取值组合有__15___种。
13.四位左移寄存器预置1011，其串行输入端固定接0，在2个移位脉冲作用下，得新的四位数据为__1100__。
14. A/D 转换过程中，量化级越多，电路越复杂，转换精度越__高___。
15. 若10位D/A 转换器的V REF =-10V ，输入数字量最高位为1，其它位均为0，求输出模拟电压值___5V___。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
《数字逻辑电路》试题及参考答案
一、 填空题（40分，每空2分，除非特殊声明）1、(57.25)10=(111001.01 )2 = ( 71.2 )8; -26的二进制反码为（100101 ），补码为（ 100110 ）。
（每空一分）2、为了给345位同学进行2进制编码，至少需要（ 9 ）位编码位数3、写出图1中Y=( 同或 )图14. 在图2中，当输入为高电平，C 端接地，则输出为( 高阻抗 )图25. Y=（A+(BC)’）’+D, 则 Y ’=(( A+B ’+C ’)D ’ )6. 在图3中，T1属于 P 沟道增强 型三极管。
当输入U i 为高电平时，___T2___导通，输出U o 为__低电平_____。
图37. 组合逻辑电路和时序逻辑电路的根本区别在于_组合电路无记忆功能，时序电路有记忆T1T2功能，_ 体现在电路上为：___组合电路无反馈，时序电路有反馈____。
8. 请写出JK 触发器的特性方程___Q*=JQ ’+K ’Q_______________.9. 用JK 触发器转换为T 触发器功能，那么J= T ；K= T 。
（每空一分） 10. 为构成4096×8的RAM ，需要 8 片1024×4的RAM 。
11. 状态机分为米利和摩尔两种类型，某状态机电路，输入为X 、状态变量为Q 0Q 1Q 2，若输出为Y= X’Q 0Q 2’，则该状态机属于 米利 型。
12. 施密特触发器、单稳态触发器和多谐振荡器中，__施密特触发器_____的稳态数最多。
13. 10位倒T 电阻网络DA 转换器。
如图4，当输入为10 0000 0000时，输出电压为V o =5V 则 V REF 为 10 V 。
14. 某D/A 转换器中，输入的数字量为8位，则其理论转换精度为___1/255_______。
9、图2中，用555定时器组成的多谐振荡器电路中，若R1= 10k Ω，R2=5k Ω, C=0.01μF ，Vcc=10V ，则该电路的震荡频率为 5/ln2= 7.2 kHz 。
数字逻辑 2006试题及答案(A)
……………………………… 装 ……………………………… 订 ………………………………… 线 ………………………………课程________________________班级________________________姓名__________________________学号________________________……………………………… 密 ……………………………… 封 ………………………………… 线 ………………………………安 徽 工 业 大 学 试 题 纸2006~2007学年第一学期期末考试《数字逻辑》试卷（A ）一、填空题。
请在每小题的空格中填上正确答案。
错填、不填均无分。
(本大题共10小题，每空1分，共10分) 1．基本逻辑运算有________、或、非3种。
2．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫________。
3．函数Y=AB+AC 的最小项表达式为________。
4．数字用________码表示，零的表示唯一。
5．3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y =________。
6．能够将1个输入数据，根据需要传送到m 个输出端的任何一个输出端的电路叫________。
7．对于T 触发器，当T=________时，触发器处于保持状态。
8．某计数器的输出波形如图1所示，该计数器是________进制计数器。
图19．Mealy 型时序逻辑电路的输出是________的函数。
10．EDA 软件Max+plusII 提供了三种描述电路的方式，分别是：原理图描述、波形描述和 。
二、单项选择题。
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
(本大题共15小题，每小题2分，共30分)11．下列各组数中，是8进制的是( )。
A ．27452 B ．63957 C ．47EF8 D ．37481 12．用0、1两个符号对100个信息进行编码，则至少需要( )。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0110 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1该组合逻辑电路是全加器。
大学数字电子技术考试试卷及答案
大学数字电子技术考试试卷及答案一、填空（25分）1、基本逻辑门电路有与门、或门、非门三种，其中逻辑功能是：有0出0，全1出1的是与门。
2、完成数制转换：（100101）2=（ 37 ）10 （59）10=（ 111011 ）23、0+0=（0），1.1=（1），A.0=（0）4、n个逻辑变量的逻辑函数有多少最小项（2n）5、化简逻辑函数式AD+A+AB+C+BD得（A+C+BD）。
6、逻辑函数的表示方法有（卡诺图）、（波形图）、（真值表）、（表达式）、（逻辑图）等7、RS触发器具有置（0）、（置1 ）、（保持）功能。
同步RS触发器可能出现（空翻）现象。
8、主从JK触发器在J=K时具有（保持）和（翻转）功能，在J≠K时具有（置0）和（置1）功能。
9、基本RS触发器的特性方程为（）。
二、判断题：（20分）1、逻辑运算L=A+B含义是：L等于A与B的和，而当A=1，B=1时，L=A+B=1+1=2。
……………………………………………………………（×）2、逻辑代数式L1 =（A+B）·C，L2 =A·（B+C），则L1 = L2 。
………………（×）3、若A·B·C=A·D·C则B=D。
…………………………………………………（×）4、已知逻辑式AB+B=AC+C，则B=C。
…………………………………………（√）5、如果A+B=A+C，且AB=AC，则B=C。
……………………………………………（√）6、组合逻辑电路无记忆功能。
………………………………………………（√）7、与非门的逻辑功能是：见1出0，全0 出1。
………………………………（×）8、数字电路中的高电平、低电平都是指一定的电压范围，而并非某一固定值。
…………………………………………………………………………（√）9、正逻辑体制下，由三个开关并联起来控制一只电灯时，电灯的亮与不亮同三个开关的闭合或断开之间的对应关系属于“与”的逻辑关系。
武汉大学信号与系统2006-2009年真题参考答案
假如如下左图所示，则如右图：
故欲使能恢复信号，则低通滤波器的截止频率应满足：
四、答：参考郑君里教材上册，习题4-16.
五、答：
由图知：
问题转化为求差分方程 的解
已知：且由题设分析：
以下求解差分方程略。
六、答：
（1）对差分方程两边求Z变换：
零点：
极点：
（2） ，不包含单位圆，包含 ，故系统不稳定，但因果；
（2）当收敛域为 时，包含单位圆，是稳定系统，但收敛域不包含 ，不是因果系统.
八、答：
（1）画出直接 型结构
（2）状态方程：
输出方程：
武汉大学2008年攻读硕士学位研究生入学考试试题参考答案
信号与系统
一、答：
由系统图得：
故：
（1）
（2）由系统响应表达式，知系统的输出只与当前时刻的输入有关，故系统因果。
四、答：
的极点为 ，如图所示：
1）稳定系统的系统函数收敛域应该包括单位圆，故得收敛域为
2）因果序列Z变换的收敛域应包括 ，所以得收敛域为：
五、答：
由
可得：
1）系统函数为
2）由
即：
可知系统函数极点的实部满足
解得：
为使系统稳定，系统函数的极点必须全部位于左半S平面，即，这时应满足条件：
，这时 应满足条件：
3）由前式可解得极点的虚部为：
极点分布图为：
4）由于 表示时延T，可以写出时域输入输出关系为：
即：
当 时，
当 时，
时，
时，
……
单位冲激响应的波形如下：
六、答：
根据调制定理
即得：
七、答：
状态方程：
输出方程：
其它课程-武汉大学数字电路期末试卷
武汉大学数字电路期末试卷武汉大学2011—2012学年度第一学期期末考核试卷考核课程：数字逻辑电路及实验考核类型：考试考核形式：闭卷学生所在院系：计算机学院班级：试卷：B1、10(68)＝（）2＝( )8＝( )8421BCD 2、逻辑代数又称为布尔代数。
最基本的逻辑关系有：与、、三种。
3、逻辑函数F AB AB =+的反函数F = ,对偶函数'F = 。
4、主从JK 触发器的特性方程，D 触发器的特性方程。
5、已知函数(,,)(1,3,5)F A B C m =∑，可知使函数0F =的最小项有个。
6、如果对键盘上108个字符进行二进制编码，则至少要位二进制数码。
7、逻辑函数F A B A =⊕⊕= 。
8、A/D 转换器的一般要经过、、及等过程。
9、已知12位二进制DAC 满度输出为10V ，它的分辨率为。
10、某芯片的容量为512×4位，则该芯片有根地址线和根数据线。
如果用该芯片构成4K×8的存储系统，则需要该芯片的数目为片。
11、施密特触发器的应用很广泛，典型的应用包括波形的整形与抗干扰、和等。
命题教师邓老师院系负责人签字一、填空题（每空1分，共22分）1、试用代数法求函数(,,)F A B C AB BC ABC ABC ABC =++++的最简与或式。
（9分）2、试用卡诺图法求逻辑函数F (A,B,C,D)m (3,5,6,9,12,13,14,15)+ (0,1,7)=φ∑∑的最简与或式。
（9分）1、维持阻塞型的上升沿触发的D 触发器接成下图所示电路，CP 波形如图所示，试写出该触发器的状态方程，并画出Q 的波形。
（假设触发器初态为“0”态）（7分）2、组合逻辑电路及输入信号的波形如图所示，试写出输出信号F 的逻辑表达式并画出输出信号F 的波形。
（8分）二、化简题（9＋9＝18分）三、画波形题（7＋8＝15分）1、分析如图所示的组合逻辑电路，要求：（10分）（1）列出F1，F2的逻辑表达式和真值表；（2）描述电路的逻辑功能，并指出输入变量和输出函数的含义。
(完整版)数字逻辑电路期末考试试卷及答案
t h数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系级班姓名学号 题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273 2 的位权为___B___。
A ．(128)10 C ．(256)10 D ．(8)102. C B +，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分评卷人装 订 线 内 请 勿答 题数字逻辑电路 3卷答案 第 2 页 共 8 页6. 功能相等的表达式为___C_____。
B ．D C B A F +++=D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻AB 辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz 9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器装a n t数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字逻辑电路试卷(附答案)
1．逻辑函数的两种标准形式分别为。
2．将2004个“1”异或起来得到的结果是（0）。
3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。
4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。
5．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。
6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。
7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD；8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）；9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6）10. 根据对偶规则和反演规则，直接写出的对偶式和反函数，Fd =（)，=()；11．12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）；13．T' 触发器的次态方程是（Qn+1 = ~Qn）；14．D触发器的次态方程是（）；15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F=（）的情形，则存在1型险象；1．表示任意两位无符号十进制数需要（B）二进制数。
A．6 B．7 C．8 D．92. 一个多输入与非门，输出为0的条件是（C）A 只要有一个输入为1，其余输入无关B 只要有一个输入为0，其余输入无关C 全部输入均为1D 全部输入均为03．余3码10001000对应的2421码为（ C ）。
武汉大学信号与系统2006年真题参考答案
武汉大学2006年攻读硕士学位研究生入学考试试题参考答案信号与系统一、答：设系统的零输入响应为()zi y t ，激励为f(t)时的零状态响应为()zs y t则有：2122()()()2cos3()2()()2cos3t zs zi tzs zi y t y t y t e t y t y t y t e t --⎧=+=+⎨=+=+⎩ 解得：22()cos3,()3t t zs zi y t e t y t e --=-+= 由于()zs y t 与f(t)呈线性时不变关系，故有： 1） 当激励为3()f t 时，全响应为：22()3()()3(cos3)33cos3t t zs zi y t y t y t e t e t --=+=-++= 2） 当激励为0()f t t -时，全响应为： 02()200()()()cos3()3t t t zs zi y t y t t y t e t t e ---=-+=-+-+二、答：S 域等效模型如图所示，F(s)Y(s)S1/S1/SLC 并联电路的S 域等效电抗为：2111ss s s s s⋅=++ 利用分压比,可得：22221()()()1211s s s Y s F s F s s s s s+==+++ 系统函数为：222112()(1)2122s H s s s ==-++单位冲激响应为：1122()[()]1[(121[()()]2h t L H s L s t t δ--==+= 单位阶跃响应为：00()()1[()sin ()]21[()|()]21()]2ttt g t h d u t d u t u t u t t τττ-∞==-=+=⎰⎰ 三、答：若信号的最高频率为m ω，则奈奎斯特频率2s m ωω=设12100/,4100/m m rad s rad s ωπωπ=⨯=⨯, 1()F ω为1()f t 的傅里叶变换， 2()F ω为2()f t 的傅氏变换。
数字逻辑电路试题及答案
数字逻辑电路试题及答案一、填空题（每空1分,共10分）1．数字电路分为两大类，分别是组合逻辑电路和时序逻辑电路。
2．2006个1连续异或的结果是__0___；而2007个1连续同或的结果是__1__．3．已知某函数F的反函数为，则其原函数F= ；而F的对偶函数则为F*= 。
4．试将函数，写成标准的积之和形式，即（0，1，2，4，5，6，8，9，10 ）．5．逻辑代数中的三种基本逻辑运算是与、或、非。
6．1个触发器可以存放 1 位二进制数，它具有记忆功能。
二、选择题（每小题2分,共10分）1．已知某电路的输入A、B和输出Y的波形如下图所示，该电路实现的函数表达式为 D 。
(A)A⊙B (B)A?B(C) (D)2．用0，1两个符号对100个信息进行编码，则至少需要 B 。
(A)8位(B) 7位(C) 9位(D) 6位3.下列电路中属于组合电路的是 D 。
(A)集成触发器(B)多谐振荡器(C)二进制计数器(D)3—8译码器4.下列电路中只有一个稳定状态的是 C 。
(A)集成触发器(B) 施密特触发器(C)单稳态触发器(D) 多谐振荡器5.为产生周期性矩形波，应当选用 C 。
(A) 施密特触发器(B) 单稳态触发器(C) 多谐振荡器 (D) 译码器三、逻辑函数化简（共10分）用卡诺图法化简下列逻辑函数，结果为最简与或式。
(每题5分，共10分) ．解：四、分析题（共45分）１．（本题10分）写出下图的逻辑表达式和真值表，并化简为最简与或表达式。
⒉列真值表：（2分）2. （本题10分）试对已给器件，在所示输入波形CP、D、及作用下，画其输出波形Q及．假设电路初态Q（0）=1，且不计传输延迟解：３．(本题10分) 试分析图示时序电路，列出状态转换表及全状态转换图，说明电路功能，并分析能否自启动，设初始状态为00。
解：⑴写激励方程(2分) J1=Q0n，，K1=K0=1，⑵写状态方程(2分) ，)⑶列全状态转换表(2分) ⑷画全状态转换图(2分⑸功能(2分)：该电路为一个三进制同步计数器，并且具有自启动功能。
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。
2．二进制数转换成十进制数的方法为：按权展开法。
3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。
4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。
7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。
8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有一个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10．逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
武汉大学计算机学院2006~2007学年第二学期2006级《数字逻辑》期未考试试卷A卷学号班级姓名成绩一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）16x=-，则[]x补=（）2、若0.11013、十进制数809对应的8421BCD码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()=+⋅+的反函数是（）F A B C D8、与非门扇出系数N O的含义是（）9、若要消除函数(,,)=+对应的逻辑电路可能存在的险象，则应增加F A B C AB AC的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A．原码B．余3码C．Gray码D．补码2、欲使J-K触发器在CP脉冲作用下的次态与现态相反，JK的取值应为（）A．00 B．01 C．10 D．113、对完全确定原始状态表中的6个状态，A、B、C、D、E、F进行比简，若有（A，B），（D、E）等效，则最简状态表中只有（）个状态A．2 B．4 C．5 D．64、下列集成电路芯片中，（）属于组合逻辑电路A．计数器74290 B．寄存器74194C．三一八译码器74138 D．集成定时器5G5555、设计一个20进制同步计数器，至少需要（）个触发器A．4 B．5 C．6 D．206、用5G555构成的多谐振荡器有（）A．两个稳态B．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
五、设计题（每小题10分，共20分）1、作出“1101”序列检测器的Moore 模型原始状态图和状态表，电路有一个串行输入端x ，一个输出端z 。
当x 输入的序列中出现“1101”时，输出z 为1，否则z 为0，其典型输入输出序列如下： 输入x 0 1 0 1 1 0 1 1 0 1 0 输出z 0 0 0 0 0 0 1 0 0 0 02、用D 触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑电路图 11x图2六 综合应用题（每小题10分，共20分）1、用三一八译码器74138和适当的逻辑门设计一个三变量 “多数表决电路”2、用四位二进制同步可逆计数器74193和八选一数据选择器74152设计一个“10010010”序列发生器，循环产生该序列。
序列中的最高位“1”是序列的第一位。
（提示：首先把74193设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号武汉大学计算机学院2006-2007学年第二学期2006级《数字逻辑》期末考试试题A卷参考答案一、填空题（每空1分，共14）解答：1.（21.5）10=（10101，1）2=（25.4）8=（15.8）162. [x]补=1.00113. 1000000010014. 05. 组合逻辑电路，时序逻辑电路6. 逻辑表达式，流程表，总态图7. F AB CD=+8. 指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。
9. BC二、选择题（每空2分，共16分）解答1. D2. D3. B4. C5. B6. B7. A8. A三、逻辑函数化简（6分）解答先画出函数F（A.B.C.D）的卡诺图四、分析题（每小题12分，共241. 解答①逐级写出输出函数表达式②列真值表121323()P ABP P D AB D P B CF P P AB D B C AB D B C AB D B C B C ==+=+=+=⋅=+⋅+=+++=⋅++=+③功能说明由真值表可知，当输入ABCD 取值为0010、0011、0100、0101、0110、0111、1010、1011、1100、1101、1110、1111时输出F 为1，否则F 为0。
或者说当输入ABCD 中B 或C 为1时，F 为1,否则F 为0。
2. 解答① 输出函数和激励函数表达式 21Z xy y = 电路属Mealy 模型22212111111()1()J k c y c p y J k c x c p x========② 列次态真值表，作状态表和状态图状态表③ 电路功能：异步模4加1计数器，输出Z 表示进位④ 时间图五、设计题（每小题10分，共20分） 1. 解答 设初态为原始状态图如下原始状态表2. 解答（1）作输出函数和激励函数真值表xy 2 y 1 Z1 2 3 4（2）确定输出函数和激励函数212112121D xy y y D x y xy xy y =+=++ 21Z xy y =（3）画逻辑电路图注：D 2、D 1亦可化成与非 与非的形式。
六、综合应用题（每小题10分，共20分） 1. 解答 ① 列其值表设输入为A ，B ，C ：1：赞同 0：反对 输出为F ：1：通过 0：否决 列其值表如下：CP2. 解答① 把74193设计成8进制计数器，计数规律为Q D Q C Q B Q A ： 0000→0001→0010→0011 ↑ ↓ 0111←0110←0101←0100当Q D Q C Q B Q A 向1000进位时，强迫计数器产生清0信号，所以CLR=Q D ② 用Q C Q B Q A 作八选一数据选择的地址选择端③ 数据选择器的输入端D 0~D 7依次接入待产生序列的各位10010010 ④ 设置工作启动按钮，提供清0脉冲，CPu 外接工作脉冲，CP D 按“1” ⑤ 逻辑图如下A BC1 0 0启动脉冲P sCP武 汉 大 学 计 算 机 学 院 《数字逻辑》期末考试试题（A 卷） 2007—2008学年第二学期（闭卷考试）班号： 学号： 姓名： 成绩：（注：答案全部写在答题纸上）一、填空题（每空1分，共16分）1、（27.5）10=（ ）2=（ ）162、已知x =-0.1011，则[x ]补=（ ）3、奇偶校验码可检测（ ）位错，但不能定位和纠错4、每个双稳态触发器可记录（ ）位二进制码5、十进制数347对应的8421BCD 码是（ ）6、三态门的三种输出状态是（ ）、（ ）、（ ）7、有两个相同型号的TTL 与非门，甲的开门电平为1.6V , 乙的开门电平为1.7V ，试问在输入相同高电平时，（ ）的抗干扰能力强。
8、F AB CD =+的反函数是（ ），对偶函数是（ ）9、组合逻辑电路的竞争可分为（ ）竞争和（ ）竞争两种类型。
10、用5G555构成的单稳触发器的暂稳态持续时间t w 的宽度与（ ）有关。
11、脉冲异步时序逻辑电路的状态（ ）同时变化的。
二、单项选择题（每空2分，共14分）1、能够直接将输出端相连实现“线与”的逻辑门是（ ） A. 与门 B. 或门 C. OC 门 D. 与或非门2、三一八译码器74138能够正常工作的条件是使能端123122()A B S S S G G G 或为必须为（ ）A.100B.011C.101D.1103、对上升沿触发的钟控触发器，其状态翻转的时刻发生在（ ）A.CP 为0时B. CP 由0到1时C. CP 由1到0时D. CP 为1时4、同步时序逻辑电路中，状态编码采用相邻编码法的主要目的是（ ） A.减少触发器个数 B.提高电路可靠性C.提高电路工作速度D.减少电路中的逻辑门，使电路结构最简 5、电平异步时序逻辑电路，不允许两个或两个以上输入信号（ ） A.同时为1 B. 同时为0 C. 同时改变 D.同时出现 6、对完全确定原始状态表中的5个状态A 、B 、C 、D 、E 进行化简，若有（B 、C ）、（B 、D ）等效，则最简状态表中只有（ ）个状态A. 2B. 3C. 4D. 57、某同步时序逻辑电路的最简状态表中有11个状态，则设计该电路最少需要（ ）个触发器。
A. 3B. 4C. 5D. 15 三、化简逻辑函数（每小题5分，共10分）1、用代数法把函数F AB AB ABCD ABCD =+++化成最简与一或式2、用卡诺图法把函数(...)(2,5,7,8,10,13)(0,3,14,15)F A B C D m d =∑+∑化成最简或—与式四、分析题（每小题10分，共201、分析图1所示组合逻辑电路① 写出输出函数表达式 ②列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路 ① 写出激励函数表达式 ② 作出状态表和状态图③ 作出时间图并说明电路功能（设初态y 2y 1=00）F 12F 3F 4五、设计题（每小题10分，共20分）1、作出“1111”序列检测器的Moore 模型原始状态图和状态表，电路有一个串行输入端x ，一个输出端z 。
当x 输入的随机序列中出现连续4个或4个以上1时，输出z 为1，否则z 为0，其典型输入输出序列如下：输入x ：0 1 1 0 1 1 1 1 1 0 1 0 输出z ：0 0 0 0 0 0 0 1 1 0 0 02、用J-k 触发器和适当的逻辑门设计一个Mealy 模型同步八进制可逆计数器。
电路有一个输入x ，一个输出z 。
x=0在时钟脉冲作用下，作加1计数，x=1作减1计数；输出z 等于1表示进位或借位。
（J-k 触发器激励表如下）：六、综合应用题（每小题10分，共20分）1、用PLA 设计一个组合逻辑电路，该电路用于比较二个一位二进制数A 、B 的大小，产生大于（F 1）、小于（F 2）、等于（F 3）三种比较结果2、用四位二进制同步可逆计数器74193，七段显示译码器7448，七段显示器设计一个“秒”时钟，循环显示“0～9”秒。