安捷伦 信号完整性分析 PPT
安捷伦信号完整性测试全面解决方案_zh
安捷伦信号完整性测试 高速数字线缆 和 PCB 全面解决方案 的应用
安捷伦科技中国有限公司 电子测试部
高育财 应用工程师
Friday, March 02, 2012
1
课程目的
• 市场发展趋势和使用 E5071C 对高速串行无源互联器件进行测试的应用 • 使用网络分析进行测试的原理 • 使用网络分析仪012/3/16
TDR 示波器测量结果和矢量网络分析仪测量结果的比较
使用 TDR 示波器和矢量网络分析仪对 USB 3.0 测试夹具进行阶 跃响应测试结果的比较
1.10E+02
Impedance [Ohm]
1.00E+02
9.00E+01
8.00E+01
VNA Oscilloscope
Page 23
ENA-C TDR 2012/3/16
测试高速无源互联器件/电缆的单台仪表解决方案 E5071C 和时域测量软件 TDR
得到行业官方认可的测量 USB 3.0/DisplayPort/HDMI1.4 电缆的仪表
注: 在 2009 年 12 月，E5071C 被 HDMI 标准组织推荐为进行频域测量的唯一的 矢量网络分析仪
矢量网络分析仪 的测量速度比
TDR 快 200 倍！
使用矢量网络分析仪进行测试，显示的是实时的测量结果!
Page 18
ENA-C TDR 2012/3/16
9
3/16/2012
Agilent E5071C Option TDR
Agilent ENA Series Network Analyzer
E5071C ENA option TDR
与 TDR 相比，矢量网络分析仪 的测试动态范围要高出 60dB
信号完整性分析PPT课件
Olica
4
SI简介
• 学习SI的目的 a.什么是典型的信号完整性问题？ b.这些问题来自哪里？ c.为什么有必要去理解SI问题？ d.如何去分析和解决SI问题？ e.如何去做SI测试？
30.11.2020
Olica
5
• SI的内容 SI简介
信号完整性它包含两方面的内容，一是 独立信号的质量，另一个是时序。我们 在电子设计的过程中不得不考虑两个问 题：信号有没有按时到达目的地？信号 达到目的地后它的质量如何？所以我们 做信号完整性分析的目的就是确认高频 数字传输的可靠性。
30.11.2020
Olica
10
SI简介
• 数据采样及时序例子
30.11.2020
Olica
11
SI简介
• 数据采样及时序例子 从这个图里面我们可以清楚地看到数据 必须准时到达逻辑门而且在接收端期间 开始锁存前必须确定它们的逻辑状态。 任何数据的延迟或者失真都会导致数据 传输的失败。失败有两种可能：一个是 因为接收端根本就无法识别数据；另一 个是接收端虽然识别了数据，但数据因 为失真而导致错误。
30.11.2020
Olica
3
SI简介
• SI的重要性
随着高频数字电路的不断发展，SI问题变得越来越引 人注目，数字电路的频率越高，出现SI问题的可能性 就越大，对设计工程师来说，他的挑战也就越大。很 多SI问题实际上都是自然界中的电磁现象，所以SI问 题跟EMI/EMC是息息相关的。
30.11.2020
30.11.2020
Olica
7
SI简介
• 理想逻辑电压波形
30.11.2020
Olica
8
SI简介
信号完整性分析 ppt课件
图0-0 五种PCB及系统级中的互连线条形式
信号完整性分析
• 点到点
• 近、远端簇
• 菊花链
• 周期性加载
图0-1 单个网络的各种互连拓扑情况
图0-2 高速IEEE-1394视频采集系统
物理互连本身的电阻、电容、电感和传输线效应 影响了系统性能。SI分析一书的作者Eric将后果归结
为信四类号SI完问整题：性分析
• 反射(reflection)；
• 串扰(crosstalk)；
• 电源轨道塌陷(rail collapse)；
• 电磁干扰(EMI)。
此种划分系一家之言！该书属入门读物，后两种 涉及不深。
图0-3 四种信号完整性问题图解
图0-4 实际互连的阻抗不匹配示例，多分支更是如此
图0-5 振铃曲线，是由于阻抗不匹配造成的反射所致
• Ansoft: HFSS（高频结构仿真器）、SI2D
信号完整性分析
• 阻抗分析仪； • 矢量网络分析仪(VNA)； • 时域反射仪(TDR)。
1. 阻抗分析仪：频域, 正弦电流源+电压表 (直接测)； 2. 矢量网络分析仪(VNA)：频域, 电压源＋ 电压表(间接测)； 3. 时域反射仪(TDR)：时域, 信号源＋示波器 (间接测)。
升边将增加到100ps。
图0-10 由于有损线造成的上升边退化
信号完整性分析
• 经验法则； • 解析近似； • 数值仿真 (有场和路两种途径)； • 实际测量。
信号完整性分析
• SPICE（侧重IC的仿真程序） • Mentor公司：Hyperlynx • Candence公司：SigXP（SigXplorer） • Agilent公司：ADS
物理互连（Interconnect ）包括四个层次：芯片内连线、芯片 封装、PCB及系统互连。它们决定高速信号、数据和电源质量。 三个高密度载体为：芯片系统SOC、板级系统SOB、封装系统 SOP。
安捷伦液相色谱仪讲座 ppt课件
28
Agilent 1100 系列泵的使用须知
更好地使用泵
当泵头安装有冲洗附件时，由于该附件中也有密封垫，这样就 会增加活塞杆运动时的阻力。所以开泵前一定要用10％异丙醇， 并将其流速调至约20滴/分钟使这溶液流过冲洗装置。
10％异丙醇有助于降低水的表面张力，并有抑菌作用。最好不 要用其它溶剂代替。
3.清洗球形单向阀
31
4.更换密封垫，活塞杆
Question?
Agilent 1100 泵的日常维护
1.如何简单判断比例阀是否内漏？ 2.何时应该更换Purge阀内的过滤白头？ 3.泵压力不正常可能由那些原因引起？
32
Question?
Agilent 1100 系列泵的日常维护
1.如何简单判断比例阀是否内漏？ 设定泵使用一个单独通路（A），打开Purge阀，流 速5ml/min，提起其他溶剂瓶内的溶剂过滤头直至离 开液面，观察这些通路（B、C、D）内的溶剂是否随 着流动，正常时均不应流动。 2.何时应该更换Purge阀内的过滤白头？ 使用纯水作流动相，打开Purge阀，流速5ml/min， 观察系统压力，如果超过10bar，应该更换。 3.泵压力不正常可能由那些原因引起？ 气泡，主动阀故障，出口阀故障，密封垫或柱塞杆 磨损，渗漏或堵塞，比例阀故障，传感器故障，使用 比例阀混合时盐浓度太高
33
Agilent 1100 自动进样器(G1313A)
34
Agilent 1100 自动进样器工作原理
35
Agilent 1100 自动进样器工作原理
36
Agilent 1100 自动进样器结构
37
Agilent 1100 自动进样器结构
38
Agilent 1100 自动进样器结构
信号完整性分析培训课件
当电路中的信号能够以正确的时序、持续的时间 和电压的幅度进行传送，并到达输出端时，说明 该电路具有良好的信号完整性；而当信号不能正 常响应，就出现了信号完整性问题。精文档信号完整性分析概念
一个数字系统能否正确工作，其关键在于信号定 时是否准确。
印制电路板层的参数、信号线的距离、驱动端和接 收端的电器特性，以及信号线的端接收方式等，都 对串扰有一定的影响。
精品文档
常见的信号完整性问题
3、反射(Reflection)
反射就是传输线上的回波。信号功率的一部分经传输线 传给负载，另一部分则向源端反射。在高速设计中，可 以把导线等效为传输线，而不再是集总参数电路中的导 线。如果阻抗匹配(源端阻抗、传输线阻抗和负载阻抗 等)，则反射不会发生；反之，若负载阻抗与传输线阻 抗失配就会导致接收端反射。
高速电路设计的重点将与低速电路设计时截然不同， 不再仅仅是元件的合理放置与导线的正确连接，还 应该对信号的完整性(Signal Integrity，SI)问题给与 充分的考虑。
否则，即使原理图正确，系统可能也无法正常工作。
精品文档
信号完整性分析概述
信号完整性分析是重要的高速PCB板极 和系统极分析和设计的手段，在硬件电路设 计中发挥着越来越重要的作用。Protel 99SE 提供了具有较强功能的信号完整性分析器， 以及实用的SI专用工具，使Protel 99SE用户 在软件上就能模拟出整个电路板各个网络的 工作情况，同时还提供了多种补偿方案，帮 助用户进一步优化自己的电路设计。
在高频电路设计中，信号的传输延时是一个完全无法避 免的问题。为此引入了一个延迟容限的概念，即在保证 电路能够正常工作的前提下，所允许的信号最大时序变 化量。
《信号完整性培训》课件
解决方法
通过在传输线的末端添加 终端电阻来匹配阻抗，消 除反射。
信号串扰
信号串扰定义
当信号在传输线中传播时 ，会受到相邻信号线的干 扰，产生串扰。
串扰产生的影响
串扰会导致信号质量下降 、误码率增加，严重时会 导致通信失败。
解决方法
通过合理布线、增加线间 距、使用屏蔽线等措施来 减小串扰。
信号时序
加强信号完整性测试和测量技 术的研究，提高测试精度和效
率。
探索新的信号完整性设计方法 和优化技术，提高设计效率和
可靠性。
加强信号完整性与其他领域的 交叉研究，如通信、控制、人 工智能等，开拓新的应用领域
。
THANKS
感谢观看
02
它涉及到信号在电路中传输时所 受到的各种影响，如噪声、干扰 、衰减、延迟等。
信号完整性的重要性
保证电路的正常工作
信号完整性的好坏直接影响到电路的 正常工作，如果信号在传输过程中出 现失真或畸变，可能会导致电路工作 异常或出现故障。
提高系统性能
降低系统成本
避免因信号问题导致的系统故障和维 修成本，从而降低整个系统的成本。
合理选择传输线
根据信号类型和传输速率，选择合适的传输 线类型和规格。
使用适当的端接方式
根据传输线的类型和长度，选择合适的端接 方式，如串联端接、并联端接等。
优化布线策略
通过合理的布线，减少信号延迟和反射，提 高信号质量。
抑制电磁干扰
通过增加屏蔽、使用滤波器等手段，降低电 磁干扰对信号的影响。
设计实例分享
示波器和逻辑分析仪
用于捕获和观察信号波形，分析信号的时序和幅度。
网络分析仪和频谱分析仪
用于测量信号的频率响应和传输特性。
信号完整性分析第一讲
• 周期性加载
图0-1 单个网络的各种互连拓扑情况
图0-2
高速IEEE-1394视频采集系统
0.3 信号完整性分类
信号完整性讨论的主要对象是数字信号，人们 谈的只有数字信号完整性，一般不说模拟信号的 完整性。这是由于数字信号的非理想退化而呈现 的一种模拟效应。主要内因是非常短的数字信号 前后沿(简称前沿)包含大量丰富的高频成分。 按照通常的说法，目前信号完整性研究主要分 为芯片和PCB两个着力点。二者原理上相通、技 术上有别。 SI的分析和测量，有时域和频域两类视点和 途径。
电路图给出元器件及其互连关系。而同一个网络，电属性相 同，其互连拓扑关系可能如下：点到点；星簇 (star cluster)是每
个器件通过长度相等的传输线连接到中心节点上；菊花链 (daisy
chain) 是一条长传输线从每个器件附近经过，器件通过短桩线连 在主传输线上。
• 点到点
• 近、远端簇
• 菊花链
SOP。
各层次真实的互连线有：芯片内各种连线及孔、压焊点、封装 引线、引脚；PCB板的线接头、线条、过孔、接插件；各种连 接电缆。此外，还涵盖各种无源元件；电阻、电容、电感；以 及介质、基板、屏蔽盒、机箱、机架等。而各个层次的器件则 另当别论。把它们看作驱动源和接收器宏模型。
图0-0
五种PCB及系统级中的互连线条形式
在每个转换端口需要10万个以上的晶体管来实现有效的串并并串转换及对抗信号变形失真的预加重有源均衡和传输线中的rc无源均衡技49同层屏蔽线gndddgnd屏蔽层衬底层gnd图012芯片内对抗线间串扰的屏蔽措施剖面说明50图013为了减小电感实际pcb去耦电容过孔的安装情况51去耦电容dd芯片内核gnd图014去耦电容消除地弹仍不如芯片内去耦52图015电缆外加装扼流圈防止emi
信号完整性ppt课件
导电平面就像一个镜子，镜像电路与原电
路电流方向相反，并以平面对称。这样由
于互感影响，该涡流 会较大的减小原电路
的回路自感。
23
电感的物理基础
•
悬空平面越靠近回路，回路的电感就
越小，如下图：
24
传输线的物理基础
• 一、信号 信号总是指信号路径和返回路径之间相
邻两点的电压差，该原则适用于所有传输 线，无论是单端还是差分传输线。
信号完整性分析
通常设计过程是极富直觉和创造性的，要想尽快 完成合格设计，激发关于信号完整性的设计 直觉至关 重要。设计产品的设计师应了解信号完整性如何影响整 个产品的性能。该文档主要介绍 理解和解决信号完整 性问题所需的基本原理，直观定量地给出信号完整性问 题的工程背景知识。
主要参考： 信号完整性分析
• 四、传输线的瞬态阻抗及特征阻抗 传输线的瞬态阻抗并不是PCB上导线的电阻。如
果我们在一根导线上加一个电压，该电压信号从一 端传输到另一端的过程中所受到的阻抗即为瞬态阻 抗，当一定时间后，整根导线上的电源稳定后，导 线表现出的阻抗与瞬态阻抗肯定不一样，稳定后的 电阻才是我们平时所指的电阻。瞬态阻抗仅由传输 线 的两个固定参数决定，即传输线的横截面积和材 料特性共同决定，与传输线的长度无关。计算公式 为（只考虑电容效应的近似计算）：
3
概论
c、返回路径平面上的间隙； d、接插件； e、分支线、T型线或桩线； f、网络末端。 B、网络间的串扰； C、轨道塌陷噪声；
当通过电源和地路径的电流发生变化时，在电 源路径和地路径间的阻抗上将产生一个压降。设计 电源和地分配的目标是使电源分配系统（PDS）的 阻抗 最小 D、来自整个系统的电磁干扰和辐射。
11
信号完整性测试PPT课件
5
2020/5/30
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
18
2020/5/30
均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/5/30
抖动、眼图和浴盆曲线
20
2020/5/30
抖动、噪声和误码原因分析
17
2020/5/30
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
41
2020/5/30
探头的选择——等效负载举例
42
图讲信号完整性
信号完整性基础信号完整性问题过冲（overshoot/undershoot)振铃(ringing/ring back)非单调性(non-monotonic)码间串扰（ISI）同步开关噪声（SSN）噪声余量(noise margin)串扰(crosstalk)信号完整性（Signal Integrity）主要包括以下几方面问题：1.过冲（Overshoot/Undershoot)一般IC对于过冲的高度和宽度的容忍度都有指标。
因为过冲会使IC内部的ESD防护二极管导通，通常电流有100mA左右。
信号长期的过冲会使IC器件降质，并是电源噪声和EMI的来源之一。
2. 振铃（Ringing/Ring Back）振铃会使信号的threshold域值模糊，而且容易引起EMI。
3.非单调性(Non-monotonic)电平上升过程中的平台会产生非单调性，这有可能对电路有危害，特别是针对异步信号如：Reset、Clock等会有影响。
4. 码间串扰（ISI）主要是针对高速串行信号。
其产生的本质是前一个波形还没有进入稳态，另外也有可能是传输线对不同频率衰减不同所造成的。
一般通过眼图来观察，方法是输入一伪随机码，观察输出眼图。
5. 同步开关噪声（SSN）同步开关噪声会使单根静止的信号线上出现毛刺?V，另外还会影响输入电平的判断。
SSN的另一种现象是SSO（同步开关输出），这会使得传输线的特性如阻抗、延时等特性发生改变。
6. 噪声裕量（Noise Margin）控制噪声余量的目的是防止外界干扰，用于克服仿真没有分析到的一些次要因素。
一般对于TTL信号应留有200~300mV的余量。
7. 串扰（Crosstalk）串扰主要有线间串扰、回路串扰、通过平面串扰（常见于数模混合电路）三种形式。
通常示波器所观察到的数字信号。
图中为各相关的信号完整性参数：•Overshoot、Undershoot指信号的过冲。
•Ringback 指信号的振铃。
信号完整性分析培训课件
当电路中的信号能够以正确的时序、持续的时间 和电压的幅度进行传送，并到达输出端时，说明 该电路具有良好的信号完整性；而当信号不能正 常响应，就出现了信号完整性问题。
精品文档
信号完整性分析概念
一个数字系统能否正确工作，其关键在于信号定 时是否准确。
精品文档
信号完整性分析规则设置
1、激励信号规则(Signal Stimulus)规则
设置激励信号的种类，包括3种选项：“Constant Level”表示激励信号 为某个常数电平；“Single Pulse”表示激励信号为单脉冲信号； “Periodic Pulse”表示激励信号为周期性脉冲信号
设置激励信号高电平 脉宽的起始时间
信号定时与信号在传输线上的传输延迟，以及信 号波形的损坏程度都有密切关系。
差的信号完整性不是由某一单一因素导致的，而 是由板极设计中的多种因素共同引起的。
仿真证实，集成电路的切换速度过高，端接元件 的布设不正确，电路的互连不合理等，都会引发 信号完整性问题。
精品文档
பைடு நூலகம்
常见的信号完整性问题
Protel 99SE提供了一个高级的信号完整性分析器。 它能精确地模拟分析已步好线的PCB，可以测试 网络阻抗、下冲、过冲和信号斜率。
精品文档
信号完整性分析器
精品文档
信号完整性分析规则设置
5、信号下冲的上升沿(Undershoot-Rising Edge)规则：信号 下冲的上升沿与信号下冲的下降沿是相对应的。它定义了信 号上升边沿允许的最大下冲值，也即信号上升沿上低于信号 上位置的阻尼振荡，系统默认单位是伏特。
精品文档
信号完整性分析规则设置
Agilent频谱仪介绍PPT课件
[ Max Mixer Lvl: -10dBm 频谱仪混频器工作电平，Ref Lvl- AttenuationMixer Lvl
2021/3/9
11
频谱分析仪操作菜单
-------------基本参数设置
BW/
Avg
[ Res BW] Auto/Man
频谱仪分辨带宽, 1Hz~8MHz/步进变化。
激活Marker用于两个信号幅度/频率差值参数测试
[ Delta Pair] Ref/ 移动Delta Marker位置的方式（改变Ref 或Marker)
[ Span Pair] Span/center 设置Delta Marker测量的频率差值或中心值
[ Off ]
将Marker测量关闭
[ Select Marker] 1,2,3,4 选择激活测量的Marker
[ Function off]
关闭Marker测量功能
[ Marker Count]
频率计数器功率,提高信号频率测量分辨率和精度
2021/3/9
17
频谱分析仪操作菜单
-------------基本测量功能
Marker
[ Mkr CF] [ MKr CF step] [ MKr Start] [ MKr stop] [ MKr Ref Lvl ]
噪声,杂散
2021/3/9
3
完整的信号分析内容
带内测试项目
带外测试项目
频道内
{（In-channel） 频道外 （out of channel）
信号频率 信号功率/时间，平均/峰值功率 调制精度
邻道功率比(ACPR)
谐波 远端杂波
2021/3/9
4
安捷伦新一代信号发生器技术原理幻灯片PPT
本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！
33500A 全新的特性
带有背光的 4.3〞 高 分辨率彩色显示
Waveform DAC
Low-Pass Filter
Output
Clock (constant frequency)
采样时钟 〔频率固定〕
DDS (直接频率合成)原理 2/2
DDS 的实现任意波形输出的优缺点： 优点： 实现方式简单，硬件本钱低，设计成熟 可实现频率相位的微调 可以输出任意波形
缺点： 原始的波形数据被抽取输出，可能丧失高频分量 原始波形频率与抽取频率之间形成混叠信号，降低信噪比，
需要增加抗混叠滤波器 正弦信号输出频率最高，其他任意波形输出频率受限
Point by point (逐点输出)原理
33520提供16位的垂直分辨率，这样实现最小峰峰值为1mv，
E1445A N6030A
34951A, L4451A
3352xA
长度计数器
Length Counter
Address Counter
Address Waveform Memory
Reset
Data
地址计数器
DDS Clock
Clock (variable frequency)
采样时钟〔通过DDS产生 频率可变的时钟信号〕
Waveform DAC
Low-Pass Filter
Output
Point by point(逐点输出)优缺点
第7章 信号完整性分析.ppt
1）设置简便——就像在PCB编辑器中定义设计规则一样定义
《 电
设计参数(阻抗、上冲、下冲、斜率等)。
子
2）通过运行DRC，快速定位不符合设计需求的网络。
线
路
3）无需特殊经验要求，从PCB中直接进行信号完整性分析。
辅 助
4）提供快速的反射和串扰分析。
设 计
5）利用I／O缓冲器宏模型，无需额外的SPICE或模拟仿真知
电 子
一旦发现违规（violation），就会被标记出来（显示为
线 高亮度），提醒注意，同时如果PCB浏览管理器设为违
路
辅 规浏览模式，其中会显示违规的名称和具体内容。
助
设
实时检查并不是有多少规则，就检查多少项，而是
计 只检查设定项目，检查的项目可以调整，这种调整是通
Protel SE
过执行“Tools\Design Rule Check…”命令进行的，在 99 “Design Rule Check…”对话框的“On-Line”标签页中 》 完成。
辅
沿）”对话框，如图7-13所示。
助
设
计
Protel SE
99 》
第7章 信号完整性分析
六、信号基值(Base Value)
基值是信号在低状态时的稳定电压值，示意图见图7-14。该
《
规则定义了允许的最大的基值电压。在图7-3中选择第6项，即
电 子
Base Value项，单击“Add”按钮，弹出“Base Value”对话框，如
第7章 信号完整性分析
Protel 99 SE提供了多种设计规则，用户可对这些
《
设计规则进行重新定义。如图7-29所示。
电
子
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
55.接收性能测试分析23PCI-E 1/2/3、RapidIOPCI-E 1/2/3AGP x8DDR2/3、FBD10/100 EthernetGig Ethernet10 Gig ESCSI SAS1/2Fiber ChannelSAS1/2SATA2/3SATA4’97 ’98 ’99 ‘00 ’01 ’02 ’03 ’Parallel SerialProprietaryIBADatacenter Clusters10 Gig E所有的I/O 总线都向串行发展数据速率越来越快（>1Gbps）上升时间越来越快反射越来越大5要在频域进行数据的分析6+5 VoltSupplyGround+5 VoltSupplyGround7。
¾过孔；8¾电磁辐射；•。
可见，信号完整性设计的考虑因素是多方面的，设计中应把握主要方面，减少不确定性。
9 10典型信号完整性现象3：串行信号眼图问题原因很多：阻抗不连续，损耗阻抗不连续，损耗 (11)眼图概念12串行数据的软件时钟恢复方式138参考: Bell Communications Research, Inc (Bellcore), “Synchrouous Optical Network (SONET) Transport Systems: Common Generic Criteria, TR-253-CORE”, Issue 2, Rev No. 1, December19971415•热噪声(RJ)•占空比失真(DCD)•电源噪声(RJ, PJ)•芯片内部耦合(PJ, ISI)•匹配错误(ISI)另外一个含义是指数字信号的上升与下降（或称信号的跳变）非常之快16，当信号的上升时间小于6倍（有说4倍）信号传输延时（电长度）时即认为信号是高速信号，而与信号的频率无关。
t rise<t prop delay• 617安捷伦信号完整性测试分析全套解决方案18Receiver M tl b V il A20CardPackage•Matlab, Verilog_A结果测量•TDR and TDT•2-port and 4-port VNA•Eye Diagram•Advanced JitterDecoder ReceiverEqualizerSignal Recovery建模——传输线Account for impedance, delay, conductor loss, dielectric loss, and couplingMultilayer Interconnect Models use a built-in field-solver, and have both layout and schematic representationsMomentum EM simulator for arbitrary planar structures. Has layout and schematic representationsAnalytic models are fast,and have a layout andschematic representation21•2D Via model vertical current•3D Via model vertical and horizontal currents •Advanced Slot Via modeling22频域通道仿真•S-Parameter Measurements•Z-Parameters Measurements•Y-Parameter Measurements•Group Delay23Monte Carlo Simulation Dielectric Constant variation (10%) High Frequency Response Degradation Rise/Fall Performance is EffectedTDR/TDT仿真24I/O驱动+ 互连仿真For illustration purpose we used Virtex-II Pro I/O simulation in this example25Allegro PCB Design Environment ADS design and simulation environment 262D/3D电磁场仿真isolated traceharmonic signal0.4 GHzoutput27S(1,1)isolated traceS(1,2)isolated trace 仿真结果查看——眼图和模板280810001E-3129-400-2000200400-6006000.20.40.60.80.0Time, fsecDDJHistDDJFHistDDJRHist-6-4-20246-88200400600800Time, psecTJHistRJPJHistDDJHist0.20.40.60.80.0 1.0UI308参考: Bell Communications Research, Inc (Bellcore), “Synchrouous Optical Network (SONET) Transport Systems: Common Generic Criteria, TR-253-CORE”, Issue 2, Rev No. 1, December19973132PeriodicJitter (PJ)Data DependentJitter (DDJ)Inter-symbolInterference (ISI)Duty CycleDistortion (DCD)Sub Rate Jitter(SRJ)UncorrelatedPJ33•热噪声(RJ)•占空比失真(DCD)•电源噪声(RJ, PJ)•芯片内部耦合(PJ, ISI)•匹配错误(ISI) 86100C 一键式抖动测试和分析34EZJIT+：基本抖动分析SignalTrendHistogramSpectrum 35EZJIT+：高级抖动分析36s3775050100150200250Actual TJ (ps)Fa数字信号的眼图38眼图模板39串行数据的时钟恢复方式40以恢复的每一个时钟累积显示可到实时眼图同时可以调用模板测试41模板测试有问题，可以定位具体有问题的数据位42以恢复的时钟为基准可以进行8b/10b解码43可以进行串行触发和搜索44并行总线时钟恢复和眼图形成例中：DDR 建立时间/保持时间模板读写分开，隔离3态45创新的图形化触发功能：InfiniiScanZone Qualify “must / must not pass” zonesGeneral Serial Software Trigger can isolate eventsup to 80 bitRunt software finder 46finds Runt signal like the hardware solutionNon-monotonic Edge finder isolates non-monotonic edge no hardware solution canDDR2Read/Write触发–InfiniiScan47READ・WRITE SignalsExisting TogetherWRITE Only Trigger48340MHz 3.4GHz均衡测试结果3.4Gb/s signal49Eye Pattern without Equalizer Eye Pattern with Equalizer示波器和逻辑分析仪集成调试90000系列示波器13 GHz16900系列逻辑分析系统9000系列示波器5016800系列逻辑分析仪5000/6000/7000 便携式示波器100 MHz4、本底噪声是同类仪器的1/3~1/2！52本底噪声是同类仪器的5、触发抖动是同类仪器的1/10；6、40GSa/s 采样下，波形捕获速率比同类仪器快100倍。
Faraday CagedNew ADNew Memory53Acquisition最大输入电压探头的典型带宽是12GHz 支54N5381A12 GHz 差分焊接式连接探头: 220 fF 输入电容, 50 kOhm 输入电阻, 4”长, 2 mm 前端尺寸, < 1 mm 最小连接间距N5382A12 GHz 差分点测式连接探头:220 fF 输入电容, 50 kOhm 输入电阻z SMA探头z差分和单端测试Probing in confined spaces10 cm solder-in probe head10 cm socketed probe head Differential browsing probe head 55影响抖动/眼图测试关键点：示波器底噪声3.1mV RMS @ 100mV/div56规范= 500fs RMS测试结果= 270fs RMS57传统高速深存储示波器结构图MegaZoom快响应深存储示波器结构图58深采集存储器MegaZoom 协同CPU，加速数据处理:•刷新速率快•前面板响应速度快59注入的能量传送的能量60快沿发生器典型快沿特性: 200 mV, 250 kHz35 ps快沿的方波ZoZ≠ZoZ=反射的能量∞E (ΔV)61Zero ΩZ L =Z 0ΩE/2V iV rV rTime显示的TDR曲线TDR曲线提供与被测传输线对应关系的特性典型的TDR结果¾A: 50 Ohm电缆¾B: 探头接触点¾C: 50 Ohm微带线¾D: 75 Ohm微带线¾E: 50 Ohm微带线¾F: 开路A B CDEF62¾去嵌入¾虚拟码形发生器¾眼图仿真,模板测量¾RLCG提取¾模型输出到ADS 或HSPICE63GPIBS-参数TDR•眼图仿真，模板测64眼图仿真，模板测量•RLCG 参数提取眼图RLCG 参数PLTS 眼图分析PLTS 虚拟眼图发生器眼图测得的数据(TDR or VNA)冲击响应卷积65ResistanceCapacitanceInductanceL11R11R12ConductanceResistanceCapacitanceInductanceConductanceG11C11L12C12G1266ADS 原理图传输线的RLCG 模型过孔处发生模式转673815UI @33UI1UI69Fibre Channel 4.25 Gb/s .38 1.5 UI @42.5 kHz .33 UI 99.1 UI FB-DIMM AMB1.0.4 UI .5 UI @ 20kHz .3 UI .1 UI .28 UI30kHz,0/-.5%XFI/XFP.3515 UI @ 2kHz99.2 UI9SATA II.35 UI-.35 UI.3 UI30kHz,•差分触发输出业界领先的误码分析仪技术随机抖动RJ •位恢复模式•快速总体抖动测量+最完整的，最精确的抖动注入和产速率范围: 150 Mb/s –12.5 Gb/s / 7 Gb/s70周期性抖动PJ 边界不相关抖动BUJ码间干扰ISI 正弦波干扰SI。