可预置30S的定时显示报警系统课设
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计数器波形如图4.6所示
图 4.6
其功能表如表4.2所示
CP
Q3
Q2
Q1
Q0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
表 4.2
此时74161计数器为十进制计数器，可进行十进制的计数。
4.4
报警电路利用的是BJT放大信号，将放大信号传给报警器。
当放电结束后，T截止，Vcc将通过 向电容器C1充电， 由Vcc/3上升到2Vcc/3所需的时间为
当 上升到2Vcc/3时，电路又翻转为低电平。由此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。电路的振荡频率为
图 4.1
图 4.2
根据频率计算公式 ，可使电容为0.143μF，为了使振荡器能够起振且频率不太大，减少分频器的使用取 =24.7kΩ， =10kΩ
（2）单报警电路（到时报警一次）；
（3）其他。
2 设计思路
可预置30S的定时显示报警系统设计的整体思路，首先需要一个能产生方波脉冲的信号源为电路提供输入信号，然后是计时用的计数器，接下来就需要显示特定时间，并使报警器在30S时报警。
信号源的确定。查找资料发现555定时器可产生方波脉冲，但由于其频率为1Hz时不能起振，故需要根据555定时器频率计算公式调整合适的电阻，使之能够起振。但发现此时的频率过大，不能使计数器准确计时，故需要分频器将频率降低到1Hz。发现JK触发器的JK端均接1时，每一个下降沿都会翻转一次，实现二分频，多个JK触发器串连在一起便可实现四分频，八分频……根据计算最终确定R1为24.7kΩ，R2为10kΩ，C为0.143μF，串联八个JK触发器。
4.2
JK触发器的JK端均接1时，CP端每遇输入波形的下降沿时会翻转一次，从而进行分频，在电路中的连接方式如图4.3，波形如图4.4
图 4.3
图 4.4
JK触发器的功能表如表4.1所示
CP
J
K
↓
0
0
不变
↓
0
1
0
↓
1
0
1
↓
1
1
翻转
表 4.1
由JK触发器的功能表可看出，当J=1，K=0时，触发器的下一状态将被置1；当J=0，K=1时，将被置0；J=K=0时，触发器状态保持不变；J=K=1时，触发器翻转。在所以类型的触发器中，JK触发器具有最强的逻辑功能，它能执行置1，置0，不变和翻转四种操作，并可用简单的简单的附加电路转化为其他功能的触发器，因此在数字电路中有较广泛的应用。
沈阳工程学院
课 程 设 计
设计题目：可预置30S的定时显示报警系统
系别自动化学院班级测本
学生姓名学号
指导教师职称讲师
起止日期：2014年9月1日起——至2014年9月5日止
沈阳工程学院
课程设计任务书
课程设计题目：可预置30S的
定时显示报警系统
系 别自动化学院班级
学生姓名
学 号
指导教师职称讲师
课程设计进行地点：F303
（1）清0。当清0端Rd=0时，使计数器清0，即使QaQbQcQd=0000。
（2）置数。当预置端Ld=0，而Rd=1时，在置数输入端A、B、C和D预置某个外加数。
（3）当CP上升沿到达时，可将数据A、B、C、D送到相应触发器输入端，使QaQbQcQd=ABCD，完成置数功能。
（4）计数。当Rd=Ld=Ep=Et=1时，输入计数脉冲CP，电路状态二进制自然序依次递增1，直到QdQcQbQa=1111时，进位输出端RCO输出高电平进位信号RCO=1。
0.1
5
4
3
2
工作能力
态度
工作态度认真，遵守纪律，出勤情况是否良好，能够独立完成设计工作，
0.2
5
4
3
2
工作量
按期圆满完成规定的设计任务，工作量饱满，难度适宜。
0.2
5
4
3
2
说明书的质量
说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。
0.5
任 务 下 达 时 间：2014年8月31日
起止日期：2014年9月1日起——至9月5日止
教研室主任2014年8月31日批准
课程设计（论文）任务书
1．设计题目：可预置的定时显示报警系统
1.1设计目的：（1）掌握可预置的定时显示报警系统的构成、原理与设计方法；
（2）熟悉集成电路的使用方法。
1.2基本要求：（1）设计一个可预置30秒的显示报警系统；
2．设计过程的基本要求：
2.1基本部分必须完成，发挥部分可以在已给的或自己寻找的资料范围内任选1-2个方向：
2.2符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；
2.3设计过程的资料、草稿要求保留并随设计报告一起上交；
3．报告的基本要求：
3.1 蓝黑色或黑色钢笔或碳素笔书写，不允许用圆珠笔。项目齐全、字迹工整，有条件的可以打印，不少于3000字，有条件的可打印，不允许复印。
SR锁存器是一种具有简单功能的双稳态存储电路，电路有两个输入端，其中S端为置1端，R端为复位端或清零端。SR锁存器的功能表如表4.3所示
S
R
Q
状态
0
0
不变
不变
保持
0
1
0
1
0
1
0
1
0
1
1
1
0
0
不确定
表4.3
该电路锁存器整体构成如图4.8所示
图 4.8
其整体的功能表如表4.4所示
A3
A2
A1
A0
s
0
0
0
当来自计数器的信号为000000时，信号经过与非门传给BJT的基极，然后接通报警器并连接电源，电源为报警器提供电压。电路如图4.7所示
图 4.7
4.5
本电路锁存器是利用两个或非门，一个或门和一个SR锁存器构成，其对于计数器输出信号可以进行选择，当计数器1，即计数个位数字的计数器为0或5时，信号能够通过三个门电路并为SR锁存器输入1，使SR锁存器能够输出1，当计数器为其他值时SR锁存器输出为0。
关键词可预置，显示，报警
1.1
1.2
（1）基本部分必须完成，发挥部分可以在已给的或自己寻找的资料范围内任选1-2个方向：
（2）符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；
（3）设计过程的资料、草稿要求保留并随设计报告一起上交；
1.2.1
（1）掌握可预置的定时显示报警系统的构成、原理与设计方法；
0
1
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
1
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
0
0
1
0
表 4.4
其波形如图4.9所示
图 4.9
4.6 译码器
7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。 7448的功能表如表4.5所示，它有3个辅助控制端LT、RBI、BI/RBO,现简要说明如下：
本分频器根据振荡器的频率进行分频，当串联8个JK触发器时，可使输出端输出的频率为1Hz，故这里采用8个JK触发器进行分频。
4.3
161是可预置、可保持同步的四位二进制加法计数器。161有TTL系列中的54/74161、54/74LS161和54/74/F161以及CMOS系列中的54/74HC161、54/74HCT161等。
报警器。计数器的输出接BJT基极放大，另两端接电源和报警器组成报警电路。
译码显示器的确定。译码显示器种类很多，根据老师上课所讲内容以及所查资料决定用7448译码器。
3 设计方框图
4 各部分电路设计及参数计算
4.1
用555定时器组成的多谐振荡器如图4.1所示，波形如图4.2所示。接通电源后，电容C1被充电，当 上升到2Vcc/3时，使 为低电平，同时放点三极管T导通，此时电容C1通过 和T放电， 下降。当 下降到Vcc/3时， 反转为高电平。电容C1放电所需的时间为
3
2014.9.03
逻辑原理图；书写设计报告
打分
4
2014.9.04
总体逻辑图
打分
5
20பைடு நூலகம்4.9.05
答辩、报告
打分
2014-9-1
沈 阳 工 程 学 院
系（部）：自动化学院班级：学生姓名：
指 导 教 师 评 审 意 见
评价
内容
具 体 要 求
权重
评分
加权分
调研
论证
能独立查阅文献,收集资料；能制定课程设计方案和日程安排。
计数器的确定。查找资料及听讲的上课内容可决定计数器用74LVC161，根据74LVC161计数器的特点可连接成一个00至29的30S计数器。但若直接接在显示器则没一个数值均会由显示器显示出来，故需要一个锁存器选择输出到译码显示器的数值，查资料可决定用门电路和RS锁存器共同组成锁存部分，当计数器为0或5时，锁存器输出高电势，译码器接通显示数值。
图 4.5
图4.5所示的十进制计数器，是借助74LVC161的异步清零功能实现的。74LVC161从0000状态开始计数，当第十个CP脉冲上升沿到达时，输出 =1010，通过一个与非门译码后，反馈给 端一个清零信号，立即使 返回到0000状态。此刻，产生清零信号的条件已消失， 端随之变为高电平，74LVC161重新从0000状态开始新的计数周期。这样就跳过了1010--1111六个状态，构成十进制计数器。需要说明的是，电路是在进入1010状态后，才立即被置成0000状态的，即1010状态会在极短的瞬间存在。
5
4
3
2
指导教师评审成绩
（加权分合计乘以12）
分
加权分合计
指 导 教 师 签 名：
年 月 日
评 阅 教 师 评 审 意 见
评价
内容
具 体 要 求
权重
评分
加权分
查阅
文献
查阅文献有一定广泛性；有综合归纳资料的能力
0.2
5
4
3
2
工作量
工作量饱满，难度适中。
0.5
5
4
3
2
说明书的质量
说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。
1. 灭灯输入BI/RBO
BI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI＝0时，无论其它输入端是什么电平，所有各段输入a～g均为0，所以字形熄灭。
2. 试灯输入LT
当LT＝0时，BI/RBO是输出端，且RBO＝1，此时无论其它输入端是什么状态，所有各段输出a～g均为1,显示字形8。该输入端常用于检查7488本身及显示器的好坏。
（5）保持。当Rd=Ld=1，同时使能端Ep或Et中有一个为0时，无论有计数脉冲CP
（6）送入，计数器状态均不会发生变化。利用一片161和一个非门，就可以构成N〈=16的任意进制计数器，利用多片161可以在不增加外部器件的条件下，构成同步多级二进制计数器。
本电路中74161计数器采用的是十进制，电路如图4.5所示
（2）熟悉集成电路的使用方法。
1.2.2 基本要求
（1）设计一个可预置30秒的显示报警系统；
（2）要求预置30秒加到0秒报警；
（3）每隔5秒显示一次时间（30秒、25秒，……，0秒显示），系统能准确地预置和清零；
（4）可控制的计数、（锁存、）译码、显示系统。
1.2.3 发挥部分
（1）双报警电路（启动与到时各报警一次）；
（2）要求预置30秒减到0秒报警（也可预置0秒加到30秒报警）；
（3）每隔5秒显示一次时间（30秒、25秒，……，0秒显示），系统能准确地预置和清零；
（4）可控制的计数、（锁存、）译码、显示系统。
1.3发挥部分：（1）双报警电路（启动与到时各报警一次）；
（2）单报警电路（到时报警一次）；
（3）其他。
0.3
5
4
3
2
评阅教师评审成绩
（加权分合计乘以8）
分
加权分合计
评 阅 教 师 签 名：
年 月 日
课 程 设 计 总 评 成 绩
分
中 文 摘 要
我设计的是一个30S定时显示报警系统，该电路主要由振荡器，分频器，计数器，报警器，锁存器，译码器，显示器组成。其中振荡器采用555定时器，由于其频率高故需分频，分频器采用JKFF，分频后的输出频率为1Hz，振荡器和分频器相当于信号源，为电路提供脉冲信号。分频器输出端连接计数器输入端，本电路计数器采用的是74LVC161，计数器每遇到一个上升沿时计数一次，个位的计数器为十进制，十为计数器为3进制。个位计到9后变为0，十的计数器加1，十位计到2后变为0，如此便使计数器从00到29循环计数。计数器输出端通过或非门连接到报警电路，当计数器各位均为0时，报警器报警。报警电路由电源，三极管放大器以及报警器组成。计数器输出端另接锁存器，锁存器采用两个或非门，一个或门和一个RS锁存器共同组成，当计数器为0或5时，RS锁存器的Q端输出高电势，输出高电势的Q端与7448译码器使能端连接，故计数器每计数5S，译码器使能端输入一次高电势，显示器就能每隔5S显示一次。
3.2装订顺序：封面、任务书、成绩评定表、中文摘要、关键词、目录、正文（正文的具体要求按老师讲课要求）、致谢、参考文献、附录（逻辑电路图与实际接线图）。
4.时间进度安排：
顺序
阶段日期
计划 完 成 内 容
备注
1
2014.9.01
主要设计内容，原始框图
打分
2
2014.9.02
框图及初步原理图完成情况
打分
图 4.6
其功能表如表4.2所示
CP
Q3
Q2
Q1
Q0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
表 4.2
此时74161计数器为十进制计数器，可进行十进制的计数。
4.4
报警电路利用的是BJT放大信号，将放大信号传给报警器。
当放电结束后，T截止，Vcc将通过 向电容器C1充电， 由Vcc/3上升到2Vcc/3所需的时间为
当 上升到2Vcc/3时，电路又翻转为低电平。由此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。电路的振荡频率为
图 4.1
图 4.2
根据频率计算公式 ，可使电容为0.143μF，为了使振荡器能够起振且频率不太大，减少分频器的使用取 =24.7kΩ， =10kΩ
（2）单报警电路（到时报警一次）；
（3）其他。
2 设计思路
可预置30S的定时显示报警系统设计的整体思路，首先需要一个能产生方波脉冲的信号源为电路提供输入信号，然后是计时用的计数器，接下来就需要显示特定时间，并使报警器在30S时报警。
信号源的确定。查找资料发现555定时器可产生方波脉冲，但由于其频率为1Hz时不能起振，故需要根据555定时器频率计算公式调整合适的电阻，使之能够起振。但发现此时的频率过大，不能使计数器准确计时，故需要分频器将频率降低到1Hz。发现JK触发器的JK端均接1时，每一个下降沿都会翻转一次，实现二分频，多个JK触发器串连在一起便可实现四分频，八分频……根据计算最终确定R1为24.7kΩ，R2为10kΩ，C为0.143μF，串联八个JK触发器。
4.2
JK触发器的JK端均接1时，CP端每遇输入波形的下降沿时会翻转一次，从而进行分频，在电路中的连接方式如图4.3，波形如图4.4
图 4.3
图 4.4
JK触发器的功能表如表4.1所示
CP
J
K
↓
0
0
不变
↓
0
1
0
↓
1
0
1
↓
1
1
翻转
表 4.1
由JK触发器的功能表可看出，当J=1，K=0时，触发器的下一状态将被置1；当J=0，K=1时，将被置0；J=K=0时，触发器状态保持不变；J=K=1时，触发器翻转。在所以类型的触发器中，JK触发器具有最强的逻辑功能，它能执行置1，置0，不变和翻转四种操作，并可用简单的简单的附加电路转化为其他功能的触发器，因此在数字电路中有较广泛的应用。
沈阳工程学院
课 程 设 计
设计题目：可预置30S的定时显示报警系统
系别自动化学院班级测本
学生姓名学号
指导教师职称讲师
起止日期：2014年9月1日起——至2014年9月5日止
沈阳工程学院
课程设计任务书
课程设计题目：可预置30S的
定时显示报警系统
系 别自动化学院班级
学生姓名
学 号
指导教师职称讲师
课程设计进行地点：F303
（1）清0。当清0端Rd=0时，使计数器清0，即使QaQbQcQd=0000。
（2）置数。当预置端Ld=0，而Rd=1时，在置数输入端A、B、C和D预置某个外加数。
（3）当CP上升沿到达时，可将数据A、B、C、D送到相应触发器输入端，使QaQbQcQd=ABCD，完成置数功能。
（4）计数。当Rd=Ld=Ep=Et=1时，输入计数脉冲CP，电路状态二进制自然序依次递增1，直到QdQcQbQa=1111时，进位输出端RCO输出高电平进位信号RCO=1。
0.1
5
4
3
2
工作能力
态度
工作态度认真，遵守纪律，出勤情况是否良好，能够独立完成设计工作，
0.2
5
4
3
2
工作量
按期圆满完成规定的设计任务，工作量饱满，难度适宜。
0.2
5
4
3
2
说明书的质量
说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。
0.5
任 务 下 达 时 间：2014年8月31日
起止日期：2014年9月1日起——至9月5日止
教研室主任2014年8月31日批准
课程设计（论文）任务书
1．设计题目：可预置的定时显示报警系统
1.1设计目的：（1）掌握可预置的定时显示报警系统的构成、原理与设计方法；
（2）熟悉集成电路的使用方法。
1.2基本要求：（1）设计一个可预置30秒的显示报警系统；
2．设计过程的基本要求：
2.1基本部分必须完成，发挥部分可以在已给的或自己寻找的资料范围内任选1-2个方向：
2.2符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；
2.3设计过程的资料、草稿要求保留并随设计报告一起上交；
3．报告的基本要求：
3.1 蓝黑色或黑色钢笔或碳素笔书写，不允许用圆珠笔。项目齐全、字迹工整，有条件的可以打印，不少于3000字，有条件的可打印，不允许复印。
SR锁存器是一种具有简单功能的双稳态存储电路，电路有两个输入端，其中S端为置1端，R端为复位端或清零端。SR锁存器的功能表如表4.3所示
S
R
Q
状态
0
0
不变
不变
保持
0
1
0
1
0
1
0
1
0
1
1
1
0
0
不确定
表4.3
该电路锁存器整体构成如图4.8所示
图 4.8
其整体的功能表如表4.4所示
A3
A2
A1
A0
s
0
0
0
当来自计数器的信号为000000时，信号经过与非门传给BJT的基极，然后接通报警器并连接电源，电源为报警器提供电压。电路如图4.7所示
图 4.7
4.5
本电路锁存器是利用两个或非门，一个或门和一个SR锁存器构成，其对于计数器输出信号可以进行选择，当计数器1，即计数个位数字的计数器为0或5时，信号能够通过三个门电路并为SR锁存器输入1，使SR锁存器能够输出1，当计数器为其他值时SR锁存器输出为0。
关键词可预置，显示，报警
1.1
1.2
（1）基本部分必须完成，发挥部分可以在已给的或自己寻找的资料范围内任选1-2个方向：
（2）符合设计要求的报告一份，其中包括逻辑电路图、实际接线图各一份；
（3）设计过程的资料、草稿要求保留并随设计报告一起上交；
1.2.1
（1）掌握可预置的定时显示报警系统的构成、原理与设计方法；
0
1
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
1
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
0
0
1
0
表 4.4
其波形如图4.9所示
图 4.9
4.6 译码器
7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。 7448的功能表如表4.5所示，它有3个辅助控制端LT、RBI、BI/RBO,现简要说明如下：
本分频器根据振荡器的频率进行分频，当串联8个JK触发器时，可使输出端输出的频率为1Hz，故这里采用8个JK触发器进行分频。
4.3
161是可预置、可保持同步的四位二进制加法计数器。161有TTL系列中的54/74161、54/74LS161和54/74/F161以及CMOS系列中的54/74HC161、54/74HCT161等。
报警器。计数器的输出接BJT基极放大，另两端接电源和报警器组成报警电路。
译码显示器的确定。译码显示器种类很多，根据老师上课所讲内容以及所查资料决定用7448译码器。
3 设计方框图
4 各部分电路设计及参数计算
4.1
用555定时器组成的多谐振荡器如图4.1所示，波形如图4.2所示。接通电源后，电容C1被充电，当 上升到2Vcc/3时，使 为低电平，同时放点三极管T导通，此时电容C1通过 和T放电， 下降。当 下降到Vcc/3时， 反转为高电平。电容C1放电所需的时间为
3
2014.9.03
逻辑原理图；书写设计报告
打分
4
2014.9.04
总体逻辑图
打分
5
20பைடு நூலகம்4.9.05
答辩、报告
打分
2014-9-1
沈 阳 工 程 学 院
系（部）：自动化学院班级：学生姓名：
指 导 教 师 评 审 意 见
评价
内容
具 体 要 求
权重
评分
加权分
调研
论证
能独立查阅文献,收集资料；能制定课程设计方案和日程安排。
计数器的确定。查找资料及听讲的上课内容可决定计数器用74LVC161，根据74LVC161计数器的特点可连接成一个00至29的30S计数器。但若直接接在显示器则没一个数值均会由显示器显示出来，故需要一个锁存器选择输出到译码显示器的数值，查资料可决定用门电路和RS锁存器共同组成锁存部分，当计数器为0或5时，锁存器输出高电势，译码器接通显示数值。
图 4.5
图4.5所示的十进制计数器，是借助74LVC161的异步清零功能实现的。74LVC161从0000状态开始计数，当第十个CP脉冲上升沿到达时，输出 =1010，通过一个与非门译码后，反馈给 端一个清零信号，立即使 返回到0000状态。此刻，产生清零信号的条件已消失， 端随之变为高电平，74LVC161重新从0000状态开始新的计数周期。这样就跳过了1010--1111六个状态，构成十进制计数器。需要说明的是，电路是在进入1010状态后，才立即被置成0000状态的，即1010状态会在极短的瞬间存在。
5
4
3
2
指导教师评审成绩
（加权分合计乘以12）
分
加权分合计
指 导 教 师 签 名：
年 月 日
评 阅 教 师 评 审 意 见
评价
内容
具 体 要 求
权重
评分
加权分
查阅
文献
查阅文献有一定广泛性；有综合归纳资料的能力
0.2
5
4
3
2
工作量
工作量饱满，难度适中。
0.5
5
4
3
2
说明书的质量
说明书立论正确，论述充分，结论严谨合理，文字通顺，技术用语准确，符号统一，编号齐全，图表完备，书写工整规范。
1. 灭灯输入BI/RBO
BI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI＝0时，无论其它输入端是什么电平，所有各段输入a～g均为0，所以字形熄灭。
2. 试灯输入LT
当LT＝0时，BI/RBO是输出端，且RBO＝1，此时无论其它输入端是什么状态，所有各段输出a～g均为1,显示字形8。该输入端常用于检查7488本身及显示器的好坏。
（5）保持。当Rd=Ld=1，同时使能端Ep或Et中有一个为0时，无论有计数脉冲CP
（6）送入，计数器状态均不会发生变化。利用一片161和一个非门，就可以构成N〈=16的任意进制计数器，利用多片161可以在不增加外部器件的条件下，构成同步多级二进制计数器。
本电路中74161计数器采用的是十进制，电路如图4.5所示
（2）熟悉集成电路的使用方法。
1.2.2 基本要求
（1）设计一个可预置30秒的显示报警系统；
（2）要求预置30秒加到0秒报警；
（3）每隔5秒显示一次时间（30秒、25秒，……，0秒显示），系统能准确地预置和清零；
（4）可控制的计数、（锁存、）译码、显示系统。
1.2.3 发挥部分
（1）双报警电路（启动与到时各报警一次）；
（2）要求预置30秒减到0秒报警（也可预置0秒加到30秒报警）；
（3）每隔5秒显示一次时间（30秒、25秒，……，0秒显示），系统能准确地预置和清零；
（4）可控制的计数、（锁存、）译码、显示系统。
1.3发挥部分：（1）双报警电路（启动与到时各报警一次）；
（2）单报警电路（到时报警一次）；
（3）其他。
0.3
5
4
3
2
评阅教师评审成绩
（加权分合计乘以8）
分
加权分合计
评 阅 教 师 签 名：
年 月 日
课 程 设 计 总 评 成 绩
分
中 文 摘 要
我设计的是一个30S定时显示报警系统，该电路主要由振荡器，分频器，计数器，报警器，锁存器，译码器，显示器组成。其中振荡器采用555定时器，由于其频率高故需分频，分频器采用JKFF，分频后的输出频率为1Hz，振荡器和分频器相当于信号源，为电路提供脉冲信号。分频器输出端连接计数器输入端，本电路计数器采用的是74LVC161，计数器每遇到一个上升沿时计数一次，个位的计数器为十进制，十为计数器为3进制。个位计到9后变为0，十的计数器加1，十位计到2后变为0，如此便使计数器从00到29循环计数。计数器输出端通过或非门连接到报警电路，当计数器各位均为0时，报警器报警。报警电路由电源，三极管放大器以及报警器组成。计数器输出端另接锁存器，锁存器采用两个或非门，一个或门和一个RS锁存器共同组成，当计数器为0或5时，RS锁存器的Q端输出高电势，输出高电势的Q端与7448译码器使能端连接，故计数器每计数5S，译码器使能端输入一次高电势，显示器就能每隔5S显示一次。
3.2装订顺序：封面、任务书、成绩评定表、中文摘要、关键词、目录、正文（正文的具体要求按老师讲课要求）、致谢、参考文献、附录（逻辑电路图与实际接线图）。
4.时间进度安排：
顺序
阶段日期
计划 完 成 内 容
备注
1
2014.9.01
主要设计内容，原始框图
打分
2
2014.9.02
框图及初步原理图完成情况
打分