2章-晶体管的寄生效应
《半导体集成电路》考试题目及参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
工程技术基础-热插拔知识详解及案例分析
目录第一章热插拔概述 ----------------------------------------------------------------------------------- 21.1历史-------------------------------------------------------------------------------------------------------- 21.2热插拔常见问题 ---------------------------------------------------------------------------------------- 2第二章热插拔导致的闩锁效应及其防治 -------------------------------------------------------- 42.1闩锁效应及其机理------------------------------------------------------------------------------------- 42.2闩锁的产生条件 ---------------------------------------------------------------------------------------- 62.3闩锁的常见诱发原因---------------------------------------------------------------------------------- 62.4热插拔诱发闩锁的原因分析 ------------------------------------------------------------------------ 62.5闩锁的预防措施 ---------------------------------------------------------------------------------------- 7第三章热插拔导致的静电问题及其防治 -------------------------------------------------------- 83.1静电产生 ------------------------------------------------------------------------------------------------- 83.2静电放电失效机理------------------------------------------------------------------------------------- 9第四章热插拔导致的浪涌问题及其防治 ------------------------------------------------------- 114.1浪涌说明 ------------------------------------------------------------------------------------------------ 114.1.1概念 ---------------------------------------------------------------------------------------------- 114.1.2产生原因---------------------------------------------------------------------------------------- 114.1.3影响 ---------------------------------------------------------------------------------------------- 124.2浪涌防治 ------------------------------------------------------------------------------------------------ 134.2.1交错引脚法------------------------------------------------------------------------------------- 134.2.2热敏电阻法------------------------------------------------------------------------------------- 144.2.3单芯片热插拔控制器 ------------------------------------------------------------------------ 15第五章总线热插拔 ---------------------------------------------------------------------------------- 175.1 I2C总线热插拔---------------------------------------------------------------------------------------- 175.2 I2C总线热插拔案例 --------------------------------------------------------------------------------- 185.3 74LVT16245在总线热插拔中应用 --------------------------------------------------------------- 195.5扩展知识CompactPCI总线热插拔------------------------------------------------------------- 21第六章热插拔最新解决方案-数字热插拔芯片 ------------------------------------------------ 246.1热插拔芯片的理念------------------------------------------------------------------------------------ 246.2典型应用框图 ------------------------------------------------------------------------------------------ 24第一章热插拔概述1.1历史热插拔（hot-plugging或Hot Swap）即带电插拔，是指将设备板卡或模块等带电接入或移出正在工作的系统，而不影响系统工作的技术。
集成电路试题库
半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。
集成在一块半导体基片上。
封装在一个外壳内，执行特定的电路或系统功能。
2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写岀它们对应的英文缩写【答案：】小规模集成电路（SSI），中规模集成电路（MSI ），大规模集成电路（VSI），超大规模集成电路（VLSI ），特大规模集成电路（ULSI ），巨大规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪几类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4、按电路功能或信号类型分，半导体集成电路分为哪几类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。
5、什么是特征尺寸？它对集成电路工艺有何影响？【答案：】集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。
是衡量集成电路加工和设计水平的重要标志。
它的减小使得芯片集成度的直接提高。
6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】集成蔭--牛芯片上容帥的晶体莒的数目*辭畑:指包含我千上百于芯片的大圆硅片的玄径丄竝S1S4 :指段有封装的单个集成唱路“摩尔定律:集成电路的芯片的集咸度三年毎三年提四倍而加工尺寸缩屮远除分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同，分析它的工作原7、理。
【答案：1T 二 CLJj 吗 MjkA —ir —该电路可以完成 NAND 逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS 管M kp ，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。
对于一般的动态组合逻辑电路，在评估阶段， A= “ H B= “ L ”荷被OUT 处和A 处的电荷分配，整体的阈值下降，可能导致OUT 的输出错误。
抑制晶体管有源寄生效应研究
第 ｌ ９卷 第 ２期 ２０ ０ ７年 ６月
甘 肃 科 学 学 报
Ｊ ｕ ｎ ｌｏ ｎ ｕ Ｓ ｉｎ ｅ ｏ ｒ ａ ｆＧａ ｓ ｃｅ ｃ ｓ
Ｖｏ ． ９ Ｉ１
Ｎｏ ．２
Ｊ ．０７ ｕｎ ２ ０
抑 制 晶体 管 有源 寄 生效 应 研 究
Ｔｈｅ Ｒｅ ｅ ｒ ｈ ｔ ｓ ｒ ｉ ｔｖ ｆ ｃ ｓ ｏ ｒ ｓ ｔ ａ ｉ ｔ ｒ ｓ ａ ｃ ｏ Ｒｅ ｔ ａ ｎ Ａｃ ｉ ｅ Ｅｆ ｅ ｔ ｆ Ｐａ ａ ｉ ｅ Ｔｒ ｎｓｓ ｏ ｓ
Ｗ Ｕ ｅ ，Ｓ Ｗ ｉ ＵＮ ｎ，Ｍ Ａ ｏ ｇ ｑ ａ Ｑｉ Ｚ ｎ —ｕｎ
ｃ ａ ａ ｔ ｒｚ ｉ ｉ ｌｉ ｔ ｇ ａ ｅ ｒ ｎ ｉｔ ｒ ｈ ｔ ｈ ｖ ｏ ｒ ｌ ｙ ｒ ｓ ｒ ｃ ｕ ｅ ｈ ｒ ｃ ｅ ｉｅ ｄ ｇ ｔ ｎ ｅ ｒ ｔ ｄ ｔ ａ ｓｓ ｏ ｓ ｔ ａ ａ ｅ ａ ｆ ｕ —ａ ｅ ｔ ｕ ｔ ｒ ．Ｔｈ ａ ａ ｏ ａ ｅ ｄ ｔ ｆＥＭ ｄ ｌｉ ｔ ｅ ｍｏ ｅ ｓ ｏ ｂ
ｄ ａｔ ｅ ｌ ｗｉｈ ｗｉｈｏｕ ｐ ｏ ｍａ ｉ ｔ ｔ ｔ ａ ｐｒ ｘｉ ｔｏｎ． Ｂｙ ｃ ｏｍｐ ｒｎｇ ｔ ａ ｉ ｔｏ ｆ ｔ ｒ ｅ ｌ ａ ｉ ｈｅ ｖ ｒａ ｉ ｎｓ ｏ ｈｅ ｃｕ ｒ ｎｔ ｆｏｗｉ ｈｒ ｕ ａ ｈ ＰＮ ｎｇ ｔ ｏ ｇｈ ｅ ｃ
述 出来 ． 望这 些研 究 、 算 可作 为改 善 寄生晶 体管 希 计 影 响 的理 论 根 据 ， 为集 成 电 路 的继 续 发展 做 出 自己
Ｋｅ ｒ ｓ Ｅｂ ｒ — ｏ ｌ ｙ ｗｏ ｄ ： ｅ ｓ Ｍ ｌ ｍｏ ｅ ；ｐ ｒ ｓｔ ｒ ｎ ｉｔ ｒ ；ｗｉｈ ｕ ｐ ｒ ｘ ｍａ ｉ ｎ ｄ ｌ ａ ａ ｉｅ ｔ ａ ｓｓ ｏ ｓ ｔ ｏ ｔ ａ ｐ ｏ ｉ 中 ， 于其 衬底 影 响 导 由
电力电子技术_第2章_器件5_IGBT
IGBT的转移特性和输出特性
a) 转移特性 b) 输出特性
• 当UCE<0时，IGBT处于方向阻断工作状态，在系统运行 中，IGBT处于开关状态，因而在正向阻断区和饱和区之 间来回转换。
1-8
IGBT的动态特性：开通特性
IGBT 的开通过程：与 MOSFET 的相似。
开 通 延 迟 时 间 td(on) ： 10% uGE 到 10% iC幅值时间。 电流上升时间tr：10% iC幅值上升到 90% iC幅值时间。 集射电压下降时间 tfv ： uCE 的下降 过程分为tfv1和tfv2两段。
1-5
集电极 C
N 沟道I G B T
IGBT实用等效电路
• Q1截止时IGBT的实 用等效电路 R d iD + • Uce<0,P N 反偏，反 VF 向阻断。Uce>0,N-P反 P u ds G 偏，正向阻断。正反 u ge N + 阻断能力近似相等。
C N
ic
P+
V u ce
iT
E
IGBT实用等效电路
栅极 Rd P G Q1 Q2 Rd N+ Q3 Q1 - + N PN 发射极 N+ P RB
C
N Q 2
P
+
P
RB
结构与电力 MOSFET区别 于N＋层被P＋ 层替换形成 IGBT的集电极
寄生三极管
Q2的出现使工作时产 生电导调制效应， NC C E 克服了高耐压与导 通电阻的矛盾。
P+ G G E E 图形符号
t 21 0.27ns Vceon 2.5V
tdoff
+ u g Vceon t -
寄生效应
1.0 双极寄生在集成电路中，用反偏pn结隔离双极器件，存在一些潜在的寄生效应，同时，在一单外延区域集成一个以上器件也产生了更可能的寄生效应。
此寄生效应大多数是以不希望的pnp或npn晶体管出现。
所以，这个章节将不着重分析双极晶体管中寄生电容与寄生电阻的混合模式，但会着重关注由寄生pnp或npn管产生的电路工作中的变化。
因为结隔离的IC中，所有器件公用一个电衬底，电路同一性直接依赖于版图。
由于这些原因，设计工程师将会仔细观察IC的版图，约占设计工作的50%，可能的寄生以及它们对电路工作的影响将会用容易理解的电子/空穴注入理论完全的评价，连同IC的真正环境以及电路如何在那样的环境中工作一起完整的评价。
1.1 寄生pnp1.1.1 npn中的寄生pnp单块结隔离电路的npn管的剖面图如图1.1.1a所示，p隔离和p衬底区域通常相对于npn集电区n外延区域是反偏的。
不管怎样，这些隔离和衬底区域指出了在npn结构中可能的寄生pnp管，这个pnp是由npn的p型基区，连同npn的n型外延，以及p型隔离岛/衬底形成的。
npn的p型基区既可以是寄生pnp的发射极，也可以是集电极。
正常工作下，衬底相对于外延是偏置很负的，如果npn是正向导通，那么，寄生可以看作是一个对衬底的反偏二极管和衬底与外延电容并联。
npn的饱和将会允许寄生pnp管开始工作，当npn饱和，bc结正偏，这也会使两个可能的寄生pnp中的其中一个的be结正偏，如图1.1.1b。
npn的基区现在也是衬底pnp的发射极，npn的外延是pnp 的基极，衬底是pnp的集电极。
在这种工作模式下，npn基区向外延注入空穴，这个空穴电流的一部分将会在外延复合掉。
不管怎样，相当多的空穴将会被衬底/隔离收集。
这些空穴来源于npn的正向基极电流，这个结果在npn饱和区Ie<Ic+Ib。
这个能被看作是将基极电流的一部分直接分流到衬底。
如果npn被在基极的一个低阻源驱动进入饱和区，寄生pnp将会引导大量的空穴电流到衬底。
半导体集成电路部分习题答案(朱正涌)
(1)当 时，欲使 =0.3V，驱动管应取何尺寸?
答：
7.2有一E/D NMOS反相器，若 =2V, =-2V, =25, =5V。
(1)求此反相器的逻辑电平是多少?
答：
第8章MOS基本逻辑单元
复习思考题
8.2图题8.2为一E/D NMOS电路。
(1)试问此电路可实现何种逻辑运算?
第13章集成运算放大器
13.2对于图题13.2所示差分对，设 =100, =0.7V，试求其 和 。
答：
9.5
13.4图题13.4为一个级联射耦对放大器，设 时， , , 。求：
(1) , 及 ；
(2) 和 (若 , )。
答：(1)
(2)
13.5已知射耦对差分放大器电路如图题13.5所示，晶体管的 ， ，试求当 =130mV时的 值。
所示。
提示：先求截锥体的高度
-
然后利用公式： ，
注意：在计算W、L时,应考虑横向扩散。
2.3伴随一个情况下，哪一种偏置会使得寄生晶体管的影响最大?
答：当横向PNP管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA的电流负载下
由 画出隔离槽的四周；
验证所画晶体管的 是否满足 的条件，若不满足，则要对所作
的图进行修正，直至满足 的条件。（ 及己知
）
第3章集成电路中的无源元件
复习思考题
3.3设计一个4kΩ的基区扩散电阻及其版图。
试求：(1)可取的电阻最小线宽 =?你取多少?
答：12μm
(2)粗估一下电阻长度，根据隔离框面积该电阻至少要几个弯头?
第二章集成电路中的晶体管及其寄生效应
耗尽层势垒电容Cj
(1)利用劳伦斯-沃纳曲线（该曲线是在耗尽 层近似和恒定衬底浓度的条件下获得的， 只能用来计算反偏的pn结）
劳伦斯-沃纳曲线
10
5
10 5 2 10 14
13
10 5 2 2 10 5 5 10 5 2
15 14
10 13 5
2 5 5
pF/2
pF/2
5
10
图形是窄条型）；尽可能使集电区包围发射区 2、在工艺上采用增大结深及采用埋层工艺的办法
（1.1）横向PNP管的直流电流放大倍数
横向PNP本身结构上的限制
1、横向平均基区宽度不可能做得太小
2、发射极的注入效率低 3、表面复合影响大
（1.2）横向PNP管的特征频率fT
横向PNP管的有效基区宽度大 埋层的抑制作用，使折回集电极的少子路径增加 空穴的扩散系数只有电子扩散系数的1/3左右
尽可能使集电区包围发射区2在工艺上采用增大结深及采用埋层工艺的办法11横向pnp管的直流电流放大倍数11横向pnp管的直流电流放大倍数?横向pnp本身结构上的限制1横向平均基区宽度不可能做得太小2发射极的注入效率低3表面复合影响大12横向pnp管的特征频率ft?横向pnp管的有效基区宽度大?埋层的抑制作用使折回集电极的少子路径增加?空穴的扩散系数只有电子扩散系数的13左右提高横向pnp管的特征频率ft措施?增加结深xjc是否与工艺兼容?减小发射区尺寸?提高工艺精度减小等效基区宽度?降低外延层掺杂浓度提高横向pnp管发射区掺杂浓度是否与工艺兼容13横向pnp管开始发生大注入时的临界电流icr由晶体管原理
消除自锁现象的措施
消除自锁现象的版图设计； 消除自锁现象的工艺考虑； 其他措施：
ads 晶体管寄生参数
Ads 晶体管寄生参数1. 导言晶体管是一种重要的电子元件，广泛应用于电子设备中。
在实际应用中，晶体管的寄生参数对其性能有着重要影响。
本文将介绍晶体管的寄生参数以及其对电路性能的影响。
2. 晶体管的基本结构晶体管是一种半导体器件，通常由三个区域组成：发射区、基区和集电区。
发射区和集电区分别为N型或P型半导体，基区为P型或N型半导体。
晶体管的工作原理是通过控制基区的电流来控制发射区和集电区之间的电流。
3. 晶体管的寄生参数晶体管的寄生参数是指在实际电路中，由于晶体管的物理结构和制造工艺等因素引起的一些不可避免的电阻、电容和电感等效应。
常见的晶体管寄生参数包括：3.1 发射结电容（Cbe）发射结电容是指发射区和基区之间的电容。
它由于发射区和基区之间的结电容而产生，是晶体管的一个重要参数。
发射结电容的值取决于晶体管的结构和工艺等因素。
3.2 集电结电容（Cbc）集电结电容是指集电区和基区之间的电容。
它由于集电区和基区之间的结电容而产生。
集电结电容的值也取决于晶体管的结构和工艺等因素。
3.3 输入电容（Cin）输入电容是指晶体管的输入端（一般为基极）与其他端口（一般为集电极）之间的电容。
它是由发射结电容、集电结电容以及基区和集电区之间的电容等共同组成的。
3.4 输出电容（Cout）输出电容是指晶体管的输出端（一般为集电极）与其他端口（一般为基极）之间的电容。
它是由集电结电容以及基区和集电区之间的电容等共同组成的。
3.5 输入电阻（Rin）输入电阻是指晶体管的输入端（一般为基极）与其他端口（一般为集电极）之间的电阻。
输入电阻的值取决于晶体管的结构和工艺等因素。
3.6 输出电阻（Rout）输出电阻是指晶体管的输出端（一般为集电极）与其他端口（一般为基极）之间的电阻。
输出电阻的值取决于晶体管的结构和工艺等因素。
3.7 互导（h参数）h参数是一组用于描述晶体管电路特性的参数。
常见的h参数有hfe（直流电流放大倍数）、hie（输入电阻）、hre（反馈系数）和hoe（输出电导）等。
集成电路中的晶体管及寄生效应
25
六种集成二极管的特性比较
BC短接二极管,没有寄生PN P效应, 。
26
集成齐纳二极管和次表面齐纳管
IC中，齐纳二极管一般是反向工作BC短接二极管。 次表面齐纳二极管设 法把击穿由表面引入 体内。 扩散法: 在N+发射区 内加一道P+扩散. 离子注入: P型基区扩 散N+发射区扩散后,增 加一次硼离子注入.
30
2.7 MOS集成电路中的有源寄生效应
1 场区寄生M当互连铝线跨过场氧区B、C两个扩散区时，如 果互连铝线电位足够高，可能使场区表面反型，形成寄生 沟道，使本不应连通的有源区导通，造成工作电流泄漏， 使器件电路性能变差，乃至失效。
31
场区寄生MOSFET
图2.26
10
NPN管工作于截止区 VBC(npn)<0 VEB(pnp)<0 VBE(npn)<0，VCS (npn)>0 VBC(pnp)>0
寄生PNP管截止
NPN管工作于放大区
VBE(npn)>0
VBC(npn)<0 VEB(pnp)<0 VCS (npn)>0 VBC(pnp)>0
15
2.3 集成双极晶体管的无源寄生效应
CCS1 CBE
CCS2
CCS2
2-3
由图2-3可归纳出集成NPN管的无源寄生效应包括： 寄生电阻 res（1~3Ω），rcs （加埋层，磷穿透工艺），rb 寄生电容： CD 扩散电容， CJ 势垒电容（CBE，CBC， CCS）， Cpad 焊盘电容。
集成电路中的无源寄生将影响集成电路的瞬态特性。
8
IE
IB
I1 I2 I3 I S’
集成电路分析与设计课程教学大纲
集成电路分析与设计课程教学大纲一、课程说明（一）课程名称、所属专业、课程性质、学分；课程名称：集成电路分析与设计所属专业：微电子科学与工程课程性质：专业方向必修课学分：5（二）课程简介、目标与任务；《集成电路分析与设计》是微电子科学与工程专业一门重要的专业必修课。
本课程主要分为数字集成电路部分和模拟集成电路部分。
数字集成电路部分内容主要包括集成电路中的元器件的结构、制备、特性；集成电路的典型工艺；常用的数字双极集成电路和MOS集成电路的电路结构、工作原理；数字集成电路的设计方法和计算机辅助设计。
模拟集成电路部分内容主要包括模拟集成电路中的基本单元电路，集成运算放大器、集成稳压器的基本结构、基本特点、电路设计，数模转换器以及模数转换器的基本原理以及基本类型。
通过对本课程的学习，使学生能够掌握各种集成电路包括双极集成电路、MOS 集成电路和BiCMOS电路的典型电路结构及其制造工艺；熟练掌握构成数字集成电路以及模拟集成电路基本单元结构、工作机理、及其与数字、模拟系统的关系；掌握基本电路单元的设计能够识别和绘制版图，能够用相应软件进行模拟仿真；了解数字集成电路以及模拟集成电路的设计方法和基本过程。
为后继专业课的学习、将来在集成电路领域从事科研和技术工作奠定良好的理论基础。
（三）先修课程要求，与先修课与后续相关课程之间的逻辑关系和内容衔接；本课程的先修课程是半导体物理、半导体器件、固体电子学或固体电子器件、半导体工艺原理或集成电路工艺原理等，这几门课程为集成电路分析与设计在材料、器件和工艺等方面提供了必要的知识基础。
学生通过对本课程的学习，可以为后续的集成电路的计算机辅助设计等课程的学习以及微电子专业有关的技术工作和科学研究打下一定的基础。
（四）教材与主要参考书。
课程教材：《半导体集成电路》朱正涌著，清华大学出版社出版主要参考书目：《集成电路原理与设计》甘学温等著，北京大学出版社《数字集成电路—电路、系统与设计（第二版）》（美）拉贝艾（JanM Rabaey）等著，周润德等译，电子工业出版社（2010年）《数字集成电路——设计透视（第2版）》国外大学优秀教材——微电子类系列（影印版）[美]拉贝（Rabaey J.M.）钱德拉卡山（Chandrkasan，A.）尼科利奇（Nikolic，B.）著，清华大学出版社《模拟CMOS集成电路设计》[美] 毕查德〃拉扎维著，陈贵灿等译，西安交通大学出版社二、课程内容与安排第一章集成电路基本制造工艺（共3学时）第一节双极集成电路工艺（1学时）第二节MOS集成电路工艺（1学时）第三节 BiCMOS集成电路工艺（1学时）第二章集成电路中的晶体管及其寄生效应（共6学时）第一节理想本征集成双极晶体管的EM模型（3学时）第二节集成双极晶体管的有源寄生效应（2学时）第三节集成双极晶体管的无源寄生效应（1学时）第三章晶体管-晶体管逻辑（TTL）电路（共12学时）第一节一般TTL与非门（3学时）第二节TTL逻辑结构（3学时）第三节OC门（2学时）第四节三态逻辑门（1学时）第五节集成电路中的简化逻辑门（3学时）第四章发射极耦合逻辑（ECL）电路（共6学时）第一节 ECL门电路的工作原理（3学时）第二节 ECL门电路的逻辑扩展（3学时）第五章MOS反相器（共15学时）第一节基本NMOS反相器（6学时）第二节CMOS反相器（3学时）第三节静态反相器（3学时）第四节动态反相器（3学时）第六章MOS基本逻辑单元（共12学时）第一节NMOS逻辑结构（3学时）第二节CMOS逻辑结构（3学时）第三节传输门逻辑（3学时）第四节各种逻辑类型的比较（2学时）第五节触发器（1学时）第七章模拟集成电路中的基本单元电路（9学时）第一节单管、复合器件及双管放大级（3学时）第二节恒流源电路（3学时）第三节基准电压源电路（3学时）第八章集成运算放大器（9学时）第一节运算放大器的输入级（2学时）第二节运算放大器的输出级（2学时）第三节双极型集成运算放大器（2学时）第四节MOS集成运算放大器（3学时）第九章开关电容电路（6学时）第一节开关电容等效电路（2学时）第二节开关电容积分器（2学时）第三节开关电容放大器（2学时）第十章数模和模数转换器（12学时）第一节数模转换器的基本原理（3学时）第二节数模转换器的基本类型（3学时）第三节模数转换器的基本原理（3学时）第四节模数转换器的基本类型（3学时）（一）教学方法与学时分配课程组织：主要采用多媒体教学，PowerPoint讲稿；板书作为辅助；考试：平时30%，期末考试70%；学时分配：本课程共90学时，其中，数字集成电路部分占54学时，模拟集成电路部分占36学时；（二）内容及基本要求主要内容：●集成电路的基本制造工艺【重点掌握】：集成双极晶体管和集成MOS晶体管的结构和基本工艺；【掌握】：二极管、双极晶体管、MOS晶体管的单管制备过程；●晶体管-晶体管逻辑电路【重点掌握】：TTL门电路的特性，以及基于TTL电路的逻辑单元结构；【掌握】：掌握TTL电路基本单元的结构和工作原理；【了解】：STTL、LSTTL、ASTTL、ALSTTL电路；●MOS反相器【重点掌握】：CMOS反相器的原理、结构特点；【掌握】：其他结构反向器的原理及其特点，不同反相器之间的区别；【了解】：静态反相器和动态反相器的特点；●MOS逻辑单元及功能部件【重点掌握】：基于CMOS反相器的逻辑单元结构、基于不同结构反相器逻辑功能结构的设计；【掌握】：传输门逻辑的特点及其应用；【了解】：各种逻辑类型之间的区别，触发器的设计；●模拟集成电路中的基本单元电路【重点掌握】：模拟集成电路基本单元电路结构及其工作原理；【掌握】：基准电压源电路；●集成运算放大器【重点掌握】：集成运算放大器的特点及集成运算放大器的设计；【掌握】：不同类型的集成运放；【了解】：运算放大器的输入级及输出级电路；●数模和模数转换器【重点掌握】：数模转换器以及模数转换器的基本原理；【掌握】：数模转换器以及模数转换器的类型；制定人：李颖弢审定人：批准人：日期：。
mos管寄生参数
mos管寄生参数【最新版】目录1.MOS 管概述2.MOS 管的寄生参数3.寄生参数对 MOS 管性能的影响4.减小寄生参数的方法5.结论正文一、MOS 管概述MOS 管（金属 - 氧化物 - 半导体场效应晶体管）是一种广泛应用于集成电路中的半导体器件。
它由 n 型或 p 型半导体、金属导电层和氧化物绝缘层组成，具有高输入阻抗、低噪声和低功耗等特点。
在数字电路和模拟电路中，MOS 管都可发挥重要作用。
二、MOS 管的寄生参数在 MOS 管中，存在一些寄生参数，这些参数是由于制造工艺和器件结构不完美而产生的。
常见的寄生参数包括：寄生电容、寄生电阻和寄生二极管。
1.寄生电容：包括栅源电容、栅漏电容、源漏电容等，它们会影响 MOS 管的充放电速度和功耗。
2.寄生电阻：包括栅源电阻、栅漏电阻、源漏电阻等，它们会影响 MOS 管的电流放大系数和输入阻抗。
3.寄生二极管：包括 P-N 结寄生二极管、肖特基寄生二极管等，它们会影响 MOS 管的电压和电流特性。
三、寄生参数对 MOS 管性能的影响寄生参数对 MOS 管的性能影响主要表现在以下几个方面：1.影响 MOS 管的频率响应：寄生电容和寄生电阻会影响 MOS 管的充放电速度，从而降低其频率响应。
2.影响 MOS 管的功耗：寄生电阻和寄生电容会增加 MOS 管的功耗，降低其功耗性能。
3.影响 MOS 管的电压和电流特性：寄生二极管会导致 MOS 管的电压和电流特性非线性，从而影响其工作稳定性。
四、减小寄生参数的方法为了减小 MOS 管的寄生参数，可以采用以下几种方法：1.优化器件结构：采用优化的器件结构，如采用多晶硅栅极、低 K 介电材料等，可以降低寄生电容和寄生电阻。
2.改进制造工艺：采用先进的制造工艺，如采用选择性离子注入、金属有机化学气相沉积等技术，可以降低寄生参数。
3.设计优化：通过合理的电路设计，如采用差分对结构、电源去耦等方法，可以减小寄生参数对电路性能的影响。
半导体集成电路课程教学大纲
《半导体集成电路》课程教学大纲（包括《集成电路制造基础》和《集成电路原理及设计》两门课程）集成电路制造基础课程教学大纲课程名称：集成电路制造基础英文名称：The Foundation of Intergrate Circuit Fabrication课程类别：专业必修课总学时：32 学分：2适应对象：电子科学与技术本科学生一、课程性质、目的与任务：本课程为高等学校电子科学与技术专业本科生必修的一门工程技术专业课。
半导体科学是一门近几十年迅猛发展起来的重要新兴学科，是计算机、雷达、通讯、电子技术、自动化技术等信息科学的基础，而半导体工艺主要讨论集成电路的制造、加工技术以及制造中涉及的原材料的制备，是现今超大规模集成电路得以实现的技术基础，与现代信息科学有着密切的联系。
本课程的目的和任务：通过半导体工艺的学习，使学生掌握半导体集成电路制造技术的基本理论、基本知识、基本方法和技能，对半导体器件和半导体集成电路制造工艺及原理有一个较为完整和系统的概念，了解集成电路制造相关领域的新技术、新设备、新工艺，使学生具有一定工艺分析和设计以及解决工艺问题和提高产品质量的能力。
并为后续相关课程奠定必要的理论基础，为学生今后从事半导体集成电路的生产、制造和设计打下坚实基础。
二、教学基本要求：1、掌握硅的晶体结构特点，了解缺陷和非掺杂杂质的概念及对衬底材料的影响；了解晶体生长技术（直拉法、区熔法），在芯片加工环节中，对环境、水、气体、试剂等方面的要求；掌握硅圆片制备及规格，晶体缺陷，晶体定向、晶体研磨、抛光的概念、原理和方法及控制技术。
2、掌握SiO2结构及性质，硅的热氧化，影响氧化速率的因素，氧化缺陷，掩蔽扩散所需最小SiO2层厚度的估算；了解SiO2薄膜厚度的测量方法。
3、掌握杂质扩散机理，扩散系数和扩散方程，扩散杂质分布；了解常用扩散工艺及系统设备。
4、掌握离子注入原理、特点及应用；了解离子注入系统组成，浓度分布，注入损伤和退火。
ads 晶体管寄生参数
ads 晶体管寄生参数
一、概述
ads晶体管寄生参数是影响晶体管性能的重要因素，它们包括寄生电容、寄生电阻和寄生电感等。
这些参数会对晶体管的交流性能产生影响，从而影响电路的性能。
二、寄生电容
晶体管的寄生电容主要来自于半导体材料中的杂质和缺陷，它们构成了晶体管中的电容结构。
这些电容结构会对晶体管的交流信号产生影响，影响晶体管的开关速度和增益。
三、寄生电阻
晶体管的寄生电阻主要来自于半导体材料的表面和界面，它们构成了晶体管中的电阻结构。
这些电阻结构会对晶体管的直流性能产生影响，影响晶体管的电压和电流特性。
四、寄生电感
晶体管的寄生电感主要来自于半导体材料的形状和尺寸，它们构成了晶体管中的电感结构。
这些电感结构会对晶体管的交流信号产生影响，影响晶体管的频率响应和稳定性。
五、总结
了解并控制晶体管的寄生参数对于优化电路性能至关重要。
在实际应用中，应通过优化设计、选择合适的材料和工艺等方法，减小晶体管的寄生参数，提高电路的性能和稳定性。
此外，对于特定的应用场景，还需针对性地分析和计算寄生参数，以获得最佳的设计方案。
六、参考文献
（请在此插入参考文献）。
集成电路原理
可直接掺杂：n型掺杂磷烷 （PH3）或三氯化磷(PCl3) p型掺杂乙硼烷（B2H3）或 三氯化硼(BCl3)
>1000℃ 还原反应： SiCl4+2H2=Si+4HCl SiHCl3+H2=Si+3HCl 热分解反应： SiHCl3=Si+2H2 SiH4= Si+2H2
分子束外延MBE：
超高真空 10-10-10-11torr
(1)用N+N外延衬底，以降低NPN管的集电圾串联电阻； (2)增加一次掩模进行基区注入、推进，以减小基区宽度和基 极串联电阻 (3)采用多晶硅发射极以提高速度； (4)在P阱中制作横向NPN管，提高NPN管的使用范围。
2．以N阱CMOS为基础的Bi-CMOS工艺
缺点: NPN管的集电极串联电阻太大 可采用P+衬底，在N阱下设置N+埋层，然后进行P型外延
I B I E I C 1 F I F (1 R ) I R
I E 1 R IF I B 1 F 1 R I I R 1 C F
对四层三结集成电路晶体管
1.4
掺杂
热扩散： 950-1280℃ PH3 POCl3 AsH3 SbCl5 B2H6 BF3 BBr3 离子注入 替位式掺杂 ，填隙式掺杂
1.5光刻
接触式（>5μ） 接近式（2-4μ）， 扫描投影式（>1μ 1:1）， 分步重复式（250350nm）， 步进扫描式
10μ 负性 1μ 正性 150nm：深紫外步进扫描 90 nm ：极限紫外 65 nm ：电子束 45 nm ：离子束投影 30 nm ： x射线
寄生 mosfet 的寄生效应
寄生 mosfet 的寄生效应寄生MOSFET的寄生效应MOSFET（金属氧化物半导体场效应晶体管）是一种常见的半导体器件，广泛应用于电子领域。
然而，在MOSFET的工作过程中，会出现一些寄生效应，这些效应会对器件的性能产生一定的影响。
本文将重点讨论寄生MOSFET的寄生效应。
我们来了解一下什么是寄生效应。
寄生效应是指在设计和制造器件时无法避免的一些非理想因素，它们会对器件的性能产生一定的影响。
对于MOSFET而言，寄生效应主要包括沟道长度调制效应、源漏极串联电阻、栅极氧化层效应等。
沟道长度调制效应是一种重要的寄生效应，它会导致沟道长度与电流之间的关系不再是线性的。
在MOSFET中，当沟道长度减小时，电流会增加；当沟道长度增加时，电流会减小。
这是因为当沟道长度较小时，电子在沟道中的速度较高，电流会增加；当沟道长度较长时，电子在沟道中的速度较低，电流会减小。
沟道长度调制效应会导致MOSFET的传导特性变得非线性，影响器件的工作性能。
源漏极串联电阻是另一个常见的寄生效应。
在实际的MOSFET器件中，源极和漏极之间会存在一定的电阻，这会引起电压的降低和电流的不稳定。
源漏极串联电阻的大小取决于材料和几何结构等因素，它会限制MOSFET的最大电流和响应速度。
除了沟道长度调制效应和源漏极串联电阻，栅极氧化层效应也是寄生MOSFET中的常见问题。
栅极氧化层效应是指栅极与沟道之间的氧化层引起的问题。
这种效应会导致氧化层中存在缺陷，进而影响器件的性能。
栅极氧化层效应会导致MOSFET的阈值电压漂移、渗漏电流增加等问题，降低器件的可靠性和性能。
针对寄生MOSFET的寄生效应，人们提出了一些解决方案。
例如，通过优化器件的结构和制造工艺，可以减小沟道长度调制效应和源漏极串联电阻。
此外，还可以通过改进氧化层的制备工艺，减小栅极氧化层效应。
这些措施可以提高MOSFET的性能和可靠性。
寄生MOSFET的寄生效应是MOSFET器件中不可避免的因素，它们会对器件的性能产生一定的影响。
《电气工程概论》第二章 电力电子技术(第1节)课堂笔记及练习题2
《电气工程概论》第二章电力电子技术(第1节)课堂笔记及练习题主题：第二章电力电子技术(第1节)学习时间： 2015年11月23日--11月29日内容：我们这周主要学习电力电子技术第1节中的晶闸管的驱动、功率场效应管、绝缘栅型双极性晶体管、功率半导体器件的保护，通过学习我们要了解掌握晶闸管的驱动，掌握功率场效应管的结构、工作原理、特性、主要参数、安全工作区，掌握绝缘栅型双极性晶体管的结构、工作原理、特性、擎住效应和安全工作区，掌握功率半导体器件的过压、过流保护。
第一节功率半导体器件2.1.6 晶闸管的驱动1.晶闸管触发电路的基本要求：1）触发脉冲信号应有一定的功率和宽度。
2）为使并联晶闸管元件能同时导通,触发电路应能产生强触发脉冲。
3）触发脉冲的同步及移相范围。
4）隔离输出方式及抗干扰能力。
2．常见的触发电路图3-12为常见的触发电路。
它由2个晶体管构成放大环节、脉冲变压器以及附属电路构成脉冲输出环节组成。
当2个晶体管导通时，脉冲变压器副边向晶闸管的门极和阴极之间输出脉冲。
脉冲变压器实现了触发电路和主电路之间的电气隔离。
脉冲变压器原边并接的电阻和二极管是为了脉冲变压器释放能量而设的。
2.1.7 功率场效应晶体管功率场效应晶体管是一种单极型电压控制半导体元件，其特点是控制极静态内阻极高、驱动功率小、开关速度快、无二次击穿、安全工作区宽，开关频率可高达500kHZ，特别适合高频化的电力电子装置。
但由于电流容量小、耐压低，一般只适用小功率的电力电子装置。
1.结构与工作原理（1）结构功率场效应晶体管按导电沟道可分为P沟道和N沟道；根据栅源极电压与导电沟道出现的关系可分为耗尽型和增强型。
功率场效应晶体管一般为N沟道增强型。
从结构上看，功率场效应晶体管与小功率的MOS管有比较大的差别。
图3-13给出了具有垂直导电双扩散MOS结构的VD-MOSFET单元的结构图及电路符号。
（2）工作原理如图3-13 所示，功率场效应晶体管的三个极分别为栅极G、漏极D和源极S。
mos管的lde效应
mos管的lde效应
MOS管的LDE效应是指MOS场效应管的寄生二极管效应。
在MOSFET（金属氧化物半导体场效应晶体管）中，当源极和漏极之间
的电压为负值时，P型衬底和N型漏极之间的结会逆偏，形成一个
寄生二极管。
这个二极管被称为Lateral Diffusion Epitaxy（LDE）二极管。
LDE效应会对MOSFET的性能产生一些影响。
首先，LDE二极管
的存在会导致MOSFET的反向漏电流增加，从而增加了静态功耗。
其次，LDE二极管还会对MOSFET的开关速度和频率响应产生一定的影响，因为它会影响MOSFET的电荷注入和排出过程。
此外，LDE效应
还可能导致MOSFET的温度特性变化，使得器件在不同温度下的性能
表现不稳定。
为了减小LDE效应对MOSFET性能的影响，工程师们通常会采取
一些措施，比如优化器件结构、材料选择、工艺设计等方面的改进。
此外，一些新型的MOSFET器件结构和材料也被设计用来减小LDE效
应的影响，以提高器件的性能和稳定性。
总的来说，MOS管的LDE效应是MOSFET器件中一个重要的寄生
效应，它会对器件的性能产生一定的影响，因此需要在器件设计和制造过程中予以重视和处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
当发射结反偏（VBE<0),集电结也反偏（VBC<0) 时，为截止区。
当VBC>0 ， VBE<0时，为反向工作区。工作 原理类似于正向工作区，但是由于集电区 的掺杂浓度低，因此其发射效率低， R 很小（约0.02）。
C
E N P N
B
反向工作区
共发射极的直流特性曲线
三个区域： 饱和区 放大区 截止区
V1 VT
S
IS
p I3 n I2
IB
V3 IC V2 V1
C
根据基尔霍夫定律，有：
IE IB I C I S 1 1 0 0 0 1 1 0 0 I1 0 I 2 1 I3 1
集成双极晶体管的有源寄生效应
NPN管工作于反向工作区的情况
几个假设:
晶体管参数
F 0 . 99 R 0 . 20 SF 0 . 70 SR 0 . 10
I ES 10 I CS 10
16 15 13
EM模型简化
A A A
PN 结正偏工作时， PN 结反偏工作时， V SC (V 3 ) 0 , I SS ( e V F 0, (e V R 0, (e
V1 VT
V2 VT
1) 1)
I 2 BI ES (e
B
1) I CS (e
V2 VT
IB
E
I
E
I1
N
P
N
IC
I2
C
V1
V2
A B
I1 I2 I2 I1
V 20 V 1 0
NPN管反向运用时 共基极短路电流增 益 I
E
IC IC IE
V 1 0
R
V 20
p n
I1 IE
E
理想本征集成双极晶体管的EM模型
三结四层结构(多结晶体管)
IE IB I C I S
1 1 F F 0
R 1R (1 SF ) SF
V1 VT I ES ( e 1) V2 SR I ( e VT 1 ) CS V 3 (1 SR ) I ( e VT 1 ) SS 1
正方向
V
二极管的等效电路模型
+ VD -
I I so (e
VD VT
1)
-
+
正向偏置
反向偏置
两结三层三极管(双结晶体管) 假设p区很宽，忽略两个PN结的相互作用，则：
B
IB
E
I DE I ES (e
IDC
N
V1 VT
1)
I
E
IDE
N
P
IC
C
V1
V2
I DC I CS (e
V2 VT
F
NPN管正向运用时 共基极短路电流增 益 理想本征集成双极晶体管的EM模型
BJT的三种组态
三结四层结构(多结晶体管) S
IS
V1 VT V2 VT
I1 I ES (e
V3 IC V2 V1
a
1) aI CS (e
V1 VT
1) 1) cI SS (e 1)
1
电子流
Ie=Ic+Ib 令 则
I c I e I cbo I e
空穴流
共射极短路电 流增益
Ic Ib
I e I p ( X 1 ) I n ( X 2 ) I b I p ( X 1 ) I rb I cbo
I c I n ( X 4 ) I cbo
b
I 2 V2 0 I1 V3 0
F SF
E
c
d
I 3 V2 0 I 2 V3 0
理想本征集成双极晶体管的EM模型
三结四层结构(多结晶体管)
I1 1 I2 R I 0 3 R 1 R I ES ( e 1) 0 V2 V R I CS ( e T 1) V 3 VT 1 I SS ( e 1)
集成双极晶体管的有源寄生效应
§2.4
集成双极晶体管的无源寄生效应
C
N+
B
N+
E
P+
P+
P
N-epi
N+-BL
E 发射极串联电阻rES rES=rE,c+ rE,b
接触电阻 体电阻
rE,c rE,b
发射区为N+扩散,杂质浓度在1020cm-3以上, 所以发射区的体电阻很小,串联电阻主要由 金属与硅的接触电阻决定
npn管
集成双极晶体管的有源寄生效应
NPN管工作于反向工作区的情况
E(n+) B(p) pnp S(p)
VBC (正偏) (反偏) 反向工作区 饱和区
npn
C(n)
(反偏) 截止区
(正偏) VBE 正向工作区
VBC>0 VBE<0 反向工作区 npn管
VEB_pnp=VBC_npn>0 VS=0 VCB_pnp<0 正向工作区 pnp管 寄生晶体管对电路产生影响
rC 1
T ln( a / b )
WL ab
集电极串联电阻rCS rCS=rC1+ rC2+rC3
C
E
rC2 LE-C
rC 2 R S BL
LE C W BL
集成双极晶体管的无源寄生效应
集电极串联电阻rCS rCS=rC1+ rC2+rC3
I E R I CS e
VBC VT
R I R
VBC VT
减小了集电极电流 作为无用电流流入衬底
减小 SF
I B (1 R ) I CS e
(1 R ) I R
VBC VT
I C (1 SF ) I CS e I S ' SF I CS e
V SC / V T
V F / VT
1) e
V F / VT
I SS 10
V R / VT
1) 1
1) I SS 0
集成双极晶体管的有源寄生效应
NPN管工作于反向工作区的EM方程(VBE(V1)<0,VBC(V2)>0)
IE IB I C I S 1 1 F F 0 R 1R (1 SF ) SF
VBC VT
(1 SF ) I R
SF I R
采用埋层和掺金工艺
集成双极晶体管的有源寄生效应
NPN管工作于饱和工作区的情况
E(n+) B(p) pnp S(p)
VBC (正偏) (反偏) 反向工作区 饱和区
npn
C(n)
(反偏) 截止区
(正偏) VBE 正向工作区
VBC>0 VBE>0 饱和工作区
V1 VT I ES ( e 1) V2 SR I ( e VT 1 ) CS V 3 (1 SR ) I ( e VT 1 ) SS 1
0
IE IB I C I S
1 1 F F 0
VEB_pnp=VBC_npn>0 VS=0 VCB_pnp<0
正向工作区
pnp管 寄生晶体管对电路产生影响
npn管
集成双极晶体管的有源寄生效应
NPN管工作于饱和工作区的EM方程
IE IF RIR I B (1 F ) I F (1 R ) I R I C F I F (1 SF ) I R I S ' SF I R
R 1R (1 SF ) SF
I ES V BC SR V I CS e T (1 SR ) I SS 1 0
集成双极晶体管的有源寄生效应
NPN管工作于反向工作区的EM方程
IE IB I C I S 1 1 F F 0 R 1R (1 SF ) SF I ES V BC SR V I CS e T (1 SR ) I SS 1 0
V1
(反偏)
截止区
E
正向工作区
NPN管工作于正向工作区和截止区的情况
E(n+) B(p) pnp S(p)
VBC (正偏) (反偏) 反向工作区 饱和区
npn
C(n)
(反偏) 截止区
(正偏) VBE 正向工作区
VBC<0 正向工作区和截止区
VEB_pnp<0 VS=0 VCB_pnp<0
截止
pnp管 寄生晶体管的影响可以忽略
1)
理想本征集成双极晶体管的EM模型
实际双极晶体管的结构 由两个相距很近的PN结组成：
发 射 极 发 射 基区 结 收 集 结 集 电 极
发射区
集电区
基极
基区宽度远远小于少子扩散长度，相邻PN结 之间存在着相互作用
两结三层三极管(双结晶体管)
I1 I ES (e
V1 VT
1) AI CS (e
2.2
理想本征集成双极晶体管的EM模型
一结两层二极管(单结晶体管)
P-Si