24M晶振匹配电容计算

从模块24M 晶振

（SMD3225-24MHz -7pF ）电容匹配测试报告

图 1.1 24M 晶振原理图 1测试PCB 板寄生电容

如上图1.1，图中C1与C2为匹配电容，C3为测试使用表笔（5.6pf ）。通过频率计测试电路频率偏移，结合晶振T/S 值（T/S 值按20ppm/pf 计算），可计算出PCB 寄生电容。使用频率计测试晶振电路频偏为-25.6ppm ，如下图1.2所示。

图 1.2 频率偏移

频偏-25.6ppm 换算成电容为1.28pf 。加入表笔后的频率影响，总电容为：

pf C 14.52.8//2.86.5=+=）（总

根据公式：

L C C C C +=+总频偏寄生

有：

1.28pf 7pf 14.5+=+寄生C pf

可算出寄生电容C 寄生:

pf 14.3=寄生C

2.根据寄生电容值进行匹配方案设计

使用的晶振为24.000MHz,CL=7pf 。根据C 寄生的取值，能够优化出以下几个备选方案：

表 1不同匹配电容的备选方案

可见方案B 串联后容值匹配效果较好。

已知匹配电容C1=C2=8.2pf ，表笔电容5.6pf ，晶振的T/S=20ppm/pf ，接下来可计算出实际的频率偏移。

使用表笔（5.6pf ）测试出晶振电路频偏为-25.6ppm ，计算此时电路实配电容：

14.52

C 1C 2C 1C =++•+表笔表笔）（C C pf

同时，计算不加表笔时匹配电容：

pf C C 1.42//1=

表笔令整个电路的匹配电容增加1.04pf ，即频偏增加了20.8ppm ，根据“电容容值越大，晶振电路频率越低”的原理，可得出电路未引入表笔时频偏为-4.8ppm 。 3. 测试方案B 的波形和特性阻抗。

图 1.3 方案B 芯片输入波形

图 1.4 方案B芯片输出波形

负阻抗测试，约1.5K欧姆时，不能正常抄表。查规格书，等效电阻最大约为50欧姆，阻抗值为等效阻抗30倍，合理。

4.之前使用以下原理，未串入电阻，匹配电容10pf时输入存在明显过冲，输出波形畸变较为严重。目前新版模块24M晶振匹配电容更换为8.2pf，并在芯片输入端串联1.2K电阻。

图 1.5 未串入电阻，匹配电容10pf时原理图

图 1.6 未串入电阻，匹配电容10pf时输入波形

图 1.7 未串入电阻，匹配电容10pf时输出波形