Altium Demo系列_信号完整性分析SI仿真

信号完整性分析SI仿真Demo

Altium Designer的SI仿真功能，可以在原理图阶段假定PCB环境进行布线前预仿真，帮助用户进行设计空间探索，也可以在PCB布线后按照实际设计环境进行仿真验证，并辅以虚拟端接，参数扫描等功能，帮助用户考察和优化设计，增强设计信心。

1.在Windows下打开SI_demo子目录，双击打开演示案例项目

SI_demo.prjpcb，当前项目树中只有一页原理图SI_demo.schdoc，双击

SI_demo.schdoc打开原理图。观察到图中有U2和U3两个IC器件。

2.为器件指定IBIS模型（如果元件库中该器件已有正确的IBIS模型，则可跳

过步骤2）

通过双击器件U2，弹出以下窗口：

点击Add右边的下拉箭头，选择Signal Integrity，为器件U2指定SI仿真用的IBIS模型。

在弹出的SI模型选择窗口中点击

Import IBIS，选择U2对应的IBIS模

型文件导入，本例中U2的IBIS模型

文件为SI_demo文件夹中的文件

5107_lmi.ibs，后面各窗口一直点击

OK，直到回到原理图界面，U2的模

型设定完成。

双击器件U3，按照同样的步骤为U3

指定IBIS模型，其对应的IBIS模型

文件为：edd2516akta01.ibs

3.为关注的网络设定规则

通过点击主菜单下的Place->Directives->Blanket，放置一个方框，将所关注的网络名称框住（本例中已经框住了LMID00-LMID15共16位数据总线）。

然后同样通过Place->Directives->PCB Layout, 放置一个PCB Rule规则符号，置于方框的边界上。

双击PCB Rule符号，编辑规则的属性，在以下窗口中依次点击红色矩形标记的按钮或填入相应的值：

经过以上步骤，为LMID00-LMID15这16根信号线添加了一条规则：上升沿overshoot小于300mV（本例中已经预先设置，用户只需按步骤观察确认）。

按照同样的方法，用户也可以添加类似的规则，对上升沿undershoot，下降沿overshoot，下降沿undershoot等进行约束。

4.进入预仿真

点击主菜单Tools->Signal Integrity，进入SI仿真。系统会根据预先设定的

PCB条件对所有存在IBIS模型的信号网络进行快速扫描，将结果显示在弹出的窗口中：

通过点击左下角的Menu->Setup Options可以修改预先设定的PCB条件。此处传输线特性阻抗Track Impedance假定为50欧姆，线长Track Length假定为1000mil：

还需要对Supply Nets和Stimulus进行如下设定（本例已经预设）：

设定完成后点击Analyze Design，即可按照新的设定条件仿真。

在快速扫描仿真结果显示窗口中，观察所有信号是否满足步骤3中设定的PCB Rule规则（Status为Passed或Failed）。

5.如需详细观察某信号（如LMID03）的波形，可以选中该信号然后点击右侧

的箭头，将该信号置入右侧小窗口，然后点击下方Reflection Waveforms，观察信号的实际波形：

可以看到，在当前情况下，波形十分理想，满足设计要求。此时，用户往往想要知道，在实际PCB设计中，如果条件与预先设定的情况有偏差，比如线长超过1000mil，是否仍然能达到这样的效果，或者说线长增加到何种程度，将会使信号恶化到不能满足要求，这就是设计空间的探索。

6.设计空间探索

在步骤4中，通过改变预设的Track Length，可以观察不同线长情况下，信号的变化。将线长改为10000mil，得到以下结果：

线长改为5000mil:

线长改为3000mil:

由此可以推断，3000mil以内的线长是安全的，因此可以在PCB设计时通过定义PCB规则来约束LMID00-LMID15这组总线的长度不超过3000mil.

7.PCB布线后的仿真验证

PCB布线完成后，Altium Designer将会根据实际PCB中环境进行SI仿真，以验证实际的PCB设计是否满足要求。

在本例中，右键点击project文件SI_demo.prjpcb，选择Add Existing to Project，将SI_demo目录中的SI_demo.pcbdoc文件加入项目中（即：PCB 布线完成）。

双击打开SI_demo.pcbdoc文件，首先对PCB的叠层设置进行确认，点击主菜单Design->Layer Stack Manager:

通过双击每一层的名称，可以在弹出的窗口中修改该层的厚度与介电常数（对于介质层），Altium Designer会自动根据输入的叠层情况计算出PCB传输线的阻抗用于SI仿真，而此时的线长也由Altium Designer自动根据PCB 布线进行提取。（本例中叠层已预设，用户只需观察确认）

仿照步骤4中的操作，点击Tools->Signal Integrity，进入SI快速扫描，得到结果如下：

其中LMID15显示Failed，其上升沿Overshoot达到350mV。仿照步骤5，单独观察LMID15的波形：

考虑两个方法对LMID15进行优化：一是缩短线长，在PCB中观察其走线过长，可以通过修改走线进行优化（此处不再赘述）；二是通过加入端接来减小Overshoot.

8.虚拟端接优化

Altium Designer提供了虚拟端接的功能，在不修改设计文件的情况下，模拟端接进行仿真，寻找到最佳的端接优化方案以后再应用到实际设计中。

针对步骤7中的LMID15，选择串联端接，输入串联电阻值33欧，点击

Reflection Waveform：

观察端接前后的波形比对，其中绿色波形为Receiver端优化后的波形，确定此时的Overshoot已经远远低于设定阈值，优化后的设计满足要求：