上海交大微机原理-王春香

合集下载

上海交通大学 2007届电气本科生毕业设计选题汇总表

1 1
运动控制
√ 信号与处理 √
赖晓阳
√
1
√
35 燃气热水器控制器设计 36
电力电子
√
江秀臣
√
1
仪器仪表
√ √
√ 1
选题汇总表
主要工作内容以及对学生的要求毕业设计起讫所在单位日期
内容：部分有源功率因数校正技术的实现；工具：仿真工具MATLAB/SIMULINK和ORCAD，东芝单片机TMP86C807或选择DSP开发工具；系统：单相交流电源-整流桥-电阻负载系统；目标：仿真和实现3.5kW单相交流电源供电的整流桥-电阻负载系统的输入功率因数校正要求：没有特殊要求内容：磁能恢复开关在有源功率因数校正技术中的应用；工具：仿真工具MATLAB/SIMULINK和 ORCAD，东芝单片机TMP86C807或选择DSP开发工具；系统：单相交流电源-磁能恢复开关-整流桥-电阻负载系统，或单相交流电源-磁能恢复开关-异步电动机系统；目标：仿真和实现3.5kW单相交流电源供电的整流桥-电阻负载系统的输入功率因数校正要求：没有特殊要求
交大
控制电路部分硬件设计,充电和逆变管理的软件设计。有研究生配合。
交大
可控功率电源可输出高精度、恒定电流和恒定电压；波形参数和输出变化方式可由用户控制调节。控制部分的设计。根据超声波电机的特点和要求,结合DSP设计一套简单可行的控制系统。有研究生配合。高效数字直流变频的独特优点在于采用先进的"交流电压→直流电压→变转速方式数字电机"控制技术，减少电流在工作中转变次数，使电能转化效率大大提高。包含直流变频空调部分控制电路硬件设计和软件设计。
设计开发
自选

第十一届智能车技术报告_上海交通大学

第十一届“恩智浦”杯全国大学生智能汽车竞赛技术报告学校：上海交通大学队伍名称：思源致远参赛队员：张兆瑞郭恒于欣禾带队教师：王冰王春香目录目录 (V)第一章引言 (2)1.1摘要 (2)1.2章节安排 (2)第二章整体方案设计 (3)2.1车体结构 (3)2.2硬件电路 (3)2.3控制算法 (3)第三章机械结构 (4)3.1车模重心调节 (4)3.2编码器安装 (4)第四章电路设计 (5)4.1总述 (5)4.2电源模块 (5)4.3主控模块 (6)4.4驱动模块 (6)4.5PCB图绘制 (7)第五章算法设计 (8)5.1概述 (8)5.2赛道识别算法 (8)5.3速度控制算法 (8)第六章总结 (10)第七章主要技术参数 (11)第一章引言1.1摘要全国大学生智能汽车竞赛至今已举办十届，通过十年间全国各地参赛队员的不断探索，较为传统的光电组已经形成了一套较为完整的体系，各类识别及控制算法均已较为成熟。

本设计为“恩智浦”杯第十一届全国大学生智能汽车竞赛的循迹行驶的方案，赛题组别为光电组。

本文主要介绍了从方案设计到硬件制作最后控制算法实现的过程，整个系统涉及硬件电路设计、控制方案、整车机械架构等多个方面。

最后通过长期的算法改进及参数调试测试了方案的可行性，并提升了控制算法的鲁棒性及整套系统的稳定性。

1.2章节安排在本文中，将详细介绍机械设计、硬件电路及软件设计的调试与实现过程。

其中机械设计包括重心调节以及各部分的安装等影响，硬件电路则包括各个子模块的功能、设计与实现。

而算法部分则系统的讲述了车模信息的采集、路径处理算法、舵机和电机控制策略等。

其中,第一章是讲述了智能车竞赛的背景和本文章节安排；第二章讲述了车模的整体设计；第三章分析硬件结构对于小车的影响；第四章是从各模块出发，详细讲述了硬件电路各部分功能；第五章讲述了车模的软件算法设计从基础训先控制和速度算法控制两个方面；第六章项目总结；第七章是车模的主要技术参数。

上交大胡春香微机原理与应用 2013版第5章 8086 汇编语言程序设计

29
指令语句格式（六）
Shanghai Jiao Tong University
5) 注释以“；”开始，用来简要说明该指令在程序中的作用(不是重复解释指令本身的功能)，以提高程序的可读性。
30
伪指令语句格式（一）
Shanghai Jiao Tong University
[名字] 伪指令 [参数表] [；注释]
【操作数表】【注释】【标号】指令助记符
25
指令语句格式（二）
Shanghai Jiao Tong University
1) 标号标号代表“:‖后面指令所在的存储地址(逻辑地址)，供JMP、CALL和LOOP等指令作操作数使用，以寻找转移目标地址。
26
指令语句格式（三）
Shanghai Jiao Tong University
10
汇编语言常用术语
Shanghai Jiao Tong University
汇编(过程)：将汇编源程序翻译成机器码目标程序的过程。分为手工汇编和机器汇编。
驻留汇编：在小型机上配置汇编程序，并在译出目标程序后在本机上执行，又称为本机自我汇编。交叉汇编：多用户终端利用某一大型机的汇编程序进行它机汇编，然后在各终端上执行，以共享大型机的软件资源。
7
计算机语言到机器码
Shanghai Jiao Tong University
机器语言汇编语言高级语言
直译
汇编程序
编译程序解释程序
机器码
目录 8
汇编语言上机与处理过程
Shanghai Jiao Tong University
椭圆表示系统软件及其操作，横线上部是系统软件的名称，横线下部是软件所作的操作。方框表示磁盘文件。首先，用户编写汇编语言源文件，经过汇编程序进行汇编，产生属性为OBJ的以二进制代码表示的目标程序并存盘。

外文文献及翻译：基于STC89C52单片机的多路抢答器设计

2010 International Conference on Intelligent Computation Technology and Automation Design and Implement of Responder Based on Freescale HCS12 Single ChipMicrocomputerCheng Qiming, Cheng Yinman, Wang Mingmei, Chang LinCollege of Electric Power and AutomationShanghai University of Electric PowerChangyang 2588 road, Yandpu district, Shanghai 200090, ChinaE-mail :Abstract—An 8-channel responder based on Freescale HCS12single chip microcomputer is designed. The responder candisplay the number of the first player correctly. It also can countthe scores and show the player with the highest score. Thesystem includes four modules: CPU12, the SCI serialcommunication, digital display tube and timer. Whencompetition signal input, it is been caught and then causeinterruption, the timer is used to time accurately, the serial portis used to send and receive the start answer signal, judgmentsignal and other signals, the digital display tube is used to showthe scores of the current player . LCD display tube showssubjects and answers. So the basic functions of the responder areachieved.Keywords--responder; single chip microcomputer; timer; inputcapture; interruptionI.I NTRODUCTIONResponder is also known as the first signal discriminator,which is widely used in various competitions. It can judge thenumber of the first player accurately, fairly and intuitively.Currently, a variety of quiz responder has emerged on themarket, in which a small responder is commonly designed withsmall-scale digital integrated circuit. Although the technologyhas been quite mature, but it is simple function, lowintelligence, high fault, simple display, less flexibility, notconvenience for upgrade, it has been unable to meet all kindsof requirements for intellectual competitions and varietyshows. Therefore, it is necessary to develop some kinds ofresponder which are more suitable for applications.In recent years, with the rapid development of science andtechnology, the applications of single-chip microcomputer arebecoming widely, which promotes the development oftraditional measurement and control technology. In this paper,Freescale HCS12 [1-3] is designed as a core component toachieve an intelligent digital responder with 8-channel [4-8], ithas some breakthroughs on technology, function and otheraspects, comparing with the past responder. It is characterizedby simple structure, powerful, good reliability, practicability,so that the competition can really carried out on just, fair andopen rules.II.F UNCTION OF RESPONDERThe basic functions of responder designed in this paper are:(1)The system can limit the competition time and answertime of the alarm;1 This work is supported by Leading Academic Discipline Project ofShanghai Municipal Education Commission (Project Number: J510301，J510303)978-0-7695-4077-1/10 $26.00 © 2010 IEEE DOI 10.1109/ICICTA.2010.128 1127(2)The system can identify the answer signal and identifythe player’s number;(3)The system can calculate score for each player anddisplay the scores.Responder can accommodate 8 players numbered 1 to 8. In addition, LED digital tubes are designed to display the latched data. After race host clears the system, if participants press switch, and after answer is certificated whether it is correct or not, the number of first player to answer in action is immediately shown by digital tubes. Responder should have a strong ability to distinguish players to answer in the action, its resolution reaches at least a few ms.III.I DEAS OF RESPONDER DESIGNAfter the requirements and functions of responder are analyzed, the following circuits are required in general:A Responder circuitThe circuit has two functions: one is to identify the number of the player who press button, and to save the number; the other is to prohibit the other players from buttoning or to make other buttons not available.B Timing circuitsHost can set competition time and answer time by the time pre-set-circuit. If nobody can answer question within the set time, all players will not get score, then the host will announce the answer. Besides, if someone gets the chance to answer the question, but does not give the right result before the allowable time, he or she won’t get the score, the overtime signal will be also send, the host will declare the right answer. Freescale HCS12 contains timer module, the timer module can be directly used.C Overtime circuitHCS12 will send overtime signal when time goes beyond the set time, this signal will be transferred to the PC computer by the serial port. The next question will be proceeded to answer.D Scores count and display circuit.When host presses the answer key, it is time to start to answer, if one player presses the answer key, his or her number will be recorded, his or her score will be counted and displayed on the LED digital tubes.Bedside the circuits designed above, some necessary logic designs are also necessary. The logic designs are as following:First, the host will read the question which will show in the LCD; next, the PC computer will send letter “k”, which means that play is beginning to competition. At the same time, timing circuit starts to work, if nobody gets the chance to answer the question within permitted time, microcontroller will send the word “chao shi”to PC computer; If someone presses the competition key within the specified time, microcontroller will send his or her number. If the time goes beyond the permitted time, PC computer will send “next”which means turning to the next question, the next question will be automatically showed to answer. If some player gets the chance to answer the question, his or her number and scores will decrease 1 automatically and show in the digital tubes, then microcontroller sends “next” to go on the next question. If the score is few than 0 after decreasing, player is eliminated. The right answer will show on the LCD. Finally, if all the questions are done, microcontroller will send “e”to end the game, then the scores of all players will be computed, the highest one will be shown on the digital tubes.IV.D ESIGN OF RESPONDER HARDWARE Responder hardware is firstly designed; Responder hardware is taken directly from the hardware resources of Freescale HCS12 development board developed by Suzhou University. The development board takes MC9S12DG128 as the core, using modular design approach, it extracts part of I/O resources, and it also provides each module with a corresponding interface circuit. It also provides A/D input channels, PWM low-pass filter circuits, 16-key keyboard input channels, 8-bit digital I/O circuits, SPI I/O circuits, SCI communication circuits, I2C bus I/O expansion circuits and so on.In this paper, the hardware modules, the pin connections and the corresponding interfaces of the development board are listed and unified to redesign by actual needs of the system. Figure 1 shows the hardware structure diagram of the selected part of development board.Figure 1. Diagram of hardware structureA Selection of hardware modulesThe responder designed in this paper is relatively simple, the I/O ports and the modules involved are not many.(1)The system uses push-button switch as the competition key, which is generally used as a switch input, there are 0 and 1. Here, the system need know whether the button is switched by somebody, the system need not care about the switch on or off.(2)Timer module is indispensable in timing circuit. Here, the timer module's functions are to limit time, and to capture input signals. This will be followed some of the circuit design described in detail.(3)LED digital tubes are used to show the participant’s number and scores in the display circuit. The system records the player's number and the corresponding score, and then transmits to the LED digital tubes through I/O ports. LCD is achieved by external connection module; it is used to display questions and answers.(4)LED small light is used to show whether somebody presses the competition button. If player answer, the small light will be bright, otherwise, it will not light.(5)SCI module is necessary in serial communication port. Since the signal that starts to answer needs to be send by PC computer, if there is no serial communication port, the whole system will be paralyzed. The function of SCI module is that receives the signal to HCS12, and then sends the player’s number to PC.B Design of hardware circuits1) Competition circuit designCompetition circuit captures competition signals by means of input capturing; there will be a interruption once the push- button switch jumps. 8 push-button switches are connected with 8 channels, so the system can know which player competes to answer the question by reading corresponding channel. In this paper, the 8 channels connect with input capture channels PT0~ PT7 of HCS12.2)Timing circuitAs the HCS12 has its own timing module, timing circuit don’t need to be designed, and internal timing module of HCS12 can be directly used.3)Overtime reminding circuitSmall light or buzzer could connect with any I/O port, but the system should ensure the selected I/O ports have not conflict with the I/O ports occupied by the module. Once the specified time is over, I / O port send a high level, and the LED small light is on. In this paper, the first pin of PA port is chosen as the alarm signal port; this pin is connected to the testing of small light.4)Electronic counter and display circuitThe scoring scores can be resolved by programming, but the displaying scores needs hardware connection, LED digital tubes and LCD are connected with corresponding I/O ports of HCS12, external LCD module should have the function of displaying Chinese characters.5)Communication connectThe development board has a 9-pin cable of RS232 serial port; it can be connected with PC computer by the cable.V.D ESIGN OF RESPONDER SOFTWAREA Design of software subprogram1)SCI subprogram(1)SCI initialization functionSCI initialization is to set corresponding register, mainly to set serial port baud rate, here baud rate is set to 9600 bps, the baud rate is:B t = f BUS / (16 * B R) (1) where, B R is set by SCI baud rate register, and it is a 16-bit register, is assigned twice, first set the low 8 bits, and then setthe higher 5 bits, the first three of high 8 bits are meaningless;f BUS is the bus frequency.The next is to set control registers (SCICR1 and SCICR2), here SCI serial port be allowed to run, and the normal code, 8- bit, no parity data is output. The D6 bit of the SCICR1 (SCISWAI) is a SCI allowing bit, SCI module is prohibited at SCISWAI=1, SCI module is allowed when SCISWAI=0; D4 bit (M bit) is a choice bit of pattern/character length, it is used to define the sending/receiving data format, 9-bit data transfer is allowed at M=1, 8-bit data transfer is allowed at M= 0; D1 bit (PE) is the parity enabling bit, PE=1 allows parity, PE = 0 does not allow parity. SCICR2 needs also to be set in order to receive and send data, the D3 bit of SCICR2 (TE) is a transmitter allowing bit, TE=1 allows to send, TE=0 prohibits to send; D2 bit is receiver allowing bit, RE=1 allows to receive, RE=0 prohibits to receive.(2)SCI sending functionFirstly, 1 bit sending function of serial port should be programmed. At the beginning, SCI status register 1 (SCISR1) needs to be judged, its D7 bit (TDRE) sends the empty flag of data register at TDRE=1, which means that the data to send has already moved into the sending shift register, if the data register is empty, the new data that is written into the data register can be sent. More bits data sending function calls repeatedly 1 bit sending functions until the sending is over.(3)SCI receiving functionSimilarly, 1 bit receiving function of serial port is programmed. Here, SCI status register 1 (SCISR1) is judged, its D5 bit (RDRF) represents the full flag of the receiving data register. RDRF=1 means that the receiver is full, the received data can be read from the SCI data register, then, the data needs to be read out from data register (SCIDR). The receiving data is one more step than the sending data, which it is to determine whether any data has been received. If the receiving process is failed, FFH data will be returned. More bits data receiving function call repeatedly 1 bit receiving function, and the system will report the receiving error as long as there is 1 bit receiving failure.2)Timer subprogram(1)Timer initializationWhen timer is initialized, timer is prohibited to work until timer is used. The D7 bit (TEN) of timer control register 1(TSCR1) is an enabling bit of timer, timer is enabled at TEN=1, and timer is disabled at TEN=0. The following step is to allow the timer interrupt and to prohibit the timer reset. The D7 bit (TOI) and the D3 bit (TCRE) of timer control register 2 (TSCR2) are respectively the enabling bit of timer overflow interrupt and the reset enabling bit of timer counter, timer interrupt is allowed at TOI=1, otherwise, timer interrupt is not allowed at TOI=0. When OC7 is successfully compared, the counter can be reset at TCRE=1, it can’t be reset at TCRE=0; D2 ~ D0 bits (PR2 ~ PR0) of TSCR2 are the selection bits of frequency factor, they are used to set the division factor of bus clock frequency, frequency division factor p can be 1,2,4,8,16, 32, 64 or 128. The overflow time of timer can be described as following:t=np/f BUS (2) where, n is the count value of counter; f BUS is the bus clock frequency; p is the frequency division factor. In this paper, n = 216 = 65536, p is chosen to be 2, t≈0.03s, t is much closed to 1/38s, 38 interruptions is about 1s.(2)Input capturing initializationFirst, the option is to capture input or to compare output. The select register of input capturing/output comparing (TIOS) is used to do this work, the Dx bit (IOSx) of the register is the select bit of x channel, the x channel is set as the output comparing channel at IOSx = 1, and it is set as the input capturing channel at IOSx = 0. In our design, because 8 players take pert in the competition, 8 channels should all be set as input capturing channels, namely TIOS = 0x00.After input capturing is set, the interruption also needs to be open, which it should be done after the competition is allowed.3)Subprogram of LED digital tubes(1)Initialization of LED digital tubesLED digital tubes are used to dynamic display, its initialization is the I/O port initialization, the direction registers of corresponding I/O ports (the pins of 8-bit data port are connected with 7-segment digits and decimal point of digital tubes; the pins of 4-bit bit choice are connected with 4 digital tubes) are set to be output, that is, data port is 0xFF, bit choice port is 0xF0.(2)Display of LED digital tubesThe basic idea of LED digital tubes display is that the display codes of all the numbers and the chip select code of the displaying bits are stored into the corresponding registers, when display functions are called, the parameter numbers of functions can match with the numbers and the bits in the tables of number display code and chip select code4)LCD display(1)LCD initializationThe module is enabled and the lattice size is defined as 8*8 or 8*10, the display format is defined as 1 row or 2 rows, the display of Chinese characters is used.(2)Subprogram of LCD displayThe emphasis of the program is the display of Chinese characters. Chinese characters are identified by two ASCII codes. The ASCII codes of Chinese characters to be displayed are recorded into data registers.B Design of interrupt service subprogram1)Subprogram of overflow interruptionThe frequency division factor has been set in the program of timer initialization, 38 interruptions is about 1s, so the counter variable needs to be set, it adds 1 automatically after each interruption, it calls the second accumulating function after 38 interruptions. It needs to be noted that the interruption flag register 2 (TFLG2) is set to 0 after each overflow interruption. Otherwise, the system is always identified as overflow interrupt. D7 bit of the register is TOF bit, when the 16-bit running counter changes from $FFFF to $0000, the overflow interrupt occurs, this bit is set to 1, this bit can be cleared by writing 0 to it, other 7 bits are invalid. The flow of overflow interrupt is shown in Figure 2.2)Subprogram of input capturing interruptionThe main task of input capturing interruption program is to judge whether player competes to answer and to record the player’s number. The interrupt flag bit needs to be set, it is set to 1 when an interrupt happens, which means that someonecompetes to answer, and then the person number will be read.Interrupt flag register 1 (TFLG1) of main timer is used to readthe interrupt channel. Its Dx bit (CxF) is the interrupt flag ofinput capturing / output comparing channel x, when an inputcapturing / output comparing event happen, the correspondingbit is set to 1, the channel number of correspondinginterrupting can read from TFLG1 register and it is also thenumber of competition player. To note that, the flag registerneeds to be cleared after the flag register is read. The flagregister can be cleared when the appropriate channel is set to 1.The flow of input capturing interrupt is shown in Figure 3.VI.C ONCLUSIONSResponder is one of the essential devices in variousknowledge and intellectual contests, the development of betterand more intelligent digital responder is very significant.Responder designed in this paper can achieve a responder'sbasic functions through experimental prototype testing.It reaches the design target with reasonable design, simplestructure, good commonality, strong function, reliable answerand quick reaction. However, as hardware limitations ofdevelopment board, some functions have not been able toachieve, such as the development board does not have enoughLED digital tubes to display all player’s scores simultaneously,the host can not adjust answer time according the difficulty ofthe question and so on. These issues will remain to beaddressed in future development.Figure 2. Flow of overflow Figure 3. Flow of input capturinginterrupt interruptC The main program designBefore the start of the main program, the total interruptionsare turned off and each module is initialized. The initializationof each module has been done in the correspondinginitialization subprogram of each module. Here we only needcall the corresponding initialization subprogram. After theinitialization of each module is completed, the totalinterruptions should be turned on. The main body of the mainprogram is a loop structure; there are also several sub-cycles inthe main loop, which are used for the cycle waiting of eachloop. The flow of the main program is shown in Figure 4.After the completion of the initialization, the system has beenwaited for the signal of competition start with the circularmode until the signal comes. When this signal is received, thesystem checks whether the cycle time is overtime, if it isovertime, the system changes to the next question, otherwise,the system checks the competition signal, if some playercompetes to answer, then the system checks whether theanswer time is out, if the time is not out, the system judgeswhether the result is true, if the result is right, the player isadded 1 point, otherwise, the player is subtracted 1 point, andthe system enters the next question. To the player whose scorewill be subtracted, the system needs to check whether the scoreis low than 0, if it does, this player’s input channel is turnedoff. To be noted that, if the competition flag is 1, it should becleared.Figure 4. Flow of the main programR EFERENCES[1] Steven F B, Daniel J P. Embedded systems–using the HCS12microcontroller design and application [M]. NewYork: PublishingHouse of Electronics Industry, America, 2006.[2] Wang Yihuai, Liu Xiao. Embedded systems–the design and applicationof HCS12 micro controller [M]. Beijing: Beijing University ofAeronautics and Astronautics Press, 2008.[3] Wang Wei. Principle and applications of HCS12 microcontrollers [M].Beijing: Beijing University of Aeronautics and Astronautics Press,2007.[4] Zhang Ruixi. Design of quiz responder [J]. Mechanical and ElectricalEngineering and Technology, 2007, vol.36, no.8, pp.51-52.[5] Li Ming, Tan Andrew, Zhu Shunli. 8-way intelligent responder basedon the LPC932 single chip microcontroller [J]. Ordnance Automation,2007, vol.26, no.7, pp.70-71.[6] Chou Kungming, Zhou Chenchen. Design of 9-way multi-functionalquiz responder based on the single chip microcontroller AT89C2051 [J].Modern electronic technology, 2006, vol.25, no.20, pp.4-6.[7] Wang Gongtang, Yang Shanying. 16-way responder based on thePIC16F873 [J]. Computer Development & Applications, 2006, vol.19 ,no.9, pp.9-13.[8] Gong Changlay. Design of intelligent responder controlled by singlechip microcomputer [J]. Guangdong Automation and InformationEngineering, 2003, no.3, pp.28-30.基于飞思卡尔HCS12单片机设计和实施的抢答器程启明，程尹曼，汪明媚，常林上海电力学院电力与自动化工程学院,上海,200090摘要——基于飞思卡尔HCS12单片机的八通道抢答器设计。

微机原理与应用学位考大纲

上海交通大学继续教育学院《微机原理与应用》学位课程大纲一、基本信息1、教材名称：推荐教材：李继灿主编，新编16/32位微型计算机原理及应用(第5版)，清华大学出版社，2013年参考教材：1、周明德编著，微型计算机系统原理及应用(第5版)，清华大学出版社，2008年2、戴梅萼编著，微型计算机技术及应用(第4版)，清华大学出版社，2008年2、考试题型及分值：单项选择题10分，填空题20分，判断题10分，简答题20分，程序题20分，综合运用题20分3、考试形式：闭卷4、考试时间：2小时二、课程内容情况（一）课程内容简介本课程是计算机专业的核心课程之一，是一门面向应用的、具有很强的实践性与综合性的课程，主要任务是使学生掌握微机硬件体系结构的基本知识，在微机汇编语言程序设计和硬件接口技术编程方面掌握基本内容和应用技巧，并达到相应的实际应用开发水平。

本课程提供微机原理与应用的基本理论与技术，比较有深度，具有理论性强、概念抽象、技术更新快等特点。

包括教学课和实践操作课两部分。

教学课以课堂讲解形式使学生了解微型计算机的基本结构及其工作原理，掌握指令系统及汇编语言程序设计方法、微型计算机与外设的数据传输方式、中断技术、可编程定时器/计数器、串并行接口技术，以及微机最新发展趋势等。

实践操作课以上机形式使学生熟悉汇编语言的编程环境与特点，能编写、调试、运行完成一定功能的汇编语言源程序。

本课程教学目的在于使学生全面掌握微机的基本工作原理和程序设计方法。

注重理论联系实际，加强实践环节，培养学生分析问题和解决问题的能力，使学生具有微型计算机应用系统分析能力和初步设计能力。

（二）重点内容简介（1）微机系统导论（约5％）考核内容：–微机系统组成–微机硬件系统结构–微处理器的性能指标–微机总线结构考核要求：理解：微机工作过程CPU对存储器的读/写操作及其区别了解：存储器组成程序计数器与累加器功能微机系统的主要性能指标当前PC机的标准配置掌握：微机的软、硬件系统组成微处理器、微型计算机、微型计算机系统的概念微机硬件系统组成框图及各部分的主要功能微处理器组成指令和程序的概念重点掌握：微机系统的组成微处理器性能指标(字长、内存容量、主频、运算速度、存取周期)微机总线结构计算机常用术语(位、字节、字) 的含义（2）微机运算基础（约5％）考核内容：–各种进位计数制之间的相互转换–原码、反码、补码的表示范围–原码、反码、补码、真值之间的相互转换–二进制数的加减运算与逻辑运算–进位和溢出的区别考核要求：理解：进位计数制的基本特点二进制数的乘、除算术运算了解：ASCII编码掌握：补码运算重点掌握：二、十、十六进制的相互转换无符号数、带符号数、真值、机器数的区别二进制数的加、减算术运算二进制数的与、或、非、异或逻辑运算进位和溢出的概念（3）8086微处理器及其系统（约15％）考核内容：–8086微处理器特点–通用寄存器组，段寄存器，标志寄存器–时序、指令周期、总线周期、时钟周期、分时复用总线、物理地址，逻辑地址，偏移地址–总线接口单元与执行单元组成与功能–20位物理地址形成–指令队列与堆栈–规则字与非规则字–最小工作方式与最大工作方式特点考核要求：理解：8086主要引脚的功能了解：微处理器发展过程8086引脚功能8086存储器组织掌握：最小工作方式与最大工作方式区别8086微处理器特点重点掌握：指令周期、总线周期、时钟周期的概念存储器的分段设计思想逻辑地址与物理地址的关系8086 CPU的内部结构8086的寄存器结构指令队列与堆栈的特点与操作（4）8086指令系统（约10％）考核内容：–8086的寻址方式–通用数据传送指令：MOV，PUSH，POP–目标地址传送指令：LEA–I/O数据传送指令：IN，OUT–加法指令：ADD，ADC，INC–减法指令：SUB，SBB，DEC，CMP–逻辑运算指令：AND，OR，XOR，TEST–移位指令：逻辑移位（SHL，SHR）算术移位（SAL，SAR）–循环控制类指令：无条件转移指令：JMP条件转移指令：无符号（JA，JAE，JB，JBE）有符号（JG，JGE，JL，JLE）单标志：JE/JNE循环控制指令：LOOP，JCXZ考核要求：理解：8086指令系统特点段内转移与段间转移，短转移无条件转移和条件转移区别循环移位指令了解：8086指令格式处理器控制类指令功能中断指令执行过程掌握：6大类指令系统基本用法重点掌握：8086的寻址方式数据传送类指令算术运算（加、减）类指令逻辑运算类指令移位类指令循环控制指令（条件转移、无条件转移、循环控制）（5）8086汇编语言程序设计（约15％）考核内容：–读、写汇编语言程序–程序框图绘制方法–机器语言、汇编语言以及高级语言特点–常用汇编伪指令的含义和用法考核要求：理解：源程序结构顺序程序、分支程序、循环程序的基本设计方法了解：汇编语言的特点、汇编语言的基本语法掌握：常用汇编伪指令的含义和用法：符号定义伪指令、数据定义伪指令、段定义伪指令汇编语言程序的格式和运行方法重点掌握：读写、运行、调试汇编语言程序指令语句与伪指令语句的异同点变量与标号的区别（6）半导体存储器（约10％）考核内容：–半导体存储器分类及特点–静态RAM、动态RAM组成及特点–地址译码方式–存储器与CPU的连接–位扩充与地址扩充技术考核要求：理解：RAM和ROM的工作特点微处理器与存储器的连接方法8086的存储器组织了解：DRAM的刷新原理新型存储器技术发展动向与趋势掌握：半导体存储器的性能指标重点掌握：半导体存储器分类、组成与功能静态RAM、动态RAM组成和特点存储器的分段方法存储器芯片的扩充技术（7）输入与输出接口技术（约10％）考核内容：–接口的概念与功能–接口电路的信息种类–程序传送方式特点及程序流程：无条件传送，程序查询传送–中断传送方式特点–直接存储器存取传送特点考核要求：理解：CPU与外设之间的连接了解：I/O接口及其功能接口电路的基本结构掌握：中断的分类输入、输出的信息种类重点掌握：CPU与外设数据传送方式与控制方式（8）中断技术（约15％）考核内容：–中断源，中断向量，中断向量表，中断类型码，中断优先权–断点与现场–中断分类–中断类型码与中断向量关系–响应中断的条件–中断响应及处理过程–8259A内部8个部件功能及其关系考核要求：理解：8086中断系统了解：可编程中断控制器8259A引脚及其功能掌握：中断的有关概念8259A内部结构框图重点掌握：中断分类CPU响应中断及处理过程（9）可编程接口芯片及应用（约15％）考核内容：–接口分类与功能–8253-5内部结构–8255A 3个端口的特点与差异性–8255A 3种工作方式–8253-5和8255A 应用考核要求：理解：接口基本结构的特点掌握：定时/计数器8253-5的主要性能、工作方式和初始化编程方法并行接口8255A的主要性能、工作方式和初始化编程方法重点掌握：8253-5内部结构特点8255A 3个端口的特点与差异性接口分类与功能8253-5和8255A 应用。

上海交大微机426考研课件-第六章

微机原理与接口技术
学年）（2005－2006学年）－学年
主讲：主讲：何浩
Email: hehao@
第六章主存储器
存储器概述
• 存储器的分类存储器是计算机系统中用来存储信息的部件，它是计算机中的重要硬件资源。从存储程序式的冯.诺依曼经典结构而言，没有存储器，就无法构成现代计算机。
现代RAM
• 装在计算机内的RAM一般以内存条的形式提供 • 内存条构成：
内存芯片（颗粒）桥路电阻（阻抗匹配和信号衰减）电容（滤除高频干扰） EEPROM（存放内存速度，容量，电压等基本参数，称为SPD参数）
RAM接口
• 从接口形式上分，RAM有：
DIP(Double Inline Package，双列直插式封装)RAM， SIMM(Single In line Memory Module)RAM DIMM(Dual In line Memory Module)RAM。 Module)RAM SIMM上兩面的金屬連接點是相連而成同一個電路的,而 DIMM兩面的連接點各有其獨立電路 – 现在Pentium级主板一般提供SIMM和DIMM两种RAM 插槽，而PⅡ级主板往往只提供DIMM内存插槽。 – – – –
• 若芯片的数据线不足16根：
– 一次不能从一个芯片中访问到16位数据 – 利用多个芯片扩充数据位 – 这种扩充方式简称为位扩充
位扩充
• 多个位扩充的存储芯片的数据线连接 A9～A0 于系统数据总线的不同位数 2114 CE 片选 • 其它连接都一样（2）） A9～A0 • 这些芯片应被看作是一个整体I/O4～I/O1 2114 CE • 常被称为“芯片组” （1））
补充:IS41C16257:256*16 DRAM

上海交通大学2007年部分专业基础课参考书目

489船舶原理
（含船舶静力学、船舶阻力）《船舶静力学》盛振邦、杨尚荣、陈雪深上海交大出版社1992《船舶阻力》邵世明上海交大出版社1995
503园林规划与设计
428电磁学和量子力学
《电磁学》赵凯华等高等教育出版社，占60%；《量子力学导论》曾谨言高等教育出版社，占40%
429兽医微生物学
《兽医微生物学》（第三版）陆承平主编中国农业出版社2001；《兽医免疫学》杜念兴主编中国农业出版社1997
430结构力学
《结构力学》龙驭球编高教出版社
431高分子化学与高分子物理
上海交通大学2007年部分专业基础课参考书目
2006-12-1 18:30上海交通大学【大中小】
考试科目
参考书目
223日语（二外）
《新版中日交流标准日本语》（初级上、下）人民教育出版社2005年
224德语（二外）
《新编大学德语》（1-3册）朱建华等编，外语教学与研究出版社
225法语（二外）
《法语》（1-3册）北京外国语大学法语系马晓宏编外语教学与研究出版社
无指定参考书
464现代汉语与写作
《现代汉语》（重订本）胡裕树编上海教育出版社1995；《现代汉语》（增订三版）黄伯荣、廖序东编高等教育出版社2002
465技术经济学
《工业技术经济》付家骥、仝允恒编清华大学出版社2001年《技术经济学》赵建华、高凤彦科学出版社
466环境科学概论
《环境保护概论》林肇信刘天齐等编高等教育出版社1999
442化工基础（含物化）
《化工原理》（第二版，上下册）谭天恩等化学工业出版社1998；《化工原理》（第二版）陈敏恒等化学工业出版社2002；《物理化学》（第四版，上下册）胡英主编,高教出版社，1999（不含中册的结构化学）

第4章. 8086 8088汇编语言程序设计_软件调试技术

27
4.4 软件调试技术
例10：将利用DOS功能2 显示字符a的一段小程序汇编到 2180: 100H开始的内存中。
由于A命令不支持字符方式，当在0102地址后输入指令 MOV DL, ’a’ 后，显示出错信息，然后仍然提示当前汇编地址 2180： 0102，此时可重新输入指令 MOV DL,61，其中61H为a的 ASCII码。
1上海交通大学网络学院2theprincipleapplicationofmicrocomputer微机原理与应用王春香副教授wangcxsjtueducn3主要内容41程序设计语言概述4280868088汇编语言的基本语法4380868088汇编语言程序设计基本方法44软件调试技术章第四章汇编语言程序设计4掌握软件技术不仅应具有很强的抽象能力分析能力与综合能力还应具有较强的调试能力及排错能力
标志寄存器各标志位的显示字符
标志位溢出位方向位中断位符号位零值位辅助进位位奇偶位进位位置位 OV DN EI NG ZR AC PE CY 复位 NV UP DI PL NZ NA PO NC
OF DF IF SF ZF AF PF CF
18
4.4 软件调试技术
例5：-r ；显示CPU内所有寄存器内容和标志位状态
30
4.4 软件调试技术
4.4.1 调试软件
常用的DEBUG命令。 8. 指定文件名命令格式：Ｎ文件名及扩展名指出即将调入内存或从内存中存盘的文件名。这条命令要配合Ｌ或Ｗ命令一起使用。
31
4.4 软件调试技术
4.4.1 调试软件
常用的DEBUG命令。 9. 装入命令格式1：Ｌ起始地址驱动器号起始扇区扇区数
4.4.1 调试软件
常用的DEBUG命令。 10. 写磁盘命令格式1：Ｗ起始地址驱动器号起始扇区扇区数

ysjg上海交通大学微机原理电子教案..

PC/AT总线 1984年IBM推出以80286为CPU
的16位PC机总线(未公布)
ISA总线
同期 ,Intel 、 IEEE 和 EISA 集团联合开发出与 AT 总线相近的 ISA 工业标准结构总线
ISA总线主要性能： I/O空间0100H—03FFH； 24位地址线，16MB寻址空间 8/16位数据线 62+36引脚最大位宽16位 8MHz时钟频率带宽16MB/S 具有中断和DMA通道功能
二. PCI总线主要性能：
总线时钟频率：33.3MHz/66MHz 带宽：时钟频率33.3MHz 位宽32位时为133MB/s，位宽64位时为266MB/s 时钟频率66MHz 位宽32位时为266MB/s，位宽64位时为532MB/s 总线宽度：32位（5V）/64位（3.3V）时钟同步方式独立于处理品与CPU及时钟频率无关
•总线频率:66MHZ，100MHZ和133MHZ
•带宽分别是 533MB／s，800MB/s和 1066MB／s •PCI－X总线有着很好的向下兼容性
2.按所处位置分
• 片内总线：芯片内用于各功能单元连接； • 片总线：插件板内用于各芯片连接； • 系统总线：微机系统内各功能插件板连接； • 外总线：微机系统间，微机系统与其他仪器设备间的连接。
五.总线主要性能指标
• 总线频率：总线工作时钟频率，单位为MHz； • 总线位宽：总线数据线的根数，有8，16， 32，64位之分； • 总线带宽：即总线传输率，单位为MB/S。
PCI总线周期：CLK时钟同步控制
1.主设备发出FRAME#有效信号，PCI总线周期开始，每个周期由一个地址期多个数据期组成； 2. PCI总线周期开始，首先是地址期，主控器送出地址线和总线命令（C/BE）； 3.下一周期若IRDY# ， TRDY# 有效，则按C/BE字节读/写选中的字节数据； 4.以后在CLK控制下逐个传输后续数据； 5.当FRAME#高电平，IRDY#低电平则表示本数据传输周期最后一个数据期。

第2章模糊控制基础与简单模糊控制器设计3

0 0 0 0 0.5 0 Oe Ou 1.0 0 0 0 0.5 1 0.5 0 0 0 0 0.5 0 0 0 0 0
0 0 0 0 0 0 PSe PSu 0 0 0 0 0 0 0.5 1.0 0.5 0 0 1.0 0 0 . 5 0 0 0
( x)

1,
x b
2015/4/9
15
Shanghai Jiao Tong University
简单模糊控制器的设计
定义隶属度函数时注意：
论域中的每一个元素属于至少一个隶属度函数的区域，同时它一般属于至多不超过两个隶属度函数的区域。同一个输入变量值没有两个隶属度函数会同时有最大隶属度。两个隶属度函数重叠时：重叠部分对两个隶属度函数的最大隶属度不应该有交叉。两个隶属度函数重叠时：重叠部分任何点的隶属度函数和应该小于等于1。
简单模糊控制器的设计
一般设计步骤
1）选定模糊控制器的输入、输出变量；
2）确定输入、输出变量的语言值域及其相应的隶属函数； 3）建立控制率； 4）确定模糊推理和去模糊化方法； 5）模糊控制器的软件与硬件实现； 6）优化模糊控制器。
2015/4/9
6
Shanghai Jiao Tong University
2015/4/9
22
Shanghai Jiao Tong University
简单模糊控制器的设计
采用“IF A THENபைடு நூலகம்B”形式
3、模糊规则的描述
根据日常经验，设计以下模糊规则：（1）“若e负大，则u正大”
描述：

上海交大网络教育_微机原理三次作业及自测题汇总

微机第一次作业1、11000110为二进制补码，该数的真值为（B ）。

a. +58b. -58c. -198d. +1982、16个字数据存储区的首址为70A0H：DDF6H，末字单元的物理地址为（ C ）。

a. 7E816Hb. 7E7F8Hc. 7E814Hd. 7E7F6H3、8位二进制数的原码表示范围为（ A ）。

a. -127 ～+127b. 0 ～255c. -128 ～+128d. -128 ～+1274、完整的计算机系统应包括（B ）。

a. 运算器、控制器、存储器b. 硬件设备和软件系统c. 主机和外部设备d. 主机和应用程序5、存储字长是指（B ）。

a. 以上都是b. 存储单元中二进制代码个数c. 存储单元的个数d. 存储单元中二进制代码组合6、运算器执行两个补码表示的整数加法时，产生溢出的正确叙述为（C ）。

a. 相加结果的符号位为1则产生溢出b. 最高位有进位则产生溢出c. 相加结果的符号位与两同号加数的符号位相反则产生溢出d. 相加结果的符号位为0则产生溢出7、堆栈存储器存取数据的方式是（A ）。

a. 先进后出b. 都可以c. 随机存取d. 先进先出8、下列数中最小的数是（D ）。

a. (97)10b. (62)16c. (142)8d. (1011011)29、程序计数器PC的作用是（B ）。

a. 保存CPU要访问的内存单元地址b. 保存将要执行的下一条指令的地址c. 保存正在执行的一条指令d. 保存运算器运算结果内容10、若某CPU具有64GB的寻址能力，则该CPU的地址总线宽度为（A ）。

a. 36b. 64c. 32d. 2411、8086系统中，每个逻辑段的最多存储单元数为（D）。

a. 1MBb. 256Bc. 根据需要而定d. 64KB12、在机器数（C ）中，零的表示形式是惟一的。

a. 原码b. 反码c. 补码d. 原码和反码13、指令队列具有（B ）的作用。

上海交通大学2010年电院硕士研究生拟录取名单

录取专业电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电气工程电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术电子科学与技术
录取类别学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型学术型
姓名陈强叶子晟黄腾云卫茹袁澎彭欣郭贤杨光马洲俊边石雷张峰叶成城徐颖晟杨炼张连芹李俊舟林柏桦肖洋葛兴凯陈伟马红星王旭王自珍刘超沈会文杰王旗贺兴姜平于龙郑姣仇佳捷应立张坤张天辰朱柳慧吴毅唐聪罗雯清朱琪梅凡李鑫陈昭宇刘婷
3 / 28
序号 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167

上海交大电院研究生复试回忆4页

满分100分，题型:30题选择×2＝60分，3题大题40分（印象中好像是10＋8＋22）。

题目都是基础题，下面回忆几题吧（有些实在想不起来了）。

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝一、选择题（选项就省了，题目顺序不对，只是大概的回忆）1、x86系统的中断向量的地址范围是？2、要表示3位十进制数至少需要几位二进制数？3、USB接口共有几条线？4、关于内存的刷新频率的问题5、关于总线带宽的问题6、两个数相减，标志寄存器位OF、CF、ZF的变化7、存储器的地址问题8、………………………………30、…………30题太多了实在回忆不起来了，Sorry!总之，题目都是非常非常基础的，我感觉没有什么难的，15分钟30题就搞定了。

二、解答题1、给了一幅存储器的连接图，要求写出2片存储器的地址范围和容量（A0和ALE参与奇偶地址的片选）2、关于码制转换的，已知[-1/2X]原，要求写出[-2X]原，[-2X]反，[-2X]补3、关于接口电路的问题给了一幅图，有138，8253，8255，8259，8251等，1）已知8253的口地址范围，要求画出138和8086地址总线的连接图；2）已知8259 IRQ0的中断向量地址，要求写出IRQ3、IRQ7的中断向量地址3）根据图写出8255的口地址范围（A口、B口、C口和控制口）4）要求通过8253产生周期性中断请求信号，确定8253工作方式，并求出计数初值5）已知8251传送的字符格式，要求8251的波特率＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝腹有诗书气自华腹有诗书气自华《微型计算机原理与应用》参考书目:《微型计算机原理与接口技术》（第三版）吴秀清、周荷琴编中国科技大学出版社 2005 ；《微机原理与接口技术》王玉良等编北京邮电大学出版社 2000复习大纲：第一章绪论计算机的发展概况与趋势；计算机的运算基础；计算机系统的组成原理。

上海交通大学

《统考ABC词汇精讲》
大学语文三(高本)
32
0.56
邓小平理论
8
0.37
胡果文
电子技术基础
43
0.76
陈秀真
《电子技术基础》霍亮
《数字电子技术基础》陈刚主编
电子技术基础（船舶）
30
0.75
林昕
《电子技术基础》清华
电子商务
19
0.31
张跃华
电子商务基础
37
0.65
柴洪辉
电子政务
29
0.57
徐启智
对外贸易运输与仓储
36
0.89
《船舶原理》盛振邦刘应中主编
船舶原理基础
34
0.90
船舶原理与设计基础
45
0.93
窦尚信
大学英语(二)
33
1.75
潘晓燕
《21世纪读写教程第三册》
大学英语(三)
31
0.74
潘晓燕
《21世纪读写教程第二册》
大学英语(一)
27
1.72
潘晓燕
《21世纪读写教程第一册》
大学英语考试
23
0.62
潘晓燕
《管理学-原理与方法》周三多
《现代企业管理原理》黄津浮
《管理学》（美）哈罗德孔茨
《管理学》斯蒂芬.罗宾斯
线性代数
24
0.32
消费者行为学
36
1.18
李国振
有PPT讲义
信号与系统
41
1.19
齐开悦
信息系统建模理论
34
2.19
饶若楠
《UML基础、案例与应用》Josenph Schmuller李虎王美英译

高校自动化专业优质资源共享探讨

ce & Technology Vision
科技视界
高校自动化专业优质资源共享探讨
赵佰亭辛元芳李莹于水娟渊安徽理工大学袁安徽淮南 232001 冤
揖摘要铱根据目前的国内和国际形势袁资源共享已经成为一种趋势袁资源共享可以把优质的教育资源最大化利用袁可以让每一个大学生都接受到良好的专业教育遥因此袁随着人工智能和大数据的发展袁我国利用教育理念的创新和优质资源的共享袁在高校自动化专业建立了教材设备和优质资源共享体系和服务环境袁全面优化了我国高校自动化专业的设备袁教育信息和其他资源袁减少了重复投资造成的资源浪费遥总体上提高了我国高校教材设备的自动化水平袁实现了优质资源共享的途径遥
. AlunliveRrsiitigeshitnsChRinea sheasrbveeend.improved , and the way to share high - quality resources has been realized .
揖Key words铱Quality resources ; Sharing ; Automation profession
2 结论
经过野十一五冶建设任务和高校自动化专业教材设备和优质资源共享体系的建设袁我国高校自动化专业充分地发挥了大型仪器设备和优质资源共享的优势袁从而促进了各高校间的科研条件和教育资源的公开共享遥这将为人才培养袁科研袁学科建设袁资源利用等带来巨大的效益袁并增强高校自动化专业的创新和参与国际竞争的能力遥与此同时袁它也使我国高校自动化专业转向了知识化袁信息化和智能化遥随着人工智能和大数据的发展袁资源共享将最大化的利用优质的教育资源袁让每个大学生都接受良好的职业教育遥自动化专业教育在人工智能和大数据时代下健康快速的发展袁满足工业生产领域内对具备人工智能科学基础的创新型自动化人才的需求袁才能更好的与国际接轨袁才能符合国家双一流发展战略遥

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第6代微处理器：1998年Intel公司推出PentiumII、Celeron，后来又推出Pentium III.第六代都是更先进的32位高档微处理器，工作频率为300-860MHZ，主要用于高档微机或服务器。
1.1微机系统组成
1.1.1基本定义1
微处理器（uP,MP-microprocessor）：由一片或几片大规模集成电路组成的，具有运算器和控制器功能的中央处理器，也称为微处理机。

2.数据寄存器DR（Data Register）暂存数据或指令：从M读出时，若读出的是指令：经DR暂存的指令，经内存DB送到IR，若读出的是数据：经内部DB，送到相关寄存器或运算器。
1.3 微处理器组成
前言
第一台计算机
前言
计算机发展经历4代
第一代电子计算机特点使用电子管，20世纪40年代末和50年代初获得重大发展；
第二代电子计算机于20世纪50年代中期问世，晶体管代替电子管，并增加了浮点运算； 1964年4月IBM360系统问世，成为使用集成电路的第三代电子计算机的著名代表； 70年以后，出现使用超大规模集成电路的第四代电子计算机，目前使用的计算机都属于第四代计算机；
课程安排
• 共*学分，40学时 • 上课时间：周二、周四晚 • 上课地点：4202
章节目录
• • • • 第一章微机系统导论第二章微机运算基础第三章 8086/8088微处理器及其系统第四章 8086/8088汇编语言程序设计
第一章微机系统导论
主要内容
1.1 微机系统组成 1.2 微机硬件系统结构 1.3 微处理器组成 1.4 存储器概述 1.5 微机工作过程 1.6 微机系统的主要性能指标
1.1 微机系统组成
微机硬件系统组成
原料→物资分配部门→生产线→生产出成品→仓库→到市场上销售程序指令→控制单元→逻辑运算单元→处理后的数据→存储单元→交由应用程序使用
1.1 微机系统组成
微机硬件系统组成
目前，最流行的实际微机硬件系统组成：
主机板：包括CPU、CPI外围芯片组、主存储器RAM、 BIOS芯片与总线插槽；外设接口卡：如显卡、声卡、网卡；外部设备：如硬盘、光驱、显示器、打印机、键盘、调制
前言
微处理器发展经历6代
第4代微处理器：1985年起采用超大规模集成电路的32位微处理器、典型产品有Intel 的Intel 80386、 Zilog的Z8000、惠普公式的HP-32等；
第5代微处理器：1993年Intel公司推出第五代32位微处理器芯片 Pentium,外部数据总线为64位，工作频率为66-200MHZ；
存储器总线 CPU I/O总线
M
I/O接口
外设
1.2 微机硬件系统组成
微机总线结构
双重总线结构：具有局部总线与全局总线，并行操作。提高了数据处理和传输效率，高档微机和工作站采用此结构。
CPU 总线逻辑控制局部总线缓冲器局部I/O 局部M 全局 M 全局 I/O
全局总线 DMA控制器
微机原理及应用
The Principle & Application of Microcomputer
教材及参考书
• 教材
– 李继灿主编，新编16/32位微型计算机原理及应用(第3版)，清华大学出版社，2004
• 参考书
– 周明德编著，微型计算机系统原理及应用(第4 版)，清华大学出版社，2002年 – 戴明萼编著，微型计算机技术及应用(第3版)，清华大学出版社，2003年。
系统总线：用来传递信息的公共导线，可以是带状的扁平电缆线，也可是印刷电路板上的一层极薄的金属连线。所有信息都是通过总线在CPU、M、I/O中间传送。根据传送信息的内容与作用，总线分为3类：数据总线（Data Bus,DB）地址总线（Address Bus,AB）控制总线（Control Bus,CB）总线结构：系统中各部件均挂在总线上，可使微机系统的结构比较简单，易于维护，并有更大的灵活性和更好的可扩展性。
1.1微机系统组成
1.1.1基本定义3
微型计算机系统（microcomputer system）：简称 uCS或MCS，指以微型计算机为中心，配上相应的外围设备、电源和辅助电路（通称硬件），以及指挥微型计算机工作的系统软件所构成的系统。
uCS、uC、uP相互关系
微型计算机系统(uCS)

解调器与鼠标；
电源等部件。
1.1 微机系统组成
软件的分级结构
计算机软件通常分为两大类：系统软件和用户软件。系统软件：是指不需要用户干预的能生成、准备和执行其他程序所需的一组程序。用户软件：是各用户为解题或实现检测与实时控制等不同任务所编制的应用程序，它也称为应用软件。
1.1 微机系统组成
1.3 微处理器组成
微处理器结构
由运算器、控制器、内部寄存器阵列三部分组成。
CPU F O ALU 取指执指控制控制
2 1
PLA RA ID IR
PC
A
内部DB AR RAM AB DB DR
1.3 微处理器组成
1.3.1 运算器
又称为算术逻辑单元（Arithmetic and Logic Unit ,ALU）用来进行算术或逻辑运算，以及位移循环等操作。
大、中、小型中央处理器（CPU-Central Processing Unit）。微处理器（MPU-Microprocessor Unit）
因特尔高性能家用台式机微处理器
1.1微机系统组成
1.1.1基本定义2
微型计算机(microcomputer): 简称uC或MC，以微处理器为核心，配上存储器、输入输出接口电路及系统总线所组成的计算机，又称为主机或微电脑。把微处理器、存储器、输入输出接口电路组装在一块或多块电路板上或集成在单片芯片上，分别称为单板机、多板机或单片微型计算机。
软件的分级结构
操作系统是一套复杂的系统程序。用于提供人机接口和管理、调度计算机的所有硬件与软件资源。它所包含的系统程序的具体分类尚不完全统一。其中，最为重要的核心部分是常驻监控程序。计算机开机后，常驻监控程序始终存放在内存中，它通过接受用户命令，并启用操作系统执行相应的操作。
1.1 微机系统组成
微型机的研制、开发和利用，标志着一个国家科学普及的程度。
前言
微处理器发展经历6代
第1代微处理器：1972年研制的8位微处理器Intel8008，主要采用工艺简单、速度较低的P沟道MOS电路；
第2代微处理器：1973年研制的，主要采用速度较快的N沟道 MOS技术的8位微处理器。代表产品有Intel的Intel 8085、 Motorola的M6800、Zilog的Z80等；第3代微处理器：1978年研制的，主要采用H-MOS新工艺的16位微处理器。其典型产品是Intel 的Intel 8086；
微型计算机 (uc) 硬件外围设备电源软件

微处理器(uP)
内存储器
并行输入输出(IO)接口电路串行地址总线AB 系统总线数据总线DB 控制总线AB

算术逻辑单元ALU 控制单元CU 寄存器阵列RA
ROM,PROM,EPROM,EEPROM
RAM
外部设备

键盘/显示器，光电图形输入器 Nhomakorabea语音识别与合成器
参加运算的两个操作数：一个来自累加器（Accumulator）另一个来自内部数据总线：数据寄存器DR（Data Register）

寄存器阵列RA
运算结果送回至累加器A暂存。
1.3 微处理器组成
1.3.2 控制器
1.指令寄存器（Instruction Register,IR）存放从存储器取出的将要执行的指令（操作码）。
1.2 微机硬件系统结构
典型的微机硬件系统结构
硬件系统结构：按总体布局的设计要求将各部件构成某个系统的连接方式。用总线将各个部件连接起来，面向系统的总线结构。
定时电路地址总线AB 微处理器 CPU 输出设备输入设备数据总线DB 控制总线CB
ROM
RAM
I/O接口
1.2 微机硬件系统组成
软件的分级结构
操作系统包括I/O驱动程序和文件管理程序。 I/O驱动程序：用于执行I/O操作；文件管理程序：用于管理存放在外存（或海量存储器）中的大量数据集合。
当用户程序或其他系统程序需要使用I/O设备时，通常并不是该程序执行操作，而是由操作系统利用I/O驱动程序来执行任务。文件管理程序与I/O驱动程序配合使用，用于文件的存取、复制和其他处理。此外，系统软件还可以包括各种高级语言翻译程序、汇编程序、文本编辑程序以及辅助编写其他程序的程序。
2.指令译码器（Instruction Decoder,ID）对指令寄存器IR中的指令译码，确定该指令执行什么操作。
3.可编程逻辑阵列（Programmable Logic Array,PLA）
也称为定时与控制电路，产生取指令和执行指令所需的各种微操作控制信号。
1.3 微处理器组成
微处理器结构
1.2 微机硬件系统组成
微机总线结构
根据总线结构组织方式不同，分为：单总线、双总线、双重总线。单总线结构：M和I/O使用同一组信息通道，采取分时操作。结构简单，成本低。中低档微机采用此结构。
CPU M
I/O接口
外设
1.2 微机硬件系统组成
微机总线结构
双总线结构：M和I/O各有一组连通CPU的总线，可同时操作。拓宽了总线宽度，提高了传输效率。高档微机采用此结构。CPU负担加重，可采用专门处理芯片（智能I/O接口）减轻负担。