STM32F20xxx_21xxx单片机硬件开发入门笔记
STM32学习笔记小结
STM32学习笔记目录STM32学习笔记 (1)一、入门 (2)目标->实战项目 (2)STM32学习方法 (3)ARM简介 (4)二、外设功能模块 (5)GPIO原理与工作模式 (5)串行通信 (6)硬件下载与调试 (6)Cortex-M3复用功能（AF）和重映射功能 (6)Systick的使用 (7)通用定时器 (7)SPI与数码管 (7)I2C通信 (8)NVIC中断 (8)PWM基础 (9)RCC内部结构与原理 (9)ADC模数转换 (10)内部温度传感器 (10)窗口看门狗 (10)USB应用 (11)三、问题 (11)在线调试 (12)一、入门STM32系列基于专为要求高性能、低成本、低功耗的嵌入式应用专门设计的ARM Cortex-M内核，主要包括STM32F101“基本型”系列、STM32F103“增强型”系列、STM32F105、STM32F107“互联型”系列。
STM32微控制器满足嵌入式开发低功耗和高性能的要求，并且拥有简单易上手的固件函数库，避免了传统ARM单片机开发操作寄存器的模式，所以十分受欢迎，应用广泛。
作者只学过一些51单片机的基础，就直接上手STM32，边学边用。
该篇笔记也是随意的记录一下，要想系统的学习一下，个人认为资料手册(data sheet)、参考手册(Reference Manual)和用户手册(固件函数库)三个文档再有开发板实际操作，完全足够。
熟练掌握以上内容，触类旁通，成为STM32开发的高手指日可待。
目标->实战项目STM32学习方法开发环境(MDK/IAR)→寄存器or固件库→软件仿真&开发板硬件→学习难度建立不受库版本限制的工程项目:1.准备好文件（Startup Code、Lib、User）2.建立工程不添加Startup Code3.工程管理添加需要的库文件、自定义文件4.编译链接ARM简介ARM7衍生出全新的Cortex架构，三管齐下：Cortex-A：高性能应用处理器。
STM32自学笔记
STM32⾃学笔记⼀、原⼦位操作：原⼦位操作定义在⽂件中。
令⼈感到奇怪的是位操作函数是对普通的内存地址进⾏操作的。
原⼦位操作在多数情况下是对⼀个字长的内存访问，因⽽位号该位于0-31之间(在64位机器上是0-63之间),但是对位号的范围没有限制。
原⼦操作中的位操作部分函数如下：void set_bit(int nr, void *addr)原⼦设置addr所指的第nr位void clear_bit(int nr, void *addr)原⼦的清空所指对象的第nr位void change_bit(nr, void *addr)原⼦的翻转addr所指的第nr位int test_bit(nr, void *addr)原⼦的返回addr位所指对象nr位inttest_and_set_bit(nr, void *addr)原⼦设置addr所指对象的第nr位，并返回原先的值int test_and_clear_bit(nr, void *addr)原⼦清空addr所指对象的第nr位，并返回原先的值int test_and_change_bit(nr, void *addr)原⼦翻转addr所指对象的第nr位，并返回原先的值unsigned long word = 0;set_bit(0, &word); /*第0位被设置*/set_bit(1, &word); /*第1位被设置*/clear_bit(1, &word); /*第1位被清空*/change_bit(0, &word); /*翻转第0位*/⼆、STM32的GPIO锁定:三、中断挂起：因为某种原因，中断不能马上执⾏，所以“挂起”等待。
⽐如有⾼、低级别的中断同时发⽣，就挂起低级别中断，等⾼级别中断程序执⾏完，在执⾏低级别中断。
四、固⽂件：固件(Firmware)就是写⼊EROM（可擦写只读存储器）或EEPROM(电可擦可编程只读存储器)中的程序。
第4章STM32开发基础知识总结
第4章STM32开发基础知识总结STM32是一款由STMicroelectronics开发的基于ARM Cortex-M内核的32位单片机系列。
它具有丰富的外设和强大的性能，被广泛应用于嵌入式系统开发领域。
本章主要介绍了STM32开发的基础知识，包括STM32的主要特点、STM32的系统结构、STM32的寄存器、中断和时钟系统等。
在这些内容中，我们可以看到STM32的强大功能和灵活调整的性能。
首先，STM32的主要特点是高性能、低功耗和易于扩展。
它具有高速的CPU、丰富的外设、多种存储器、多种通信接口等特点，可以满足不同嵌入式系统的需求。
此外，STM32采用高级微控制器接口规则(Advanced Microcontroller Bus Architecture, AMBA)，使得不同外设可以方便地进行通信和控制，提高了系统的整体性能和可靠性。
另外，STM32还具有低功耗和易于扩展的特点，并且支持多种不同的睡眠模式，可以根据实际需求来管理能量消耗和系统功能。
其次，STM32的系统结构主要由核心和外设组成。
核心是STM32的处理器单元，基于ARM的Cortex-M内核，包括处理器、存储器和调试接口等。
外设是与核心进行通信和控制的设备，包括GPIO、串口、I2C、SPI 等。
在STM32中，外设被映射到特定的地址空间，可以通过读写这些地址来进行控制和数据传输。
此外，STM32还支持内存映射和外设映射，可以方便地访问外部存储器和外设。
第三，STM32的寄存器用于配置和控制外设的功能。
每个外设都有一组寄存器，用于存储和读取外设的状态和配置信息。
在STM32中，寄存器可以通过寄存器地址进行直接访问，也可以通过寄存器定义和结构体来进行访问。
通过配置寄存器，可以设置外设的工作模式、时钟频率、中断使能等。
通过读取寄存器，可以获取外设的状态、数据和中断信息。
寄存器操作是STM32开发中的重要部分，需要熟练掌握和灵活运用。
stm32学习笔记
STM32学前班教程之四：打好基础建立模板1、新建目录Project_IAR4，按照自己的顺序重新组织dll（驱动）；inc、src 函数库；settings，其他所有文件全部放这个新建的目录下。
2、双击打开Project.eww，继续更改内部设置。
3、需更改的内容列表：位置和项目目标说明Project\Edir confignations 新建基于STM3210B的配置编译目标和过程文件存放Project\Option\General Option\Target ST STM32F10x 选择芯片类型Project\Option\ C/C++ Compiler\Preprocessor\Additional include direct ories $PROJ_DIR$\$PROJ_DIR$\inc 头文件相对位置，需要包括“map/lib/type”的位置Project\Option\ C/C++ Compiler\Preprocessor\Defined symbols 空空白是在Flash里面调试程序，VECT_TAB_RAM是在RAM里调试程序Project\Option\ C/C++ Compiler\Optimizations\Size 最终编译一般选择High调试可选None None,Low,Medium,High是不同的代码优化等级Project\Option\ Linker\Output 去掉Overrride default 输出格式使用默认Project\Option\ Linker\Extra Output 打开General Extra Output去掉Overrride default 厂家要求Project\Option\ Linker\Config 打开Overrride default$PROJ_DIR$\lnkarm_flash.xcl 使用Flash调试程序，如果需要使用RAM调试则改为lnkarm_RAM.xclProject\Option\ Debugger\Setup\Driver Third-Party Driver 使用第三方驱动连接单片机Project\Option\ Debugger\ Download Use flash loader 下载到flash所需的设置Project\Option\ Debugger\ Third-Party Driver\ Third-Party Driver\IAR debugger driver $PROJ_DIR$\ddl\STM32Driver.dll 驱动文件路径注1：所有跟路径相关的设置需要根据实际情况编写，相对路径的编写——“$PROJ_DIR$”代表eww文件所在文件夹，“..”代表向上一层。
STM32单片机的知识点总结
STM32单片机的知识点总结STM32 单片机是意法半导体公司（STMicroelectronics）推出的一款基于 ARM Cortex-M 内核的 32 位微控制器。
它集成了高性能的处理器、丰富的外设和丰富的通信接口，具有低功耗、高性能和可扩展性等特点。
在学习 STM32 单片机的过程中，有以下一些关键的知识点需要掌握。
1. ARM Cortex-MSTM32 单片机采用 ARM Cortex-M 内核，包括 Cortex-M0、Cortex-M3、Cortex-M4 和 Cortex-M7 四个系列。
不同系列的 Cortex-M 内核具有不同的性能和特性，需要根据应用的需求选择适合的型号。
2.STM32单片机硬件架构3. STM32 CubeMX4.STM32外设STM32单片机具有丰富的外设，包括GPIO、定时器、UART、SPI、I2C、ADC、DAC、PWM等。
了解这些外设的特性和使用方法，可以实现各种不同类型的应用，如数字输入输出、定时控制、串行通信、模拟信号采集等。
5.STM32中断6.STM32时钟7.STM32低功耗模式8.STM32中文手册9.STM32HAL库STM32 提供了一套硬件抽象层（Hardware Abstraction Layer，HAL）库，用于快速开发和移植应用程序。
了解 STM32 HAL 库的使用方法，可以快速搭建 STM32 系统，并简化底层驱动编程。
10.STM32串口调试和编程以上是关于STM32单片机的一些关键知识点的总结，希望能对您的学习与应用有所帮助。
当然，除了这些知识点之外，还有很多其他的内容需要深入学习和探索，如实时操作系统（RTOS）、外设驱动、外部存储器接口等。
不断学习和实践将帮助您更好地掌握和应用STM32单片机。
(仅供参考)STM32F10xxx硬件开发入门
STM32F10xxx硬件开发使用入门前言这份应用笔记是为系统设计者提供的，他们需要对开发板硬件实现的特性有个总体认识，如供电、时钟管理、复位控制、启动模式的设置和调试管理等。
该文档说明了STM32F10xxx系列的大容量和中容量产品使用方法，并描述了应用STM32F10xxx开发所需要的最小硬件资源。
详细的参考设计图也包含在这篇文档里，包括主要组件、接口、模式的说明。
目录1 供电 (3)1.1 简介 (3)1.1.1 独立A/D转换器供电以及参考电压 (3)1.1.2 备用电池 (3)1.1.3 电压调压器 (4)1.2 供电方案 (4)1.3 复位及电源管理 (4)1.3.1 上电复位(POR)/掉电复位(PDR) (4)1.3.2 可编程电压监测器(PVD) (5)1.3.3 系统复位 (5)2 时钟 (7)2.1 HSE时钟 (8)2.1.1 外部时钟源(HSE旁路) (8)2.1.2 外部晶体/ 陶瓷谐振器(HSE晶体) (8)2.2 LSE时钟 (8)2.2.1 外部源(LSE 旁路) (8)2.2.2 外部晶体/ 陶瓷谐振器(LSE晶体) (9)2.3 时钟输出能力 (9)2.4 时钟安全系统(CSS) (9)3 启动配置 (10)3.1 启动模式选择 (10)3.2 启动引脚连接 (10)3.3 内嵌自举模式 (10)4 调试管理 (11)4.1 简介 (11)4.2 SWJ调试端口(SERIAL WIRE和JTAG) (11)4.3 引脚分布和调试端口脚 (11)4.3.1 SWJ调试端口引脚 (11)4.3.2 灵活的SWJ-DP引脚分配 (11)4.3.3 JTAG引脚的内部上拉和下拉电阻 (12)4.3.4 与标准JTAG连接器相连的SWJ调试端口 (13)5 建议 (14)5.1 印制电路板 (14)5.2 器件位置 (14)5.3 接地和供电(V SS, V DD) (14)5.4 去耦合 (14)5.5 其它信号 (14)5.6 未用到的I/O及其特性 (15)6 参考设计 (16)6.1 描述 (16)6.1.1 时钟 (16)6.1.2 复位 (16)6.1.3 启动模式 (16)6.1.4 SWJ接口 (16)6.1.5 供电 (16)6.2 参考器件 (17)供电1.1 简介该芯片要求2.0~3.6V的操作电压(V DD)，并采用嵌入式的调压器提供内部1.8V的数字电源。
STM32学习笔记(初学者快速入门)a
#include "stm32f10x_conf.h" //#endif 再次编译，果然就 OK 了。可是，可是，也不能就这么去掉啊，怎么办呢？万能 的网啊，一搜果然就有了。
说说我怎么学的吧。 找个例子，如 GPIO，可以看到其结构如下： SOURCE（文件夹）
- APP(文件夹) -CMSIS（文件夹） -STM32F10x_StdPeriph_Driver（文件夹） Lis（文件夹） OBJ（文件夹） 其中 SOURCE 中保存的是应用程序，其中又有好多子文件夹，而 CMSIS 文件 夹中和 STM32F10x_StdPeriph_Driver 文件夹中是 ST 提供的库，这样，如果要 做新的工程只要将这个文件夹整个复制过来就行，其中 APP 中保存自己的代码。 因为我们用 51 单片机时一般比较简单，有时就一个文件，所以通常不设置专 门的输出文件夹，而这里做开发，通常会有很多个文件加入一个工程中，编译过 程中会产生很多中间文件，因此设置专门的文件夹 LIS 和 OBJ 用来保存中间文 件。 下面就将设置简单描述一下。 将复到过来的 GPIO 根目录下的所有文件删除，因为我们要学着自己建立工程。
到设置 C/C++页面 在那个 define 中加入“USE_STDPERIPH_DRIVER,STM32F10X_HD” 当然，去掉条件编译前面的注释，回到原样。 再次编译，一切顺利。可是，原来的工程例子也没有加这个啊，怎么回事呢？再 次打开原来的例子，找到 stm32f10x.h，可以看到有这么一行：
详细的STM32单片机学习笔记
详细的STM32单片机学习笔记STM32单片机学习笔记1、AHB系统总线分为APB1（36MHz）和APB2（72MHz），其中21，意思是APB2接高速设备2、Stm32f10x.h相当于reg52.h（里面有基本的位操作定义），另一个为stm32f10x_conf.h 专门控制外围器件的配置，也就是开关头文件的作用3、HSE Osc（High Speed External Oscillator）高速外部晶振，一般为8MHz，HSI RC（High Speed InternalRC）高速内部RC，8MHz4、LSE Osc（Low Speed External Oscillator）低速外部晶振，一般为32.768KHz，LSI RC （Low Speed InternalRC）低速内部晶振，大概为40KHz左右，提供看门狗时钟和自动唤醒单元时钟源5、SYSCLK时钟源有三个来源：HSI RC、HSE OSC、PLL6、MCO[2：0]可以提供4源不同的时钟同步信号,PA87、GPIO口貌似有两个反向串联的二极管用作钳位二极管。
8、总线矩阵采用轮换算法对系统总线和DMA进行仲裁9、ICode总线，DCode总线、系统总线、DMA总线、总线矩阵、AHB/APB桥10、在使用一个外设之前，必须设置寄存器RCC_AHBENR来打开该外设的时钟11、数据字节以小端存储形式保存在存储器中12、内存映射区分为8个大块，每个块为512MB13、FLASH的一页为1K(小容量和中容量)，大容量是2K。
14、系统存储区（SystemMemory）为ST公司出厂配置锁死，用户无法编辑，用于对FLASH 区域进行重新编程。
所以我们烧写程序务必选择BOOT1 = 0，这样通过内嵌的自举程序对。
Stm32中文手册学习笔记
Stm32中⽂⼿册学习笔记Stm32相对于51复杂了太多，之前⾃⼰学习⽅法不对，所以导致花了时间也没什么效果，现在⼯作了⾃⼰也知道该怎么来更好学习了，准备花两周左右看⼀下stm32中⽂⼿册及固件库⼿册，然后再按照正点原⼦的不完全⼿册结合这开发板来学习，也记下学习笔记总结学习、加深记忆。
此次的学习是以STM32F103RBT6作为核⼼MCU的，其有128k flash、20k sram、2个spi、3个串⼝、1个usb、1个can、2个12位的adc、rtc以及51个可⽤的IO⼝。
笔记⼀存储器及总线架构1.Stm32主系统由以下部分构成：●四个驱动单元：─ Cortex?-M3内核DCode总线(D-bus)，和系统总线(S-bus) ─通⽤DMA1和通⽤DMA2●四个被动单元─内部SRAM─内部闪存存储器─ FSMC─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备。
2.在每⼀次复位以后，所有除SRAM和FLITF以外的外设都被关闭，在使⽤⼀个外设之前，必须设置寄存器RCC_AHBENR来打开该外设的时钟。
所以以后编程的时候要记住设置RCC_AHBENR来使能外设。
3.memory map是很重要的，以前⼀直没有引起⾜够的重视，程序存储器、数据存储器、寄存器和输⼊输出端⼝被组织在同⼀个4GB的线性地址空间内。
4. 两个位段(bit-band)区，下⾯的映射公式给出了别名区中的每个字是如何对应位带区的相应位的：bit_word_addr = bit_band_base + (byte_offset×32) + (bit_number×4)其中： bit_word_addr是别名存储器区中字的地址，它映射到某个⽬标位。
bit_band_base是别名区的起始地址。
byte_offset是包含⽬标位的字节在位段⾥的序号bit_number是⽬标位所在位置(0-31)例⼦：下⾯的例⼦说明如何映射别名区中SRAM地址为0x20000300的字节中的位2： 0x22006008 =0x22000000 + (0x300×32) + (2×4). 对0x22006008地址的写操作与对SRAM中地址0x20000300字节的位2执⾏读-改-写操作有着相同的效果。
STM32 硬件设计手册学习笔记
Stm32硬件设计手册学习笔记
1.时钟系统的学习
STM32的系统时钟主要有3中来源:
A: HSI 内部高速时钟
B: HSE 外部高速时钟
C:PLL PLL时钟
STM32 的二级时钟源:
A: 40KHz 的内部RC （LSI RC）供独立看门狗和RTC唤醒使用B：32.768KHz 低速外部时钟（LSE ）RTC 实时时钟
2.HSE的使用
3.时钟安全系统（CSS）
4.boot 控制
5.嵌入式bootloader 模式
通常使用UART1 实现bootloader ，参考手册AN2606
6.调试
7.
PCB设计建议
A：最好采用多层PCB板，分开VSS和VDD ，这样能很好的去耦和屏蔽干扰。
B：基于成本的考虑，对于少层板，主要还是要考虑电源和地的布线
C：布局的出去，将EMI干扰的不同电路分块，主要是，噪声，大电流电路，第电压电路，数字电路要分开。
D：接地和电源：各个功能块的接地要独立，然后汇总在一个接地点，形成的环路面积要尽可能的小
E：去耦：100nF和10uF 的电容并联
F：未使用的IO和未使用的功能块：未使用的时钟，IO单元要置1或者置0，未使用的功能块要禁止掉。
8.。
STM32一部分学习笔记
1、迷你版stm32共有64个引脚，分为4组ABCD，每组16个引脚
2、关于BSRR、BRR、ODR寄存器的区别于联系(BSRR可以只对一位操作而不影响其他位)
3、IO口时钟使能位设置函数: stm32f10x_rcc.h中第692、693、694行的函数:
RCC_AHBPeriphClockCmd
RCC_APB2PeriphClockCmd
RCC_APB1PeriphClockCmd
4、IO口使能参数定义在stm32f10x_rcc.h中的466行--554行：
5、关于IO口使能设置的方式：①首先查看硬件，找到对应要使用的IO口
②然后找到系统IO口使能参数的定义
③然后确定使能的位设置函数（RCC_AHBP eriphClockCmd，
RCC_APB2PeriphClockCmd，RCC_APB1PeriphClockCmd
中的一个）
④最后在main函数里面设置使能。
MDK：
6、GPIO寄存器描述：《STM32中文参考手册_V10》第八章。
其中，-GPIOx_CRL和-GPIOx_CRH用于配置GPIO的八种模式和三种最大输出速度。
-GPIOx_IDR用于读取IO口输入的电平（0或者1）。
-GPIOx_ODR和-GPIOx_BSRR以及-GPIOx_BRR都是用来设置IO口的输出（0或者1）。
以下为详细解释：
①、-GPIOx_CRL：32位寄存器，只能配置低八位的IO口。
单片机STM32学习笔记
推挽输出与开漏输出的区别推挽输出推挽输出::可以输出高可以输出高,,低电平低电平,,连接数字器件连接数字器件; ;开漏输出开漏输出::输出端相当于三极管的集电极输出端相当于三极管的集电极. . 要得到高电平状态需要上拉电阻才行要得到高电平状态需要上拉电阻才行. . 适合于做电流型的驱动电流型的驱动,,其吸收电流的能力相对强其吸收电流的能力相对强((一般20ma 以内以内). ).推挽结构一般是指两个三极管分别受两互补信号的控制推挽结构一般是指两个三极管分别受两互补信号的控制,,总是在一个三极管导通的时候另一个截止另一个截止. .要实现“线与”需要用OC(open collector)collector)门电路门电路门电路..是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中以推挽方式存在于电路中,,各负责正负半周的波形放大任务各负责正负半周的波形放大任务,,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小关管每次只有一个导通，所以导通损耗小,,效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
抽取电流。
问题：问题：很多芯片的供电电压不一样，有3.3v 和5.0v 5.0v，需要把几种，需要把几种IC 的不同口连接在一起，是不是直接连接就可以了？实际上系统是应用在I2C 上面。
上面。
简答：简答：1、部分3.3V 器件有5V 兼容性，可以利用这种容性直接连接兼容性，可以利用这种容性直接连接2、应用电压转换器件，如TPS76733就是5V 输入，转换成3.3V 3.3V、、1A 输出。
输出。
开漏电路特点及应用在电路设计时我们常常遇到开漏（在电路设计时我们常常遇到开漏（open drain open drain ）和开集（）和开集（）和开集（open collector open collector ）的概念。
所）的概念。
所谓开漏电路概念中提到的“漏”就是指MOSFET 的漏极。
STM32学习笔记(初学者快速入门
STM32学习笔记(初学者快速入门STM32 学习笔记从51 开始单片机玩了很长时间了有51PICAVR 等等早就想跟潮流玩玩ARM 但一直没有开始原因-----不知道玩了ARM 可以做什么对我自己而言如果为学习而学习肯定学不好然后cortex-m3 出来了据说这东西可以替代单片机于是马上开始关注也在第一时间开始学习可惜一开始就有点站错了队选错了型仍是对我自己而言我希望这种芯片应该是满大街都是随便哪里都可以买得到但我选的第一种显然做不到为此大概浪费了一年多时间吧现在回到对我来说是正确的道路上来啦边学边写点东西这里写的是我的学习的过程显然很多时候会是不全面的不系统的感悟式的甚至有时会是错误的有些做法会是不专业的那么为什么我还要写呢这是一个有趣的问题它甚至涉及到博客为什么要存在的问题显然博客里面的写的东西其正确性权威性大多没法和书比可为什么博客会存在呢理由很多我非专家只说我的感慨我们读武侠小说总会有一些创出独门功夫的宗师功夫极高然后他的弟子则基本上无法超越他我在想这位宗师在创造他自己的独门功夫时必然会有很多的次的曲折弯路甚至失败会浪费他的很多时间而他教给弟子时则已去掉了这些曲折和弯路当然更不会把失败教给弟子按理说效率应该更高可是没用弟子大都不如师为什么呢也许知识本身并不是最重要的获取知识的过程才是最重要的也许所谓的知识并不仅仅是一条条的结论而是附带着很多说不清道不明的东西如植物的根一条主根上必带有大量的小小的触须闲话多了些就权当前言了下面准备开始一条件的准备我的习惯第一步是先搭建一个学习的平台原来学51PICAVR 时都是想方设法自己做些工具实验板之类现在人懒了直接购买成品了硬件电路板火牛板软件有keil 和iar 可供选择网上的口水仗不少我选keil理由很简单这个我熟目前要学的知识中软硬件我都不熟所以找一个我有点熟的东西就很重要在我相当熟练之前肯定不会用到IAR如果真的有一天不得不用IAR 相信学起来也很容易因为这个时候硬件部分我肯定很熟了再加上有keil 的基础所以应该很容易学会了调试工具JLINK V8 这个不多说了价格便宜又好用就是它了二热身网上选购的付了款就是等了拿到包裹端详良久起身沐浴更衣焚香总得先吃晚饭洗澡再点个电蚊香什么的吧拆包细细端详做工精良尤其那上面的32 吋屏越看越喜欢接下来就是一阵折腾了装JLINK 软件给板子通电先试试JLINK 能不能与电脑和板子通信上了真顺一点问题也没有于是准备将附带的程序一个一个地写进去试一试一检查大部分例子的HEX 文件并没有给出这要下一步自己生成但是几个大工程的例子都有HEX 文件如MP3如UCCGI 测试等写完以后观察程序运行的效果因为之前也做过彩屏的东西知道那玩艺代码量很大要流畅地显示并不容当时是用AVR 做的在18 吋屏上显示一幅画要有一段时间现在看起来用STM32 做的驱动显示出来的画面还是很快的不过这里显示的大部分是自画图并没有完整地显示一整幅的照片所以到底快到什么程度还不好说看来不久以后这可以作为一个学习点的一个晚上过去了下一篇就是要开始keil 软件的学习了STM32 学习笔记2本想着偷点懒的没想到竞被加了精没办法啦只能勤快点啦硬件调通后就要开始编程了编程的方法有两种一种是用st 提供的库另一种是从最底层开始编程网上关于使用哪种方法编程的讨论很多据说用库的效率要低一些但是用库编程非常方便所以我还是从库开始啦库是ST 提供的怎么说也不会差到哪里再说了用32 位ARM 的话开发的观念也要随之改变一点了说说我怎么学的吧找个例子如GPIO可以看到其结构如下SOURCE 文件夹- APP 文件夹-CMSIS 文件夹-STM32F10x_StdPeriph_Driver 文件夹Lis 文件夹OBJ 文件夹其中SOURCE 中保存的是应用程序其中又有好多子文件夹而CMSIS 文件夹中和STM32F10x_StdPeriph_Driver 文件夹中是ST 提供的库这样如果要做新的工程只要将这个文件夹整个复制过来就行其中APP 中保存自己的代码因为我们用51 单片机时一般比较简单有时就一个文件所以通常不设置专门的输出文件夹而这里做开发通常会有很多个文件加入一个工程中编译过程中会产生很多中间文件因此设置专门的文件夹LIS 和OBJ 用来保存中间文件下面就将设置简单描述一下将复到过来的GPIO 根目录下的所有文件删除因为我们要学着自己建立工程用菜单Project-- New uVision Porject建立新的工程选择目标器件为STM32103VC这个过程与建立51 单片机的工程没有什么区别这里就偷点懒不上图了接下来看一看怎么设置点那个品字形打开对话框这里就给个图了相信有一定操作基础的人应该会用顺便提一下原来用VC或者IAR 时总觉得它们的一个功能就是建立一个是Debug 组和Release 组这个功能挺好的从这个图可在Keil 里也是一样可以建的将刚才那个文件夹图中CMSIS 中的文件加入CMSIS 组一共3 个其中\Source\CMSIS\Core\CM3 有两个C 语言源程序文件全部加入另外还有一个在\Source\CMSIS\Core\CM3\startup\arm 文件夹中这个文件夹中有4 个s 文件我们选择其中的startup_stm32f10x_hds 文件这是根据项目所用CPU 来选择的我们用的CPU 是103VC 的属于高密度的芯片所以选这个至于LIB 中的文件就在这儿\Source\STM32F10x_StdPeriph_Driver\src 啦这里有很多个文件把什么文件加进去呢怕麻烦的话把所有文件全部加进去这并不会增加编译后的代码量但会增加很多的编译时间接下来设定目标输出文件夹上面这个图怎么出来的就不说啦单击Select Foler for Objects在弹出来的对话框中选择OBJ 文件夹同样方法选择List 文件的输出文件夹设置好后如果直接编译是不行的会出错还需要提供头文件所在位置单击cC标签页第一次进入时Include Paths 文本框中是空白的点击其后的按钮打开对话框增加相应的路径这样路径就设好了单击OK回到上一界面然后再单击OK退出设置即可编译链接下一会要试一试新的312 版的库效果如何了STM32 学习笔记3升级库光盘中所带的例子是310 的另外还有一个312 的我试着将312 的库替代原来的库还真有问题下面就简述问题及解决方法1将库文件解压库文件名是stm32f10x_stdperiph_libzip解压后放在任意一个文件夹中2 由于原作者做了很好的规划每一个项目中都分成三个文件夹并且在source 文件夹中又做了3 个文件夹其中APP 文件夹是放自己写的文件的其他的两个是从库中复制过来的因此想当com 版本中相同的两个文件夹CMSIS 和STM32F10x_StdPeriph_Driver 直接复制过来以为一切OK结果一编译出来一堆错误其中有错误Source\App\mainc 7 error 20 identifier "GPIO_InitTypeDef" is undefined还有大量的警告Source\STM32F10x_StdPeriph_Driver\src\stm32f10x_flashc 130 warning 223-D function "assert_param" declared implicitly看了看在APP 文件夹中还有一些不属于自己的东西stm32f10x_confhstm32f10x_ithstm32f10x_itc打开一看果然是310版本的没说的换找到STM32F10x_StdPeriph_Licom\Project\Template 文件夹用里面的同样的文件替换掉这几个文件这回应该万事大吉了吧再一看依然如故没办法了只好细细研究了通过观察发现原来可以编译通过的工程在mainc 下面挂满了h 文件而这个通不过的则少得很这是编译能通过的工程这是编译通不过的工程显然有些文件没有被包含进来一点一点跟踪发现大部分的头文件都包含在stm32f10x_confh 中而这个文件又出现在stm32f10xh 中其中有这样的一行ifdef USE_STDPERIPH_DRIVERinclude "stm32f10x_confh"endif看来是这个USE_STDPERIPH_DRIVER 没有被定义啊于是人为地去掉条件ifdef USE_STDPERIPH_DRIVERinclude "stm32f10x_confh"endif再次编译果然就OK 了可是可是也不能就这么去掉啊怎么办呢万能的网啊一搜果然就有了到设置 CC页面在那个define 中加入USE_STDPERIPH_DRIVERSTM32F10X_HD当然去掉条件编译前面的注释回到原样再次编译一切顺利可是原来的工程例子也没有加这个啊怎么回事呢再次打开原来的例子找到stm32f10xh可以看到有这么一行而新的stm32f10xh 中则是这样的原com 版的stm32f10xh 被人为地修改了一下所以不在define 中定义也不要紧而新com 则不行了至此简单的升级搞定本文见于好多地方但查询后未能确定其原始出处及作者故这里说明是转贴但作者和原始出处信息就无法提供了如果原作者看到请跟贴说明知情者也请跟贴说明ARM 中的RORW 和ZI DATA一直以来对于ARM 体系中所描述的RORW 和ZI 数据存在似是而非的理解这段时间对其仔细了解了一番发现了一些规律理解了一些以前书本上有的但是不理解的东西我想应该有不少人也有和我同样的困惑因此将我的一些关于RORW 和ZI 的理解写出来希望能对大家有所帮助要了解RORW 和ZI 需要首先了解以下知识ARM 程序的组成此处所说的ARM 程序是指在ARM 系统中正在执行的程序而非保存在ROM中的bin 映像image文件这一点清注意区别一个ARM 程序包含3 部分RORW 和ZIRO 是程序中的指令和常量RW 是程序中的已初始化变量ZI 是程序中的未初始化的变量由以上3 点说明可以理解为RO 就是readonlyRW 就是readwriteZI 就是zeroARM 映像文件的组成所谓ARM 映像文件就是指烧录到ROM 中的bin 文件也称为image 文件以下用Image 文件来称呼它Image 文件包含了RO 和RW 数据之所以Image 文件不包含ZI 数据是因为ZI 数据都是0没必要包含只要程序运行之前将ZI 数据所在的区域一律清零即可包含进去反而浪费存储空间Q为什么Image 中必须包含RO 和RWA 因为RO 中的指令和常量以及RW 中初始化过的变量是不能像ZI 那样无中生有的ARM 程序的执行过程从以上两点可以知道烧录到ROM 中的image 文件与实际运行时的ARM 程序之间并不是完全一样的因此就有必要了解ARM 程序是如何从ROM 中的image到达实际运行状态的实际上RO 中的指令至少应该有这样的功能1 将RW 从ROM 中搬到RAM 中因为RW 是变量变量不能存在ROM 中2 将ZI 所在的RAM 区域全部清零因为ZI 区域并不在Image 中所以需要程序根据编译器给出的ZI 地址及大小来将相应得RAM 区域清零ZI 中也是变量同理变量不能存在ROM 中在程序运行的最初阶段RO 中的指令完成了这两项工作后 C 程序才能正常访问变量否则只能运行不含变量的代码说了上面的可能还是有些迷糊RORW 和ZI 到底是什么下面我将给出几个例子最直观的来说明RORWZI 在C 中是什么意思1 RO看下面两段程序他们之间差了一条语句这条语句就是声明一个字符常量因此按照我们之前说的他们之间应该只会在RO 数据中相差一个字节字符常量为1 字节Prog1includevoid main voidProg2includeconst char a 5 void main voidProg1 编译出来后的信息如下Code RO Data RW Data ZI Data Debug948 60 0 96 0 Grand TotalsTotal RO Size Code RO Data1008 098kBTotal RW Size RW Data ZI Data 96 009kBTotal ROM Size Code RO Data RW Data 1008098kBProg2 编译出来后的信息如下Code RO Data RW Data ZI Data Debug948 61 0 96 0Grand TotalsTotal RO Size Code RO Data 1009 099kBTotal RW Size RW Data ZI Data 96 009kBTotal ROM Size Code RO Data RW Data 1009 099kB以上两个程序编译出来后的信息可以看出Prog1 和Prog2 的RO 包含了Code 和RO Data 两类数据他们的唯一区别就是Prog2 的RO Data 比Prog1 多了1 个字节这正和之前的推测一致如果增加的是一条指令而不是一个常量则结果应该是Code 数据大小有差别2 RW同样再看两个程序他们之间只相差一个已初始化的变量按照之前所讲的已初始化的变量应该是算在RW 中的所以两个程序之间应该是RW 大小有区别Prog3includevoid main voidProg4includechar a 5 void main voidProg3 编译出来后的信息如下Code RO Data RW Data ZI DataDebug948 60 0 96 0 Grand TotalsTotal RO Size Code RO Data 1008 098kBTotal RW Size RW Data ZI Data 96009kBTotal ROM Size Code RO Data RW Data 1008098kBProg4 编译出来后的信息如下Code RO Data RW Data ZI Data Debug948 60 1 96 0 GrandTotalsTotal RO Size Code RO Data 1008 098kBTotal RW Size RW Data ZI Data 97 009kBTotal ROM Size Code RO Data RW Data 1009 099kB可以看出Prog3 和Prog4 之间确实只有RW Data 之间相差了1个字节这个字节正是被初始化过的一个字符型变量a所引起的3 ZI再看两个程序他们之间的差别是一个未初始化的变量a从之前的了解中应该可以推测这两个程序之间应该只有ZI 大小有差别Prog3includevoid main voidProg4includevoid main voidProg3 编译出来后的信息如下Code RO Data RW Data ZI Data Debug948 60 0 96 0 GrandTotal RO Size Code RO Data 1008 098kBTotal RW Size RW Data ZI Data 96 009kBTotal ROM Size Code RO Data RW Data 1008 098kBProg4 编译出来后的信息如下Code RO Data RW Data ZI Data Debug948 60 0 97 0 GrandTotalsTotal RO Size Code RO Data 1008 098kBTotal RW Size RW Data ZI Data 97009kBTotal ROM Size Code RO Data RW Data 1008098kB编译的结果完全符合推测只有ZI 数据相差了1 个字节这个字节正是未初始化的一个字符型变量a所引起的注意如果一个变量被初始化为0则该变量的处理方法与未初始化华变量一样放在ZI 区域即ARM C 程序中所有的未初始化变量都会被自动初始化为0总结1 C 中的指令以及常量被编译后是RO 类型数据2 C 中的未被初始化或初始化为0 的变量编译后是ZI 类型数据3 C 中的已被初始化成非0 值的变量编译后市RW 类型数据附程序的编译命令假定C 程序名为tstcarmcc -c -o tsto tstcarmlink -noremove -elf -nodebug -info totals -info sizes -map -list aamap-o tstelf tsto编译后的信息就在aamap 文件中ROM 主要指NAND FlashNor FlashRAM 主要指PSRAMSDRAMSRAMDDRAM继续学习中先把开发板自带一个例子做了些精简以免看得吓人就是这个让PORTD 上接的4 个LED 分别点亮开始研究代码int main voidInit_All_Periph看到这一行开始跟踪于是又看到了下面的内容void Init_All_Periph voidRCC_Configuration继续跟踪void RCC_Configuration voidSystemInit这行代码在system_stm32f10xc 中找到了void SystemInit voidReset the RCC clock configuration to the default reset state fordebug purposeSet HSION bitRCC- CR uint32_t 0x00000001Reset SW HPRE PPRE1 PPRE2 ADCPRE and MCO bits ifndef STM32F10X_CLRCC- CFGR uint32_t 0xF8FF0000elseRCC- CFGR uint32_t 0xF0FF0000endif STM32F10X_CLReset HSEON CSSON and PLLON bitsRCC- CR uint32_t 0xFEF6FFFFReset HSEBYP bitRCC- CR uint32_t 0xFFFBFFFFReset PLLSRC PLLXTPRE PLLMUL and USBPREOTGFSPRE bits RCC- CFGR uint32_t 0xFF80FFFFifndef STM32F10X_CLDisable all interrupts and clear pending bits RCC- CIR 0x009F0000elseReset PLL2ON and PLL3ON bitsRCC- CR uint32_t 0xEBFFFFFFDisable all interrupts and clear pending bits RCC- CIR 0x00FF0000Reset CFGR2 registerRCC- CFGR2 0x00000000endif STM32F10X_CLConfigure the System clock frequency HCLK PCLK2 and PCLK1 prescalersConfigure the Flash Latency cycles and enable prefetch bufferSetSysClock这一长串的又是什么如何来用呢看来偷懒是不成的了只能回过头去研究STM32 的时钟构成了相当的复杂系统的时钟可以有3 个来源内部时钟HSI外部时钟HSE或者PLL 锁相环模块的输出它们由RCC_CFGR 寄存器中的SW 来选择SW 10系统时钟切换由软件置1或清0来选择系统时钟源在从停止或待机模式中返回时或直接或间接作为系统时钟的HSE 出现故障时由硬件强制选择HSI 作为系统时钟如果时钟安全系统已经启动00HSI 作为系统时钟01HSE 作为系统时钟10PLL 输出作为系统时钟11不可用PLL 的输出直接送到USB 模块经过适当的分频后得到48M 的频率供USB 模块使用系统时钟的一路被直接送到I2S 模块另一路经过AHB 分频后送出送往各个系统其中直接送往SDIFMSCAHB 总线8 分频后作为系统定时器时钟经过APB1 分频分别控制PLK1定时器TIM2TIM7经过APB2 分频分别控制PLK2定时器TIM1TIM8再经分频控制ADC由此可知STM32F10x 芯片的时钟比之于51AVRPIC 等8 位机要复杂复多因此我们立足于对着芯片手册来解读程序力求知道这些程序代码如何使用为何这么样使用如果自己要改可以修改哪些部分以便自己使用时可以得心应手单步执行看一看哪些代码被执行了Reset the RCC clock configuration to the default reset state fordebug purposeSet HSION bitRCC- CR uint32_t 0x00000001这是RCC_CR 寄存器由图可见HSION 是其bit 0 位HSION内部高速时钟使能由软件置1或清零当从待机和停止模式返回或用作系统时钟的外部4-25MHz 时钟发生故障时该位由硬件置1来启动内部8MHz 的RC 振荡器当内部8MHz 时钟被直接或间接地用作或被选择将要作为系统时钟时该位不能被清零0内部8MHz 时钟关闭1内部8MHz 时钟开启Reset SW HPRE PPRE1 PPRE2 ADCPRE and MCO bitsifndef STM32F10X_CLRCC- CFGR uint32_t 0xF8FF0000这是RCC_CFGR 寄存器该行程序清零了MC0[20]这三位和ADCPRE[10]ppre2[20]PPRE1 〔20〕HPRE 〔30〕SWS 〔10〕和SW 〔10〕这16 位MCO 微控制器时钟输出由软件置1或清零0xx没有时钟输出100系统时钟 SYSCLK 输出101内部8MHz 的RC 振荡器时钟输出110外部4-25MHz 振荡器时钟输出111PLL 时钟2 分频后输出Reset HSEON CSSON and PLLON bitsRCC- CR uint32_t 0xFEF6FFFF清零了PLLONHSEBYPHSERDY 这3 位Reset HSEBYP bitRCC- CR uint32_t 0xFFFBFFFF清零了HSEBYP 位为什么不一次写HSEBYP外部高速时钟旁路在调试模式下由软件置1或清零来旁路外部晶体振荡器只有在外部4-25MHz 振荡器关闭的情况下才能写入该位0外部4-25MHz 振荡器没有旁路1外部4-25MHz 外部晶体振荡器被旁路所以要先清HSEON 位再清该位Reset PLLSRC PLLXTPRE PLLMUL and USBPREOTGFSPRE bitsRCC- CFGR uint32_t 0xFF80FFFF清零了USBPREPLLMULPLLXTPRPLLSRC 共7 位Disable all interrupts and clear pending bitsRCC- CIR 0x009F0000这个暂不解读SetSysClock跟踪进入该函数可见一连串的条件编译单步运行执行的是elif defined SYSCLK_FREQ_72MHzSetSysClockTo72为何执行该行呢找到SYSCLK_PREQ_的相关定义如下图所示这样就得到了我们所要的一个结论如果要更改系统工作频率只需要在这里更改就可以了可以继续跟踪进入这个函数来观察如何将工作频率设定为72MHz 的static void SetSysClockTo72 void。
学习STM32笔记汇总
STM32F207学习笔记1、使用篇 (1)1、1标准外设库的简介 (1)1.2标准外设库中一些文件的作用 (2)1.3开发拾遗 (2)2、STM32技术概述 (3)2.1 一些概述 (3)2.2 STM32的最小系统 (3)2.3 一些IO (4)2.31 GPIO与AFIO (4)2.32 RCC 复位与时钟控制 (5)2.33 中断与事件控制 (6)2.34总线结构与存储器： (6)2.35 定时器（是定时还是计数只取决于时钟源） (6)1、使用篇1、1标准外设库的简介在嵌入式设计中，硬件成本不断降低，而软件成本大幅升高，随着新型内核的不断出现，软件底层设计的复杂性和移植的困难度在不断增加，ARM公司意识到这个问题后，联合芯片提供商，为软件人员提供标准的应用程序接口，而CMSIS就是为CONTEX-M3内核提供的。
这些通用的API接口来访问CORTEX 内核以及一些专用外设，以减少更换芯片以及开发工具等移植工作所带来的金钱以及时间上的消耗。
只要都是基于M3的芯片，代码均是可以复用的。
CMSIS 包含了CORESUPPORT和DECICESUPPORT。
即ARM负责的东西和芯片厂商如ST负责的。
其中ARM提供了core_m3.c和.h。
定义一些CORTEX-M处理器内部的一些寄存器地址以及功能函数。
芯片商提供的启动代码、初始化函数、系统头文件。
为了推广了STM32系列的微处理器芯片，意法半导体可谓是煞费苦心！不光提供了CMSIS要求内容，还提供了各个模块的标准库函数.，包含了所有外设的驱动函数，覆盖每一种外设的所有功能。
可以让程序员将更多的精力放在应用开发，加快上市时间，用标准的ANSI-C编写不受开发环境的影响。
这一系列的辅助文件以固件库（标准外设库）来提供。
那手头上的版本STM32F2xx_StdPeriph_Lib_V1.1.0来说，有三部分构成：1、library：标准外设库的主要内容，由两部分构成①CMSIS（1）ARM公司提供的内核访问函数等。
STM32学习笔记二
STM32学习笔记二：1、keil编译的三个按键的功能A、第一个按钮：Translate 就是翻译当下修改过的文件，说明白点就是检查下有没有语法错误，并不会去链接库文件，也不会生成可执行文件。
B、第二个按钮：Build 就是编译当下修改过的文件，它包含了语法检查，链接动态库文件，生成可执行文件。
C、第三个按钮：Rebuild 重新编译整个工程，跟Build 这个按钮实现的功能是一样的，但有所不同的是它编译的是整个工程的所有文件，耗时巨大。
综上：当我们编辑好我们的程序之后，只需要用第二个Build 按钮就可以，即方便又省时。
第一个跟第三个按钮用的比较少2 、core_cm3.c 跟启动文件一样都是底层文件，都是由ARM 公司提供的，遵守CMSIS 标准，即所有CM3 芯片的库都带有这个文件，这样软件在不同的CM3 芯片的移植工作就得以简化。
3、system_stm32f10x.c，是由ST 公司提供的，遵守CMSIS 标准。
该文件的功能是设置系统时钟和总线时钟，system_stm32f10x.c 在实现系统时钟的时候要用到PLL（锁相环），这就需要操作寄存器，寄存器都是以存储器映射的方式来访问的，所以该文件中包含了stm32f10x.h 这个头文件。
4、stm32f10x.h定义寄存器的地址及使用的结构体封装。
5、6、.chm文件在NTFS硬盘中是打不开的，我们需要选中文件，右键属性，然后点击解除锁定即可。
7、USER用来存放工程文件和用户代码，包括主函数main.cFwlib用来存放STM32库里面的inc和src这两个文件，这两个文件包含了芯片上的所有驱动。
CMSIS用来存放库为我们自带的启动文件和一些M3系列通用的文件。
CMSIS 里面存放的文件是适合任何M3内核的单片机。
Output用来保存软件编译后输出的文件。
Listing用来存放一些编译过程中产生的文件，具体可以不用了解。
8、建立工程的一般步骤：a、\3.5.0\3.5.0\STM32F10x_StdPeriph_Lib_V3.5.0\Libraries\STM32F10x_Std Periph_Driver 的inc 跟src拷贝到Fwlibb、\3.5.0\3.5.0\STM32F10x_StdPeriph_Lib_V3.5.0\Project\STM32F10x_StdPe riph_Template main.c 、stm32f10x_conf.h、stm32f10x_it.h、stm32f10x_it.c、system_stm32f10x.c拷贝到USER目录下。
STM32经典入门学习笔记
STM32中断优先级和开关总中断一，中断优先级：STM32(Cortex-M3)中的优先级概念STM32(Cortex-M3)中有两个优先级的概念——抢占式优先级和响应优先级，有人把响应优先级称作'亚优先级'或'副优先级'，每个中断源都需要被指定这两种优先级。
具有高抢占式优先级的中断可以在具有低抢占式优先级的中断处理过程中被响应，即中断嵌套，或者说高抢占式优先级的中断可以嵌套低抢占式优先级的中断。
当两个中断源的抢占式优先级相同时，这两个中断将没有嵌套关系，当一个中断到来后，如果正在处理另一个中断，这个后到来的中断就要等到前一个中断处理完之后才能被处理。
如果这两个中断同时到达，则中断控制器根据他们的响应优先级高低来决定先处理哪一个；如果他们的抢占式优先级和响应优先级都相等，则根据他们在中断表中的排位顺序决定先处理哪一个。
既然每个中断源都需要被指定这两种优先级，就需要有相应的寄存器位记录每个中断的优先级；在Cortex-M3中定义了8个比特位用于设置中断源的优先级，这8个比特位可以有8种分配方式，如下：所有8位用于指定响应优先级最高1位用于指定抢占式优先级，最低7位用于指定响应优先级最高2位用于指定抢占式优先级，最低6位用于指定响应优先级最高3位用于指定抢占式优先级，最低5位用于指定响应优先级最高4位用于指定抢占式优先级，最低4位用于指定响应优先级最高5位用于指定抢占式优先级，最低3位用于指定响应优先级最高6位用于指定抢占式优先级，最低2位用于指定响应优先级最高7位用于指定抢占式优先级，最低1位用于指定响应优先级这就是优先级分组的概念。
--------------------------------------------------------------------------------Cortex-M3允许具有较少中断源时使用较少的寄存器位指定中断源的优先级，因此STM32把指定中断优先级的寄存器位减少到4位，这4个寄存器位的分组方式如下：第0组：所有4位用于指定响应优先级第1组：最高1位用于指定抢占式优先级，最低3位用于指定响应优先级第2组：最高2位用于指定抢占式优先级，最低2位用于指定响应优先级第3组：最高3位用于指定抢占式优先级，最低1位用于指定响应优先级第4组：所有4位用于指定抢占式优先级可以通过调用STM32的固件库中的函数NVIC_PriorityGroupConfig()选择使用哪种优先级分组方式，这个函数的参数有下列5种：NVIC_PriorityGroup_0 => 选择第0组NVIC_PriorityGroup_1 => 选择第1组NVIC_PriorityGroup_2 => 选择第2组NVIC_PriorityGroup_3 => 选择第3组NVIC_PriorityGroup_4 => 选择第4组接下来就是指定中断源的优先级，下面以一个简单的例子说明如何指定中断源的抢占式优先级和响应优先级：// 选择使用优先级分组第1组NVIC_PriorityGroupConfig(NVIC_PriorityGroup_1);// 使能EXTI0中断NVIC_InitStructure.NVIC_IRQChannel = EXTI0_IRQChannel;NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 1; // 指定抢占式优先级别1NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0; // 指定响应优先级别0NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;NVIC_Init(&NVIC_InitStructure);// 使能EXTI9_5中断NVIC_InitStructure.NVIC_IRQChannel = EXTI9_5_IRQChannel;NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 0; // 指定抢占式优先级别0 NVIC_InitStructure.NVIC_IRQChannelSubPriority = 1; // 指定响应优先级别1NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;NVIC_Init(&NVIC_InitStructure);要注意的几点是：1）如果指定的抢占式优先级别或响应优先级别超出了选定的优先级分组所限定的范围，将可能得到意想不到的结果；2）抢占式优先级别相同的中断源之间没有嵌套关系；3）如果某个中断源被指定为某个抢占式优先级别，又没有其它中断源处于同一个抢占式优先级别，则可以为这个中断源指定任意有效的响应优先级别。
手把手教你STM32笔记
STM32F1031、IO口处理IO口包含7个寄存器配置寄存器两个：CRL（32），CRH（32）数据寄存器两个：IDR（32），ODR（32），但是他们只用了16位置位复位寄存器：BSRR（32）复位寄存器：BRR（16）锁存寄存器：LCKR（32）常用的有前面四个：其中前面两个是用来设置的，后面两个是用来操作的。
每个IO口占用四位进行设置（低两位是MODE，高两位是CNF），每组16个，总共需要64个位设置，分别从CRL低位开始，到CRH 的高位结束。
每个IO口四位二进制的常用配置：模拟输入模式（ADC）：0x0;推挽输出模式（输出口50MHz）：0x3;上/下拉输入模式（输入口用）：0x8;复用输出（第二供能）：0xB;STM32F407学习笔记1、系统时钟的设置：Stm32_Clock_Init(168,4,2,7);参数分别是：PLLN,PLLM,PLLP,PLLQHSE分频PLLM之后为VCO的输入，一般VCO的输入要求为1~2MHz，一般建议取为2MHz，防止PLL抖动。
VCO输出是输入的PLLN倍频，SYSCLK在去PLL输出时，SYSCLK = PLL=HSE/PLLM*PLLN/PLLP而PLLQ是为48MHz时钟配置用的，CLK48= HSE/PLLM*PLLN/PLLQ所以要设置系统时钟为168MHz时候推荐的参数取值为SYSCLK = PLL=HSE/PLLM*PLLN/PLLP =8/4*168/2=168MHzCLK48= HSE/PLLM*PLLN/PLLQ=8/4*168/7=48MHz2、延时函数设置：delay_init(168);延时函数参数为系统时钟SYSCLK初始化后就可以调用延时函数：delay_ms(ms);参数不能大于65536，因为参数是16位数delay_us(us);参数不能大于7989153、普通IO的使用a.首先是使能时钟RCC->AHB1ENR|=1<<5;在该寄存器相应的位置1即可b.IO口模式设置：GPIO_Set(GPIOF,PIN9|PIN10,GPIO_MODE_OUT,GPIO_OTYPE_PP,GPIO_SPEED_100M,GPIO_PUPD _PU);参数分别是：GPIOx,PIN9|PIN10(具体对应的口，可以使用与的关系)因为每种占一位#define PIN0 1<<0#define PIN1 1<<1#define PIN2 1<<2#define PIN3 1<<3#define PIN4 1<<4#define PIN5 1<<5#define PIN6 1<<6#define PIN7 1<<7#define PIN8 1<<8#define PIN9 1<<9#define PIN10 1<<10#define PIN11 1<<11#define PIN12 1<<12#define PIN13 1<<13#define PIN14 1<<14#define PIN15 1<<15Mode：四种，各个模式只能设置一种#define GPIO_MODE_IN 0 //普通输入模式#define GPIO_MODE_OUT 1 //普通输出模式#define GPIO_MODE_AF 2 //AF功能模式#define GPIO_MODE_AIN 3 //模拟输入模式输出推挽或者开漏选择：#define GPIO_OTYPE_PP 0 //推挽输出#define GPIO_OTYPE_OD 1 //开漏输出推挽输出可输出强的高、低电平，用于连接数字器件开漏输出相当于三极管的集电极，电流型驱动，只可以输出强的低电平，高电平需外拉。
stm32学习笔记
STM32学前班教程之一：为什么是它经过几天的学习，基本掌握了STM32的调试环境和一些基本知识。
想拿出来与大家共享，笨教程本着最大限度简化删减STM32入门的过程的思想，会把我的整个入门前的工作推荐给大家。
就算是给网上的众多教程、笔记的一种补充吧，所以叫学前班教程。
其中涉及产品一律隐去来源和品牌，以防广告之嫌。
全部汉字内容为个人笔记。
所有相关参考资料也全部列出。
教程会分几篇，因为太长啦。
今天先来说说为什么是它——我选择STM32的原因。
我对未来的规划是以功能性为主的，在功能和面积之间做以平衡是我的首要选择，而把运算放在第二位，这根我的专业有关系。
里面的运算其实并不复杂，在入门阶段想尽量减少所接触的东西。
不过说实话，对DSP的外设并和开发环境不满意，这是为什么STM32一出就转向的原因。
下面是我自己做过的两块DSP28的全功能最小系统板，在做这两块板子的过程中发现要想尽力缩小DSP的面积实在不容易（目前只能达到50mm×45mm，这还是没有其他器件的情况下），尤其是双电源的供电方式和1.9V的电源让人很头疼。
后来因为一个项目，接触了LPC2148并做了一块板子，发现小型的ARM7在外设够用的情况下其实很不错，于是开始搜集相关芯片资料，也同时对小面积的AVR和51都进行了大致的比较，这个时候发现了CortexM3的STM32，比2148拥有更丰富和灵活的外设，性能几乎是2148两倍（按照MIPS值计算）。
正好2148我还没上手，就直接转了这款STM32F103。
与2811相比较（核心1.8V供电情况下），135MHz×1MIPS。
现在用STM32F103，72MHz×1.25MIPS，性能是DSP的66%，STM32F103R型（64管脚）芯片面积只有2811的51%，STM32F103C型（48管脚）面积是2811的25%，最大功耗是DSP的20%，单片价格是DSP的30%。
stm32自学笔记
Stm32自学笔记
一、stm32的硬件结构
查看参考手册（有中文第三版），P25页，图1。
APB1操作速度限于36MHz，APB2操作与全速（最高72MHz）。
在每一次复位以后，所有除SRAM和FLITF以外的外设都被关闭，在使用一个外设之前，必须设置寄存器RCC_AHBENR来打开该外设的时钟。
程序存储器、数据存储器、寄存器和IO端口被组织在同一个4GB的线性地址空间内。
数据字节以小端格式存放在存储器中。
片内SRAM的起始地址为0x2000 0000。
片内Flash的起始地址为0x0800 0000。
Stm32的启动模式通过BOOT0、BOOT1两个引脚的电平来选择。
一般开发板通过短路子短接的方式选择启动模式。
从主存存储器启动：主存存储器被映射到启动空间（0x0000 0000），但仍然能够在它原有的地址（0x0800 0000）访问它，即闪存存储器的内容可以在两个地址区域访问。
二、使用的学习板DQ板
使用F103VET6芯片。
512Kflash，64Kram，带16Mbit SPI接口Flash存储器。
三、使用RAM调试方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
AN3320Application noteGetting started with STM32F20xxx/21xxx MCUhardware developmentIntroductionThis application note is intended for system designers who require a hardwareimplementation overview of the development board features such as the power supply, theclock management, the reset control, the boot mode settings and the debug management. Itshows how to use the high-density performance line STM32F20xxx/21xxx product familiesand describes the minimum hardware resources required to develop anSTM32F20xxx/21xxx application.Detailed reference design schematics are also contained in this document with descriptionsof the main components, interfaces and modes.August 2011Doc ID 18267 Rev 21/29Contents AN3320Contents1Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61.1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61.1.1Independent A/D converter supply and reference voltage . . . . . . . . . . . . 71.1.2Battery backup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71.1.3Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71.2Power supply schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81.3Reset & power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91.3.1Power on reset (POR) / power down reset (PDR) . . . . . . . . . . . . . . . . . . 91.3.2Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . . 101.3.3System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122.1HSE OSC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122.1.1External source (HSE bypass) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132.1.2External crystal/ceramic resonator (HSE crystal) . . . . . . . . . . . . . . . . . 132.2LSE OSC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142.2.1External source (LSE bypass) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142.2.2External crystal/ceramic resonator (LSE crystal) . . . . . . . . . . . . . . . . . . 142.3Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.1Boot mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.2Boot pin connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163.3Embedded boot loader mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174Debug management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184.1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184.2SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . . . 184.3Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184.3.1SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184.3.2Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194.3.3Internal pull-up and pull-down resistors on JT AG pins . . . . . . . . . . . . . . 194.3.4SWJ debug port connection with standard JTAG connector . . . . . . . . . 20 2/29 Doc ID 18267 Rev 2AN3320Contents5Recommendations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215.1Printed circuit board . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215.2Component position . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215.3Ground and power supply (V SS, V DD) . . . . . . . . . . . . . . . . . . . . . . . . . . . 215.4Decoupling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215.5Other signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225.6Unused I/Os and features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226Reference design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236.1Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236.1.1Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236.1.2Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236.1.3Boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236.1.4SWJ interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236.1.5Power supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236.2Component references . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 7Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28Doc ID 18267 Rev 23/29List of tables AN3320 List of tablesTable 1.Boot modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 Table 2.Debug port pin assignment. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Table 3.SWJ I/O pin availability. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 Table 4.Mandatory components . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Table 5.Optional components . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 Table 6.Reference connection for all packages. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 Table 7.Document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 4/29 Doc ID 18267 Rev 2AN3320List of figures List of figuresFigure 1.Power supply overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 Figure 2.Power supply scheme. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 Figure 3.Power-on reset/power-down reset waveform. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 Figure 4.PVD thresholds. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 Figure 5.Reset circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11 Figure 6.HSE external clock. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Figure 7.HSE crystal/ceramic resonators. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 Figure 8.LSE external clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 Figure 9.LSE crystal/ceramic resonators . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 Figure 10.Boot mode selection implementation example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 Figure 11.Host-to-board connection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 Figure 12.JTAG connector implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 Figure 13.Typical layout for V DD/V SS pair . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 Figure 14.STM32F207IG(H6) microcontroller reference schematic. . . . . . . . . . . . . . . . . . . . . . . . . . 25Doc ID 18267 Rev 25/29Power supplies AN33206/29 Doc ID 18267 Rev 21 Power supplies1.1 IntroductionThe device requires a 1.8V to 3.6V operating voltage supply (V DD ), excepted the WLCSPpackage witch requires 1.65V to 3.6V. An embedded regulator is used to supply the internal 1.2V digital power.The real-time clock (RTC) and backup registers can be powered from the V BAT voltage when the main V DD supply is powered off.1.V DDA and V SSA must be connected to V DD and V SS , respectively.2.The voltage on V REF ranges from 1.65V to V DDA for WLCSP64+2 packages.AN3320Power suppliesDoc ID 18267 Rev 27/291.1.1 Independent A/D converter supply and reference voltageTo improve conversion accuracy, the ADC has an independent power supply that can be filtered separately, and shielded from noise on the PCB.●the ADC voltage supply input is available on a separate V DDA pin ●an isolated supply ground connection is provided on the V SSA pinWhen available (depending on package), V REF– must be tied to V SSA .On 100-pin package and above and on WLCSP64+2To ensure a better accuracy on low-voltage inputs, the user can connect a separate external reference voltage ADC input on V REF+. The voltage on V REF+ may range from 1.8V to V DDA . On WLCSP64+2, the V REF- pin is not available, it is internally connected to the ADC ground (V SSA ).On 64-pin packagesThe V REF+ and V REF- pins are not available, they are internally connected to the ADC voltage supply (V DDA ) and ground (V SSA ).1.1.2 Battery backupTo retain the content of the Backup registers when V DD is turned off, the V BAT pin can beconnected to an optional standby voltage supplied by a battery or another source.The V BAT pin also powers the RTC unit, allowing the RTC to operate even when the main digital supply (V DD ) is turned off. The switch to the V BAT supply is controlled by the power down reset (PDR) circuitry embedded in the Reset block.If no external battery is used in the application, it is highly recommended to connect V BAT externally to V DD .1.1.3 Voltage regulatorThe voltage regulator is always enabled after reset. It works in three different modesdepending on the application modes.●in Run mode, the regulator supplies full power to the 1.2V domain (core, memories and digital peripherals)●in Stop mode, the regulator supplies low power to the 1.2V domain, preserving the contents of the registers and SRAM●in Standby mode, the regulator is powered down. The contents of the registers and SRAM are lost except for those concerned with the Standby circuitry and the Backup domain.Note:Depending on the selected package, there are specific pins that should be connected either to V SS or V DD to activate or deactivate the voltage regulator. Refer to section "Voltage regulator" in STM32F20xxx/21xxx datasheet for details .Power supplies AN33208/29 Doc ID 18267 Rev 21.2 Power supply schemesThe circuit is powered by a stabilized power supply, V DD .●Caution:–The V DD voltage range is 1.8V to 3.6V (and 1.65V to 3.6V for WLCSP64+2 package)●The V DD pins must be connected to V DD with external decoupling capacitors: one single T antalum or Ceramic capacitor (min. 4.7µF typ.10µF) for the package + one 100nF Ceramic capacitor for each V DD pin.●The V BAT pin can be connected to the external battery (1.65V < V BA T < 3.6V). If no external battery is used, it is recommended to connect this pin to V DD with a 100nF external ceramic decoupling capacitor.●The V DDA pin must be connected to two external decoupling capacitors (100nF Ceramic + 1µF Tantalum or Ceramic).●The V REF+ pin can be connected to the V DDA external power supply. If a separate, external reference voltage is applied on V REF+, a 100nF and a 1µF capacitors must be connected on this pin. In all cases, V REF+ must be kept between 1.65V and V DDA .●Additional precautions can be taken to filter analog noise:–V DDA can be connected to V DD through a ferrite bead.–The V REF+ pin can be connected to V DDA through a resistor (typ. 47Ω).●For the voltage regulator configuration, there are specific pins (REGOFF and IRROFF depending on the package) that should be connected either to VSS or VDD to activate or deactivate the voltage regulator specific. Refer to section "Voltage regulator" in STM32F20xxx/21xxx datasheet for details .●When the voltage regulator is enabled, V CAP1 and V CAP2 pins must be connected to 2*2.2µF Ceramic capacitor.AN3320Power suppliesDoc ID 18267 Rev 29/291.Optional. If a separate, external reference voltage is connected on V REF+, the two capacitors (100 nF and1µF) must be connected.2.V REF + is either connected to V REF or to V DDA .3.N is the number of V DD and V SS inputs.4.Refer to section "Voltage regulator" in STM32F20xxx/21xxx datasheet to connect REGOFF and IRROFFpins.1.3Reset & power supply supervisor1.3.1Power on reset (POR) / power down reset (PDR)The device has an integrated POR/PDR circuitry that allows proper operation starting from 1.8V .The device remains in the Reset mode as long as V DD is below a specified threshold, V POR/PDR , without the need for an external reset circuit. For more details concerning the power on/power down reset threshold, refer to the electrical characteristics in STM32F20xxx/21xxx datasheets.On WLCSP66 package if IRROFF pin is set to V DD (in that case REGOFF pin must not be activated, refer to section "Voltage regulator" in STM32F20xxx/21xxx datasheet for details ), the PDR is not functional. Then the V DD can lower below 1.8V , but the external circuitry must ensure that reset pin is activated when V DD /V DDA becomes below 1.65V .Power suppliesAN332010/29 Doc ID 18267 Rev 21.t RSTTEMPO is approximately2.6ms. V POR/PDR rising edge is 1.74V (typ.) and V POR/PDR falling edge is1.70V (typ.). Refer to STM32F20xxx/21xxx datasheets for actual value.1.3.2 Programmable voltage detector (PVD)Y ou can use the PVD to monitor the V DD power supply by comparing it to a thresholdselected by the PLS[2:0] bits in the Power control register (PWR_CR).The PVD is enabled by setting the PVDE bit.A PVDO flag is available, in the Power control/status register (PWR_CSR), to indicatewhether V DD is higher or lower than the PVD threshold. This event is internally connected to EXTI Line16 and can generate an interrupt if enabled through the EXTI registers. The PVD output interrupt can be generated when V DD drops below the PVD threshold and/or when VDD rises above the PVD threshold depending on the EXTI Line16 rising/falling edge configuration. As an example the service routine can perform emergency shutdown tasks.AN3320Power suppliesDoc ID 18267 Rev 211/291.3.3 System resetA system reset sets all registers to their reset values except for the reset flags in the clockcontroller CSR register and the registers in the Backup domain (see Figure 1).A system reset is generated when one of the following events occurs:1. A low level on the NRST pin (external reset)2. window watchdog end-of-count condition (WWDG reset)3. Independent watchdog end-of-count condition (IWDG reset)4. A software reset (SW reset)5.Low-power management resetThe reset source can be identified by checking the reset flags in the Control/Status register, RCC_CSR.The STM32F20xxx/21xxx does not require an external reset circuit to power-up correctly. Only a pull-down capacitor is recommended to improve EMS performance by protecting the device against parasitic resets. See Figure 5.Charging and discharging a pull-down capacitor through an internal resistor increases the device power consumption. The capacitor recommended value (100nF) can be reduced to 10nF to limit this power consumption;Clocks AN332012/29 Doc ID 18267 Rev 22 ClocksThree different clock sources can be used to drive the system clock (SYSCLK):●HSI oscillator clock (high-speed internal clock signal)●HSE oscillator clock (high-speed external clock signal)●PLL clockThe devices have two secondary clock sources:●32kHz low-speed internal RC (LSI RC) that drives the independent watchdog and, optionally, the RTC used for Auto-wakeup from the Stop/Standby modes.●32.768kHz low-speed external crystal (LSE crystal) that optionally drives the real-time clock (RTCCLK)Each clock source can be switched on or off independently when it is not used, to optimize the power consumption.Refer to the STM32F20xxx/21xxx reference manual RM0033 for the description of the clock tree.2.1 HSE OSC clockThe high-speed external clock signal (HSE) can be generated from two possible clock sources:●HSE external crystal/ceramic resonator (see Figure 7)●HSE user external clock (see Figure 6)1.The value of R EXT depends on the crystal characteristics. Typical value is in the range of 5 to 6 R S(resonator series resistance).2.Load capacitance C L has the following formula: C L = C L1 x C L2 / (C L1 + C L2) + C stray where: C stray is the pincapacitance and board or trace PCB-related capacitance. Typically, it is between 2pF and 7pF. Please refer to Section 5: Recommendations on page 21 to minimize its value.Figure 6.HSE external clockFigure 7.HSE crystal/ceramicAN3320ClocksDoc ID 18267 Rev 213/292.1.1 External source (HSE bypass)In this mode, an external clock source must be provided. It can have a frequency from 1 to 16MHz (refer to STM32F20xxx/21xxx datasheets for actual max value).The external clock signal (square, sine or triangle) with a duty cycle of about 50%, has to drive the OSC_IN pin while the OSC_OUT pin must be left in the high impedance state (see Figure 7 and Figure 6).2.1.2 External crystal/ceramic resonator (HSE crystal)The external oscillator frequency ranges from 4 to 26MHz.The external oscillator has the advantage of producing a very accurate rate on the mainclock. The associated hardware configuration is shown in Figure 7. Using a 25MHz oscillator frequency is a good choice to get accurate Ethernet, USB OTG high-speed peripheral, and I 2S.The resonator and the load capacitors have to be connected as close as possible to the oscillator pins in order to minimize output distortion and startup stabilization time. The load capacitance values must be adjusted according to the selected oscillator.For C L1 and C L2 it is recommended to use high-quality ceramic capacitors in the 5pF-to-25pF range (typ.), designed for high-frequency applications and selected to meet the requirements of the crystal or resonator. C L1 and C L2, are usually the same value. Thecrystal manufacturer typically specifies a load capacitance that is the series combination of C L1 and C L2. The PCB and MCU pin capacitances must be included when sizing C L1 and C L2 (10 pF can be used as a rough estimate of the combined pin and board capacitance).Refer to the electrical characteristics sections in the datasheet of your product for more details.Clocks AN332014/29 Doc ID 18267 Rev 22.2 LSE OSC clockThe low-speed external clock signal (LSE) can be generated from two possible clocksources:●LSE external crystal/ceramic resonator (see Figure 9)●LSE user external clock (see Figure 8)1.“LSE crystal/ceramic resonators” figure:To avoid exceeding the maximum value of C L1 and C L2 (15pF) it is strongly recommended to use a resonator with a load capacitance C L ≤7pF. Never use a resonator with a load capacitance of 12.5pF.2.“LSE external clock” and “LSE crystal/ceramic resonators” figures:OSC32_IN and OSC32_OUT pins can be used also as GPIO, but it is recommended not to use them as both RTC and GPIO pins in the same application.3.“LSE crystal/ceramic resonators” figure:The value of R EXT depends on the crystal characteristics. A 0Ω resistor would work but would not be optimal. To fine tube R S value, refer to AN2867 - Oscillator design guide for ST microcontrollers.2.2.1 External source (LSE bypass)In this mode, an external clock source must be provided. It can have a frequency of up to 1MHz. The external clock signal (square, sine or triangle) with a duty cycle of about 50% has to drive the OSC32_IN pin while the OSC32_OUT pin must be left high impedance (see Figure 8).2.2.2 External crystal/ceramic resonator (LSE crystal)The LSE crystal is a 32.768kHz low-speed external crystal or ceramic resonator. It has theadvantage of providing a low-power, but highly accurate clock source to the real-time clock peripheral (RTC) for clock/calendar or other timing functions.The resonator and the load capacitors have to be connected as close as possible to the oscillator pins in order to minimize output distortion and startup stabilization time. The load capacitance values must be adjusted according to the selected oscillator.Figure 8.LSE external clockFigure 9.LSE crystal/ceramicAN3320ClocksDoc ID 18267 Rev 215/292.3 Clock security system (CSS)The clock security system can be activated by software. In this case, the clock detector is enabled after the HSE oscillator startup delay, and disabled when this oscillator is stopped.●If a failure is detected on the HSE oscillator clock, the oscillator is automaticallydisabled. A clock failure event is sent to the break input of the TIM1 advanced control timer and an interrupt is generated to inform the software about the failure (clocksecurity system interrupt CSSI), allowing the MCU to perform rescue operations. The CSSI is linked to the Cortex™-M3 NMI (non-maskable interrupt) exception vector.●If the HSE oscillator is used directly or indirectly as the system clock (indirectly means that it is used as the PLL input clock, and the PLL clock is used as the system clock), a detected failure causes a switch of the system clock to the HSI oscillator and thedisabling of the external HSE oscillator. If the HSE oscillator clock (divided or not) is the clock entry of the PLL used as system clock when the failure occurs, the PLL is disabled too.For details, see the STM32F20xxx/21xxx (RM0033) reference manuals available from the STMicroelectronics website .Boot configuration AN332016/29 Doc ID 18267 Rev 23 Boot configuration3.1 Boot mode selectionIn the STM32F20xxx/21xxx, three different boot modes can be selected by means of theBOOT[1:0] pins as shown in Table 1.The values on the BOOT pins are latched on the 4th rising edge of SYSCLK after a reset. It is up to the user to set the BOOT1 and BOOT0 pins after reset to select the required boot mode.The BOOT pins are also resampled when exiting the Standby mode. Consequently, they must be kept in the required Boot mode configuration in the Standby mode. After this startup delay has elapsed, the CPU fetches the top-of-stack value from address 0x0000 0000, and starts code execution from the boot memory starting from 0x0000 0004.3.2 Boot pin connectionFigure 10 shows the external connection required to select the boot memory of the STM32F20xxx/21xxx.1.Resistor values are given only as a typical example.Table 1.Boot modesBOOT mode selection pinsBoot mode AliasingBOOT1BOOT0x 0Main Flash memory Main Flash memory is selected as boot space01System memory System memory is selected as boot space11Embedded SRAMEmbedded SRAM is selected as boot spaceAN3320Boot configuration3.3 Embedded boot loader modeThe Embedded boot loader mode is used to reprogram the Flash memory using one of theavailable serial USART1(PA9/PA10), USART3(PB10/11 & PC10/11), CAN2(PB5/13) or USBOTG FS(PA11/12) in Device mode (DFU: device firmware upgrade).The USART peripheral operates with the internal 16MHz oscillator (HSI). The CAN andUSB OTG FS, however, can only function if an external clock (HSE) multiple of 1 MHz(between 4 and 26 MHz)is present.This embedded boot loader is located in the System memory and is programmed by STduring production.For additional information, refer to AN2606.Doc ID 18267 Rev 217/29Debug management AN332018/29 Doc ID 18267 Rev 24 Debug management4.1 IntroductionThe Host/Target interface is the hardware equipment that connects the host to theapplication board. This interface is made of three components: a hardware debug tool, a JTAG or SW connector and a cable connecting the host to the debug tool.Figure 11 shows the connection of the host to the evaluation board STM3220G-EVAL.Figure 11.Host-to-board connection4.2 SWJ debug port (serial wire and JTAG)The STM32F20xxx/21xxx core integrates the serial wire / JT AG debug port (SWJ-DP). It is an ARM® standard CoreSight™ debug port that combines a JTAG-DP (5-pin) interface and a SW-DP (2-pin) interface.●The JTAG debug port (JTAG-DP) provides a 5-pin standard JTAG interface to the AHP-AP port●The serial wire debug port (SW-DP) provides a 2-pin (clock + data) interface to the AHP-AP portIn the SWJ-DP , the two JTAG pins of the SW-DP are multiplexed with some of the five JTAG pins of the JTAG-DP .4.3 Pinout and debug port pinsThe STM32F20xxx/21xxx MCU is offered in various packages with different numbers of available pins. As a result, some functionality related to the pin availability may differ from one package to another.4.3.1 SWJ debug port pinsFive pins are used as outputs for the SWJ-DP as alternate functions of general-purpose I/Os (GPIOs). These pins, shown in Table 2, are available on all packages.%VALUATION BOARD(OST 0#0OWER SUPPLY*4!' 37 CONNECTOR$EBUG TOOLAI BAN3320Debug managementDoc ID 18267 Rev 219/294.3.2 Flexible SWJ-DP pin assignmentAfter reset (SYSRESETn or PORESETn), all five pins used for the SWJ-DP are assigned as dedicated pins immediately usable by the debugger host (note that the trace outputs are not assigned except if explicitly programmed by the debugger host).However, some of the JTAG pins shown in Table 3 can be configured to an alternate function through the GPIOx_AFRx registers.Table 3 shows the different possibilities to release some pins.For more details, see the STM32F20xxx/21xxx (RM0033) reference manual, available from the STMicroelectronics website .4.3.3 Internal pull-up and pull-down resistors on JTAG pinsThe JTAG input pins must not be floating since they are directly connected to flip-flops to control the debug mode features. Special care must be taken with the SWCLK/TCK pin that is directly connected to the clock of some of these flip-flops.Table 2.Debug port pin assignmentSWJ-DP pin nameJTAG debug portSW debug portPinassignment TypeDescription Type Debug assignment JTMS/SWDIO I JTAG test mode selection I/O Serial wire data input/output P A13JTCK/SWCLK I JTAG test clock I Serial wire clock P A14JTDII JTAG test data input --P A15JTDO/TRACESWO O JTAG test data output -TRACESWO if async traceis enabled PB3JNTRSTIJTAG test nReset--PB4Table 3.SWJ I/O pin availabilityAvailable Debug portsSWJ I/O pin assignedPA13 /JTMS/SWDIO PA14 /JTCK/SWCLK PA15 /JTDI PB3 / JTDO PB4/JNTRSTFull SWJ (JTAG-DP + SW-DP) - reset state X X X X XFull SWJ (JTAG-DP + SW-DP) but without JNTRSTX X XXJT AG-DP disabled and SW-DP enabled XX JT AG-DP disabled and SW-DP disabledReleased。