微机原理第2章微处理器与指令系统
微机原理总目录
※
14.2 PC/XT硬件结构 14.3 总线技术
※
◆实验指南
※
15.1 《微机原理与接口技术》课程上机简介
15.2 汇编语言上机指导
※
4.4
4.5 4.6
程序的段结构
地址表达式 宏定义与宏调用
※
※
◆汇编语言程序设计
※ 5.1
汇编语言软件开发步骤及输入/输出问题 顺序程序设计 分支程序设计
※ 5.2
※ 5.3
※ 5.4
循环程序设计
专题应用程序设计
※ 5.5
◆8086微处理器结构
※
6.1 6.2 6.3
8086微处理器工作模式与引脚功能 系统组成 8086的总线操作与时序
※
※
※
◆ 并行接口芯片8255A
※
10.1
10.2 10.3 10.4
8255A概述
8255A的控制字 8255A的工作方式 8255A的编程
※
※
※
◆串行通信
※
11.1
11.2 11.3
串行通信概述
RS-232C串行接口标准 异步通信接口芯片8250
※
※
◆ DMA 控 制 器 8237A
※
12.1 12.2 12.3
1微机原理与接口技术王丰王兴宝编著目录第一章基础知识第二章微型机算机的组成机工作原理第三章指令系统第四章masm伪指令系统第五章汇编语言程序设计第六章8086微处理器结构第七章半导体存储器第八章输入输出技术第九章中断第十章并行接口芯片8255a第十一章串行通信第十二章dma控制器8237a第十三章其他常用接口第十四章pc机系统结构及总线技术第十五章实验指南基础知识11数制12码制13常用数字逻辑器件微型机算机的组成机工作原理21微型机算机的组成机工作原理22pc机的编程结构指令系统
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第2章答案
第2章习题参考解答1．8086处理器内部一般包括哪些主要部分?8086处理器与其他处理器一样，其内部有算术逻辑部件、控制与定时部件、总线与总线接口部件、寄存器阵列等。
按功能结构可分为两部分，即总线接口单元(BIU)与执行单元(EU)。
BIU主要包括段寄存器、内部通信寄存器、指令指针、6字节指令队列、20位地址加法器和总线控制逻辑电路。
EU主要包括通用寄存器阵列、算术逻辑单元、控制与定时部件等。
2．什么是总线? —般微机中有哪些总线?所谓总线是指电脑中传送信息的一组通信导线，它将各个部件连接成—个整体。
在微处理器内部各单元之间传送信息的总线称为片内总线；在微处理器多个外部部件之间传送信息的总线称为片外总线或外部总线。
外部总线又分为地址总线、数据总线和控制总线。
随着电脑技术的发展，总线的概念越来越重要。
微机中常用的系统总线有PC总线、ISA总线、PCI总线等。
3．什么是堆栈?它有什么用途?堆栈指针的作用是什么?堆栈是一个按照后进先出的原则存取数据的部件，它是由栈区和栈指针组成的。
堆栈的作用是：当主程序调用子程序、子程序调用子程序或中断时转入中断服务程序时，能把断点地址及有关的寄存器、标志位及时正确地保存下来，并能保证逐次正确地返回。
堆栈除了有保存数据的栈区外，还有一个堆栈指针SP，它用来指示栈顶的位置。
假设是“向下生成”的堆栈，随着压入堆栈数据的增加，栈指针SP的值减少。
但SP始终指向栈顶。
4．在8086 CPU中，FR寄存器有哪些标志位?分别说明各位的功能。
8086 CPU中设置了一个16位的标志寄存器FR，其中用了9位，还有7位保留。
9位中有3位作为控制标志，6位作为状态标志。
IF：中断控制标志。
当IF＝1时，允许可屏蔽中断请求；当IF＝0时，禁止可屏蔽中断请求。
TF：单步运行标志。
当TF＝1，单步运行；TF＝0，连续运行程序。
DF：方向标志。
当DF＝0，串操作时地址按增量修改；DF＝1，地址按减量修改。
微机原理课后习题解答
微机原理习题第一章绪论习题与答案1. 把下列二进制数转换成十进制数、十六进制数及BCD码形式。
（1）10110010B =（2）01011101.101B =解：（1）10110010B = 178D = B2H = （0001 0111 1000）BCD （2）01011101.101B = 93.625D = 5D.AH= （1001 0011.0110 0010 0101）BCD2. 把下列十进制数转换成二进制数。
（1）100D =（2）1000D =（3）67.21D =解：（1） 100D = 01100100B（2） 1000D = 1111101000B（3）67.21D = 1000011.0011B3. 把下列十六进制数转换成十进制数、二进制数。
(1) 2B5H =(2) 4CD.A5H =解：（1）2B5H = 693D = 0010 1011 0101B（2）4CD.A5H = 1229.6445D = 0100 1100 1101.1010 0101 B4. 计算下列各式。
（1）A7H+B8H =（2）E4H-A6H =解：（1）A7H+B8H = 15FH（2）E4H-A6H = 3EH5. 写出下列十进制数的原码、反码和补码。
（1）+89（2）-37解：（1）[+89 ] 原码、反码和补码为: 01011001B（2）[-37] 原码= 10100101 B[-37] 反码= 11011010 B[-37] 补码= 11011011 B6．求下列用二进制补码表示的十进制数（1）（01001101）补=（2）（10110101）补=解：（1）（01001101）补= 77D（2）（10110101）补= -75D7．请用8位二进制数写出下列字符带奇校验的ASCII码。
（1）C：1000011 （2）O：1001111（3）M：1001101 （4）P：1010000解：（1）C：0 1000011 （2）O：0 1001111（3）M：1 1001101 （4）P：1 10100008．请用8位二进制数写出下列字符带偶校验的ASCII码。
80x86微机原理参考答案
80x86微机原理参考答案第一章计算机基础（P32）1-1电子管，晶体管，中小规模集成电路、大规模、超大规模集成电路。
1-2把CPU和一组称为寄存器（Registers）的特殊存储器集成在一片大规模集成电路或超大规模集成电路封装之中，这个器件才被称为微处理器。
以微处理器为核心，配上由大规模集成电路制作的只读存储器（ROM）、读写存储器（RAM）、输入／输出、接口电路及系统总线等所组成的计算机，称为微型计算机。
微型计算机系统是微型计算机配置相应的系统软件,应用软件及外部设备等.1-3写出下列机器数的真值：（1）01101110 （2）10001101（3）01011001 （4）11001110答案：（1）+110 （2）-13(原码) -114（反码）-115（补码）（3）+89 （4）-78（原码）-49（反码）-50（补码）1-4写出下列二进制数的原码、反码和补码（设字长为8位）：（1）+010111 （2）+101011（3）-101000 （4）-111111答案：（1）[x]原=00010111 [x]反= 00010111 [x]补= 00010111（2）[x]原=00101011 [x]反= 00101011 [x]补= 00101011（3）[x]原=10101000 [x]反= 11010111 [x]补= 11011000（4）[x]原=10111111 [x]反= 11000000 [x]补=110000011-5 当下列各二进制数分别代表原码，反码，和补码时，其等效的十进制数值为多少？（1）00001110 表示原码14，反码14，表示补码为14（2）11111111 表示原码－127，反码－0，表示补码为－1（3）10000000 表示原码-0，反码-127，表示补码为－128（4）10000001 表示原码－1，反码－126，表示补码为－1271-6 已知x1=+0010100，y1=+0100001，x2=-0010100，y2=-0100001，试计算下列各式。
微机原理、汇编语言及接口技术教程课后习题答案
!《16/32位微机原理、汇编语言及接口技术教程》部分习题参考解答第1章微型计算机系统概述〔习题〕什么是通用微处理器、单片机（微控制器）、DSP芯片、嵌入式系统〔解答〕通用微处理器：适合较广的应用领域的微处理器，例如装在PC机、笔记本电脑、工作站、服务器上的微处理器。
单片机：是指通常用于控制领域的微处理器芯片，其内部除CPU外还集成了计算机的其他一些主要部件，只需配上少量的外部电路和设备，就可以构成具体的应用系统。
~DSP芯片：称数字信号处理器，也是一种微控制器，其更适合处理高速的数字信号，内部集成有高速乘法器，能够进行快速乘法和加法运算。
嵌入式系统：利用微控制器、数字信号处理器或通用微处理器，结合具体应用构成的控制系统，其典型的特点是把计算机直接嵌入到应用系统之中。
〔习题〕说明微型计算机系统的硬件组成及各部分作用。
〔解答〕CPU：CPU也称处理器，是微机的核心。
它采用大规模集成电路芯片，芯片内集成了控制器、运算器和若干高速存储单元（即寄存器）。
处理器及其支持电路构成了微机系统的控制中心，对系统的各个部件进行统一的协调和控制。
存储器：存储器是存放程序和数据的部件。
（外部设备：外部设备是指可与微机进行交互的输入（Input）设备和输出（Output）设备，也称I/O设备。
I/O设备通过I/O接口与主机连接。
总线：互连各个部件的共用通道，主要含数据总线、地址总线和控制总线信号。
〔习题〕什么是总线微机总线通常有哪3组信号各组信号的作用是什么〔解答〕总线：传递信息的共用通道，物理上是一组公用导线。
3组信号线：数据总线、地址总线和控制总线。
（1）地址总线：传输将要访问的主存单元或I/O端口的地址信息。
#（2）数据总线：传输读写操作的数据信息。
（3）控制总线：协调系统中各部件的操作。
〔习题〕简答如下概念：（1）计算机字长（2）取指－译码－执行周期（3）ROM-BIOS（4）中断（（5）ISA总线〔解答〕（1）处理器每个单位时间可以处理的二进制数据位数称计算机字长。
微机原理第02章1
第2章： 溢出和进位的对比
例1：3AH＋7CH＝B6H
无符号数运算： 58＋124＝182 范围内，无进位 有符号数运算： 58＋124＝182 范围外，有溢出
例2：AAH＋7CH＝（1）26H
无符号数运算： 170＋124＝294 范围外，有进位 有符号数运算： －86＋124＝28 范围内，无溢出
常用来存放双字长数据的高16位，或存放外设端口地址
第2章：（2）变址寄存器
16位变址寄存器SI和DI 常用于存储器变址寻址方式时提供地址
SI是源地址寄存器（Source Index） DI是目的地址寄存器（Destination Index）
在串操作类指令中， SI 、 DI 还有较特殊的 用法 现在不必完全理解，以后会详细展开
第2章：溢出和进位的应用场合
处理器对两个操作数进行运算时，按照无 符号数求得结果，并相应设置进位标志 CF； 同时，根据是否超出有符号数的范围设置 溢出标志OF 应该利用哪个标志，则由程序员来决定。 也就是说，如果将参加运算的操作数认为 是无符号数，就应该关心进位；认为是有 符号数，则要注意是否溢出
第2章：符号标志SF（Sign Flag）
运算结果最高位为1，则SF＝1； 否则SF＝0
有符号数据用最高有效位表示数据的符号 所以，最高有效位就是符号标志的状态
3AH＋7CH＝B6H，最高位D7＝1：SF＝1
84H＋7CH＝（1）00H，最高位D7＝0：SF＝0
第2章：奇偶标志PF（Parity Flag）
第2章：辅助进位标志AF（Auxiliary Carry Flag）
运算时D3位（低半字节）有进位或
借位时，AF＝1；否则AF＝0
这个标志主要由处理器内部使用， 用于十进制算术运算调整指令中， 用户一般不必关心 3AH＋7CH＝B6H，D3有进位：AF＝1
微机原理第二章8086微处理器
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
(完整版)微机原理答案1
第 1 章微型计算机系统概述习题参考答案1-1．微型计算机包括哪几个主要组成部分，各部分的基本功能是什么？答：微型计算机由CPU、存储器、输入/输出接口及系统总线组成。
CPU是微型计算机的核心部件，一般具有下列功能：进行算术和逻辑运算。
暂存少量数据。
对指令译码并执行指令所规定的操作。
与存储器和外设进行数据交换的能力。
提供整个系统所需要的定时和控制信号。
响应其他部件发出的中断请求；总线是计算机系统各功能模块间传递信息的公共通道，一般由总线控制器、总线发送器、总线接收器以及一组导线组成；存储器是用来存储数据、程序的部件；I/O接口是微型计算机的重要组成部件，在CPU和外设之间起适配作用。
1-2．CPU 执行指令的工作过程。
答：指令执行的基本过程：（1）开始执行程序时，程序计数器中保存第一条指令的地址，指明当前将要执行的指令存放在存储器的哪个单元。
（2）控制器：将程序计数器中的地址送至地址寄存器MAR，并发出读命令。
存储器根据此地址取出一条指令，经过数据总线进入指令寄存器IR。
（3）指令译码器译码，控制逻辑阵列发操作命令，执行指令操作码规定的操作。
（4）修改程序计数器的内容。
1-3．果微处理器的地址总线为20 位，它的最大寻址空间为多少？答：220=1048576=1MB1-4．处理器、微型计算机和微型计算机系统之间有什么关系？答：微处理器是微型计算机的核心部件。
微处理器配上存储器、输入/输出接口及相应的外设构成完整的微型计算机。
以微型计算机为主体，配上系统软件和外部设备以后，就构成了完整的微型计算机系统。
1-5．下面十进制数分别转换为二进制、八进制和十六进制数：128，65535，1024答：128，二进制：10000000B，八进制：200O，十六进制：80H65535，二进制：1111111111111111B，八进制：177777O，十六进制：FFFFH1024，二进制：10000000000B，八进制：2000O，十六进制：400H1-6．下面二进制数分别转换为十进制及十六进制数：1011.1010B，1111101.11 B答：1011.1010B，十进制：11.625，十六进制：B.AH111101.11B，十进制：125.75,十六进制：7D.CH1-7．(5487)10＝（0101010010000111）BCD＝1010101101111 B1-8．设字长为8 位，请写出下列数的原码、反码、补码和移码：15，－20，－27/32 答：[+15]原=00001111，[+15]反=00001111，[+15]补=00001111，[+15]移=10001111 [-20]原=10010100，[-20]反=11101011，[-20]补=11101100，[-20]移=01101100 [-27/32]原=1.1101100，[-27/32]反=1.0010011，[-27/32]补=1.0010100，[-27/32]移=0.0010100第 2 章微型计算机系统的微处理器习题参考答案2-1．086／8088 CPU 的功能结构由哪两部分组成？它们的主要功能是什么？答：8086/8088 CPU 的功能结构由以下两部分组成：总线接口单元BIU（Bus Interface Unit），执行部件EU （Execution Unit）。
微机原理第二章习题答案
1. 8086CPU内部由哪两部分组成？它们的主要功能?8086CPU由指令执行部件EU和总线接口部件BIU两部分组成。
EU完成指令译码和指令执行的工作，BIU是CPU与外部（存储器和I/O口）的接口，它提供了16位双向数据总线和20位地址总线，完成所有的外部总线操作。
具有地址形成、取指令、指令排队、读/写操作数、总线控制等功能。
2.8080CPU中有哪些寄存器？各有什么用途？答：8086CPU的寄存器有通用寄存器组、指针和变址寄存器、段寄存器、指令指针寄存器及标志位寄存器PSW。
4个16位通用寄存器，它们分别是AX，BX，CX，DX，用以存放16位数据或地址。
也可分为8个8位寄存器来使用，低8位是AL、BL、CL、DL，高8位是AH、BH、CH、DH，只能存放8位数据，不能存放地址。
指针和变址寄存器存放的内容是某一段内地址偏移量，用来形成操作数地址，主要在堆栈操作和变址运算中使用。
段寄存器给出相应逻辑段的首地址，称为“段基址”。
段基址与段内偏移地址结合形成20位物理地址。
指令指针寄存器用来存放将要执行的下一条指令在现行代码中的偏移地址。
16位标志寄存器PSW用来存放运算结果的特征，常用作后续条件转移指令的转移控制条件。
3.8086CPU与8088CPU的主要区别是什么？答：（1）8086的指令队列是6字节，8088是4字节；（2）8088与外部交换数据的总线宽度是8位，所以，对16位数的存储器读/写需要2个总线周期，8086是16位；AD～（3）8088外部数据总线只有8条，所以分时复用的地址/数据总线为7AD；（4）8088中，用IO/M信号代替M/IO；（5）8088中，不需要BHE信号。
4. 简要解释下列名词的意义。
CPU：中央处理单元CPU （Control Processing Unit）也称微处理器，是微型计算机的核心部件，由运算器ALU、控制器、寄存器组以及总线接口等部件组成。
主要完成各种运算，负责对整机的控制。
微机原理第02章(指令系统)2
加法指令:ADD, ADC和INC 减法指令:SUB, SBB, DEC, NEG和CMP 他们分别执行字或字节的加法和减法运算， 除 INC 和 DEC 不影响 CF 标志外，其他按定 义影响全部状态标志位 操作数组合：
运算指令助记符 reg, imm/reg/mem 运算指令助记符 mem, imm/reg
第2章：5. 求补指令NEG（negtive）
4.取补指令 格式：NEG OPRD (OPRAND ) 功能：OPRD取补 （取反加1） 相当0-操作数，所以算入减法； 且一般CF=1（0－肯定有借位）， 只有OPRD=0时CF=0
第2章：例题2.9 求补运算
mov ax,0ff64h neg al ；AL＝0－64H＝9CH，AX＝FF9CH ；OF＝0, SF＝1，ZF＝0，PF＝1，CF＝1 sub al,9dh ；AL＝9CH－9DH＝FFH，AX＝FFFFH ；OF＝0，SF＝1，ZF＝0，PF＝1，CF＝1 neg ax ；AX＝0－FFFFH＝0001H ；OF＝0，SF＝0，ZF＝0，PF＝0，CF＝1 dec al ；AL＝01H－1＝0，AX＝0000H ；OF＝0，SF＝0，ZF＝1，PF＝1，CF＝1 neg ax ；AX＝0－0＝0 ；OF＝0，SF＝0，ZF＝1，PF＝1，CF＝0
第2章：例题2.10 符号扩展
mov al,64h
；AL＝64H （机器数） ，表示10进制数100（真值）
cbw
；将符号0扩展，AX＝0064H，仍然表示100
mov ax,0ff00h
；AX＝FF00H，表示有符号10进制数－256
cwd
；将符号位“1”扩展，DX.AX＝FFFFFF00H ；仍然表示－256
微机原理第02章(寻址方式和传送指令)
有效地址由基址寄存器（ BX 或 BP ）的内容加上 变址寄存器（SI或DI）的内容构成： 有效地址＝BX/BP＋SI/DI 段地址对应 BX基址寄存器默认是 DS，对应BP基 址寄存器默认是SS；可用段超越前缀改变
MOV AX, [BX+SI] MOV AX, [BX][SI]
；AX←DS:[BX+SI]
段内偏移量为适应各种数据结构的需要，可以有几个部分组 成，所以也把它称为有效地址ＥＡ。
寻址方式不同EA的构成不同。归纳EA可有多种情况构成： 直接寻址，寄存器间接寻址，寄存器相对寻址，
基址加变址寻址，相对址加变址寻址。
寻址方式——如何寻找内存操作数。 不同寻址方式实质上是构成它段内的偏移量的方法不同。
34H 12H
堆 栈 段
...
寄存器间接寻址方式 MOV [BP], AX
3 、用 SI、DI、BX 、BP作为间接寻址允许段跨越
指令中可以指定段跨越前缀来取得其他段中的数据。
例：MOV ES:[DI], AX MOV DX, DS:[BP] 这种寻址方法可以用于表格处理。
第2章 (五)寄存器相对寻址方式（Register relative addressing）或变 址寻址 （Index Addressing）
8位位移量 PA=16d ×(SS)+ (BP) + 16位位移量
例： MOV AX, COUNT [BP] 或MOV AX, [COUNT+BP] 或MOV AX, COUNT+[BP]
AH AL 48H 存储器 OP OP 40H 20H 操 作 码 位移量 COUNT
COUNT为16位位移量。 指令执行前: (SS)=5000H, (BP)=3000H, COUNT=2040H, (AX)=1234H
《微机原理与接口技术》 (张凡 盛珣华 戴胜华 著) 清华大学出版社 北方交通大学出版社 课后答案
第二章微处理器及其结构2-7 什么是逻辑地址? 什么是物理地址? 在实地址方式下,如何求存储器的物理地址? 设一个16字的数据区,它的起始地址为70A0H:DDF6(段基址:偏移地址).写出这个数据区的首字单元和末字单元的物理地址.解:1). 实模式下,逻辑地址由段基址和偏移地址组成.物理地址是真正的存储单元的地址.2). 物理地址=段基址*16 + 偏移地址3). 首字单元地址:70A0H*16 +DDF6H = 70A00H + DDF6H = 7E7F6H末字单元地址:7E7F6H + (16-1)*2 = 7E7F6H + 1EH = 7E814H注意:相邻两个存储单元可构成一个字长为16位的字,在对准字时,用偶地址表示字的地址.1EH1CH 2H20H16H14H18H4H1AH10H0H12HEHCH8HAH6H第三章指令系统3-6 分别指出下列指令中源操作数和目标操作数的寻址方式. 若是存储器寻址,用表达式表示EA=?（1）AND AX, 00FFH（2）ADD BX, [00FFH]（3）MOV AX, [BX+10H]（4）ADD AX, [ESI*8]（5）SUB [BP][SI], AX（6）MOV AX, [BX+DI+20H]（7）CMP [SI], AX（8）OR AX, DX（9）MOV EAX, [ESI][EDI*2]（10）PUSH DS解:（1）立即数寻址（2）直接寻址EA=00FFH（3）基址寻址EA=(BX)+10（4）比例间址EA=ESI*8（5）基址加间址寻址EA=(BP)+(SI)（6）带位移的基址加间址寻址EA=(BX)+(DI)+20H（7）间址寻址EA=(SI)（8）寄存器寻址（9）基址加比例间址寻址EA=(ESI)+(EDI)*2（10）寄存器寻址注意:◆16位寻址: BX和BP作为基址寄存器.BX以DS作为默认段寄存器,BP以SS为默认段寄存器.SI和DI作为间址寄存器. 默认DS为段寄存器◆32位寻址: 8个32位通用寄存器均可作为基址寄存器,其中ESP,EBP以SS为默认段寄存器,其余均以DS为默认段寄存器.除ESP外的其它7个寄存器均可作间址寄存器,EBP默认SS作段基址寄存器,其它以DS作段基址寄存器3-7 32位微机工作在实地址模式下, 已知(DS) = 1000和(SS) = 2000H, (SI) =007FH, (BX) = 0040H, (BP) = 0016H, 变量TABLE的偏移地址为0100H. 指出下列指令中源操作数的寻址方式,求它的有效地址(EA)和物理地址(PA).（1）MOV AX, [1234H]（2）MOV AX, TABLE（3）MOV AX, [BX+100H]（4）MOV AX, TABLE[BP][SI]解:（1）直接寻址EA=1234H PA=(DS)*16 + EA = 11234H（2）直接寻址EA=（TABLE）=0100H PA=（DS）*16+EA=10100H（3）基址寻址EA=（BX）+100H=0140H PA=（DS）*16+EA=10140H（4）带位移的基址加间址寻址EA=(BP)+(SI)+TABLE=0195H PA=(SS)*16+EA=20195H注意: 当基址寄存器和间址寄存器默认的段寄存器不同时,一般规定,由基址寄存器来决定默认的段寄存器为段基址寄存器. 这里BP为基址寄存器,所以默认SS为段基址寄存器.3-8 指出下列指令的错误,并加以改正.（1）MOV DS, 100（2）MOV 1020H, DX（3）SUB [1000H], [SI]（4）PUSH AL（5）IN AL, [80H]（6）MOV DS, ES（7）JMP BX（8）SHR DX, 4（9）OUT 380H, AX（10）ADD AL, BX（11）POP CS（12）MOV CL, 3300H解:（1）立即数不能直接传送到段寄存器中去应改为: MOV AX, 100MOV DS, AX（2）立即数只能出现在源操作数位置应改为: MOV DX,1020H（3）源操作数和目标操作数不能同时为寄存器寻址应改为: MOV AX, [1000H]SUB AX, [SI]（4）PUSH指令不能操作8位数据应改为: PUSH AX（5）[80H ]不是端口IN AL ,80H应改为: IN AL, 80H（6）两个段寄存器之间不能直接传送应改为: MOV AX, ESMOV DS,AX（7）对（8）移位次数超过1的时候，要把移位次数放入CL中应改为: MOV CL, 4SHR DX, CL（9）端口地址大于255时，要把地址放入DX中应改为: MOV DX, 380HOUT DX, AX（10）源操作数和目标操作数不匹配应改为: ADD AX, BX（11）POP指令只能使用在存储器或通用寄存器可改为: POP AX（12）源操作数和目标操作数不匹配应改为: MOV CX, 3300H3-9 已知: (DS) = 091DH, (SS) = 1E4AH, (AX) = 1234H, (BX) = 0024H, (CX) = 5678H, (BP) = 0024H, (SI) = 0012H, (DI) = 0032H, [09226H] = 00F6H, [09228H] = 1E40H, [1E4F6H] = 091DH. 试求下列各指令单独执行后的结果.（1）MOV CL, 20H[BX][SI] ; (CL) = ?（2）MOV [BP][DI], CX ; [IE4F6H] = ?（3）LEA BX, 20H[BX][SI] : (BX) = ?MOV AX, 2[BX] : (AX) = ?（4）LDS SI, [BX][DI]MOV [SI], BX ; (SI]) = ?（5）XCHG CX, 32H[BX] ; (AX) = ?XCHG 20[BX][SI], AX ; [09226H] = ?解:（1）(CL) = 00F6H（2）[IE4F6H] = 5678H（3）(BX) = 0056H(AX) = 1E40H（4）(SI)= 0024H（5）(AX) = 5678H[09226H] = 1234H3-10 已知(AL) = 0C4H, DATA单元中内容为5AH, 写出下列每条指令单独执行后的结果（ODITSZAPC：0---xxux0）（1）AND AL, DATA（2）OR AL, DATA（3）XOR AL, DATA（4）NOT DATA（5）AND AL, 0FH（6）OR AL, 1H（7）XOR AL, 0FFH（8）TEST AL, 80H解:（1）(AL)= 40H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（2）(AL)= DEH CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（3）(AL)= 9EH CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义（4）(AL)= A5H 不影响任何标志位（5）(AL)= 04H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（6）(AL)= C5H CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（7）(AL)= 3BH CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（8）(AL)不变=0C4H CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义3-12 (AL)=8EH,(BL)=72H，执行以下指令后，标志位OF、SF、ZF、AF、PF和CF的值是什么？（1）ADD AL,BL（2）AND BL,AL（3）CMP AL,BL（4）SHL AL,1解：（1）OF=0,SF=0,ZF=1,AF=1,PF=1,CF=1（2）OF=0,SF=0,ZF=0,AF=（未定义）,PF=0,CF=0（3）OF=1,SF=0,ZF=0,AF=0,PF=0,CF=0（4）OF=1,SF=0,ZF=0,AF=（未定义）,PF=0,CF=13-15 试用CMP指令和无条件指令实现以下判断（1）AX和CX中的内容均为无符号数①（AX）>（CX）则转至BIGGER标号执行②（AX）<（CX）则转至LESS标号执行（2）BX和DX中的内容均为有符号数①（BX）>（DX）则转至BIGGER标号执行②（BX）<（DX）则转至LESS标号执行解：（1）CMP AX,CXJA BIGGERJB LESS（2）CMP BX,DXJG BIGGERJL LESS第四章汇编语言程序设计4-9 试用伪指令编写一数据段与下面程序等效。
微机原理 第2章_8086系统结构
8086 CPU的引脚及其功能
8086 CPU的两种工作模式
最小模式：用于单机系统，系统所需要的控 制信号由8086直接提供，MN/MX=1，CPU 工作于最小模式 最大模式：用于多处理机系统，系统所需的 控制信号由总线控制器8288提供， MN/MX=0，CPU工作于最大模式
8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式：
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志
状态标志用来记录程序中运行结果的状态信息，它们根据有关指 令的运行结果由CPU自动设置，这些状态信息往往作为后续条件 转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范 围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算 从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借 位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情 况提供检验条件，当结果操作数中低8位中1的个数为偶数时PF=1， 否则PF=0
微机原理及应用课件第2章
四、内部寄存器
内部寄存器的类型
含14个16位寄存器，按功能可分为三类
8个通用寄存器 4个段寄存器 2个控制寄存器
深入理解：每个寄存器中数据的含义
28
1. 通用寄存器
数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
29
数据寄存器
8088/8086含4个16位数据寄存器，它们又可分为8个 8位寄存器，即：
DX：
数据寄存器。在间接寻址的I/O指令中存放I/O端口地址；在 32位乘除法运算时，存放高16位数。
地址指针寄存器
SP：堆栈指针寄存器，其内容为栈顶的偏移地址； BP：基址指针寄存器，常用于在访问内存时存放内存单
元的偏移地址。
BP与BX的区别：
作为通用寄存器，二者均可用于存放数据； 作为基址寄存器，用BX表示所寻找的数据在数据段；用
┇
操作数
35
状态标志位（1）
CF（Carry Flag）
进位标志位。加(减)法运算时，若最高位有进(借)位则CF=1
OF（Overflow Flag）
溢出标志位。当算术运算的结果超出了有符号数的可表达范 围时，OF=l
ZF（Zero Flag）
零标志位。当运算结果为零时ZF=1
SF（Sign Flag）
欲实现对1MB内存空间的正确访问，每个内
存单元在整个内存空间中必须具备20位字长
的惟一地址
物理地址
XXXXXH
12H
00H
内存地址变换：
…
如何将直接产生的16位编码变换
…
为20位物理地址?
┇
内存单元的编址（1）
内存每个单元的地址在逻辑上都由两部分组成：
《微机原理及应用》各章习题参考答案
《微机原理及应用》各章习题参考答案第1章微型计算机概论一、填空题1. 微机硬件系统主要由CPU、（存储器）、（总线）、（输入输出接口）和输入输出设备组成。
2. 冯·诺依曼计算机的核心原理是（存储程序原理）3. 完成下列数制的转换1）10100110B=（ 166 ）D=（ A6H ）H2）223.25 =（ 11011111.01 ）B=（ DF.4 ）H3）1011011.101B=（ 5B.A ）H=（1001 0001.01100010 0101 ）BCD4. 已知[X]补5. 已知A=10101111，B=01010000，则A∧B的结果为( 00000000 ) B=86H，则X的十进制表示形式为( -122 )6. -29H的8位二进制反码是（11010110 ）B7.字符4的ASCII码=（ 34 ）H二、简答题1.冯.诺依曼计算机的结构是怎样的，主要特点有哪些？解：将计算机设计为由运算器、控制器、存储器、输入设备和输出设备等5个部分组成，所有的执行都以运算器为核心，采用存储程序工作原理。
2. 已知X=-1101001B，Y=-1010110B，用补码方法求X-Y=？解：[X-Y]补=[X+（-Y）]补= [X]补+[-Y] [X]补原=11101001B [X]补 [-Y]=10010111B原=01010110B=[-Y] [X-Y]补补= [X]补+[-Y]补X-Y=[[X-Y]=11101101B补]补=10010011=-0010011=-193. 写出下列真值对应的原码和补码的形式：1）X=-1110011B2）X=-713）X=+1001001B解：1）[X]原码=11110011B , [X]补码=10001101B2）[X]原码=11000111B, [X]补码=10111001B3）[X]原码=01001001, [X] 补码=01001001B=?4. 已知X和Y的真值，求[X+Y]补1）X=-1110111B Y=+1011010B2）X=56 Y=-215. 若与门的输入端A、B、C的状态分别为1、0、1，则该与门的输出端状态为？若将这3位信号连接到或门，那么或门的输出又是什么状态？解：由与和或的逻辑关系知，若“与”门的输入端有一位为“0”，则输出为“0”；若“或”门的输入端有一位为“1”，则输出为“1”。
微机原理第2章习题答案
答案：I/O读
10.在最小模式下，执行“OUT DX, AL”指令时， 、 、 、 的状态分别是___。Biblioteka 答案：0, 0, 1, 1
11.8086CPU从偶地址读写两个字节时，需要_____个总线周期，从奇地址读取两个字节时，需要_____个总线周期。
习题
一、选择题
1.8086/8088CPU内部有一个始终指示下条指令偏移地址的部件是_______。
A. SPB.CSC.IPD.BP
答案：C
2.指令队列的作用是_________。
A.暂存操作数地址B.暂存操作数C.暂存指令地址D.暂存预取指令
答案：D
3.8086/8088下列部件中与地址形成无关的是______。
A)上升沿B)下降沿C)结束位置D)中间位置
答案：A
14.LOCK引脚的功能是____。
A.总线锁定B.地址锁定C.数据输入锁定D.数据输出锁定
答案：A
15.与存储器（或外设）同步以及与协处理器同步的引脚信号依次为_______。
A.READY、 B.READY、HOLD
C. 、RESETD. 、
答案：A
21.设8086/8088工作于最小模式，在存储器读、写周期中，总线AD15～AD0上数据开始有效的时刻（不插入Tw）分别是______。
A. T2、T2B.T2、T3C.T3、T4D.T3、T2
答案：D
二、填空题
1.8086/8088CPU在结构上由两个独立的处理单元_______和_______构成，这两个单元可以_____工作，从而加快了程序的运行速度。
16.工作在最大模式时，下列信号皆为输出信号的是_______。
微机原理第2章 习题答案
第2章习题参考答案18086CPU由哪两部分构成它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成。
其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成。
其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成。
按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取并送到指令队列。
3. 8086CPU中有哪些寄存器？各有什么用途？答：CPU有14个内部寄存器，可分为3大类：通用寄存器、控制寄存器和段寄存器。
通用寄存器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。
指令执行部件（EU）设有8个通用寄存器：AX：累加器，一般用来存放参加运算的数据和结果，在乘、除法运算、I/O操作、BCD数运算中有不可替代的作用BX：基址寄存器，除可作数据寄存器外，还可放内存的逻辑偏移地址CX：计数寄存器，既可作数据寄存器，又可在串指令和移位指令中作计数用DX：DX除可作通用数据寄存器外，还在乘、除法运算、带符号数的扩展指令中有特殊用途源变址寄存器SI：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中，也可放数据目标变址寄存器DI：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中，也可放数据基址指针BP：用于存放内存的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中堆栈指针SP：用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中控制寄存器包括指令指针寄存器IP和标志寄存器FLAG：IP用来指示当前指令在代码段的偏移位置。
南京理工大学《微机原理与接口技术》第二章 指令系统(1)PPT课件
28.07.2020
1
标题添加
点击此处输入相 关文本内容
前言
点击此处输入 相关文本内容
标题添加
点击此处输入相 关文本内容
点击此处输入 相关文本内容
第二章 8086/8088 指令系统
2.1 概述
2.2 寻址方式
2.3 数据传送指令
2.4 算术运算指令
2.5 逻辑运算指令
2.6 串操作指令
MOV AX, 0102H
；AX←0102H
28.07.2020
11
立即数寻址方式
28.07.2020
12
例：
• 将立即数0102H送至AX寄存器
• 汇编指令: MOV AX,0102H ; • 指令功能: AX←0102H ; • 指令代码：B8 02 01
28.07.2020
13
28.07.2020
与机器指令一一对应，需要翻译成机器指令才能运
行
10110000 00000001
28.07.2020
MOV AL, 1 4
一、指令的组成
操作码 操作数
指令由操作码和操作数两部分组成
• 操作码说明计算机要执行哪种操作，如传送、运算、 移位、跳转等操作，它是指令中不可缺少的组成部 分
操作数是指令执行的参与者，即各种操作的对象
15
2 寄存器寻址方式
• 操作数存放在CPU的内部寄存器reg中：
– 8位寄存器r8： AH、AL、BH、BL、CH、CL、DH、DL – 16位寄存器r16： AX、BX、CX、DX、SI、DI、BP、SP – 4个段寄存器seg： CS、DS、SS、ES
• 寄存器名表示其内容（操作数）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1.6 Pentium Ⅲ微处理器
Pentium Ⅲ是第三代P6级微处 理器产品。与PentiumⅡ相比,有 如下改进：
• 前端总线的时钟频率为 100MHz (采用0.18μm新工艺 的Pentium Ⅲ，其前端总线达
到将123536M KBH的z)L。2 Cache集成到了芯片内。 增加了 70条流式单指令多数据扩展SSE指令。 首次设置了处理器序列号PSN。
协调执行指令规定的操作。
负责全部指令的执行；
向BIU输出（地址及结果）数据；
对Reg及PSW进行管理。
2020/5/11
BIU（Bus Interface Unit）
（1）组成
① 4个段寄存器
代码段Reg：CS 堆栈段Reg：SS 数据段Reg：DS
附加段Reg：ES
② 指令指针寄存器IP（下一条要取的指令在当前
变址寄存器：SI，DI
② 算术逻辑运算部件ALU
16 位加法器，用于对寄存器和指令操作数进行算术或逻辑运算.
③ 标志寄存器PSW
（2）功能
9个标志位，其中6个条件标志位用于存放结果状态.
④ 运算寄存器 接收从BIU的指令队列中取来的指令代码， ⑤ EU控制系统 译码并向 EU 内各有关部分发出时序命令信号，
第二章 微处理器和指令系统
重点：
1.Intel系列微处理器的演变历史； 2.Pentium的内部基本寄存器功能及应用； 3.操作数寻址方式； 4.通用整数指令
2020/5/11
第二章 微处理器和指令系统
2.1 Intel系列微处理器概述 2.2 8086/8088微处理器 2.3 Pentium微处理器 2.4 Pentium微处理器指令系统
1.内部寄存器的容量都扩充到了32位或以上，具有全32 位数据处理能力，并可进行64位的数据运算。
2.片内存储管理部件可实现段页式存储管理,比80286可 提供更大的虚拟存储空间和物理存储空间。
3.新增了一种保护模式下的工作方式,即虚拟8086方式。 4.指令流水线增加到了6级。 5.提供了32位外部总线接口，最大数据传输速率显著提
2.3 Pentium微处理器
2.3.1 内部结构与外部引脚 2.3.2 内部寄存器 2.3.3 Pentium的四种工作方式
2020/5/11
2.3.1 内部结构和外部引脚
Pentium在结构上由如下功能部件组成： • 整数执行单元 • 浮点单元 • 指令Cache和数据Cache • 指令预取单元 • 指令译码单元 • 地址转换与管理单元 • 总线接口单元 • 控制单元（核心，又叫运算器）
2020/5/11
2.1.4 Pentium Pro微处理器
简称P6，中文名为“高能 奔腾”。在体系结构中采用 了许多新的思想和新的技术：
• 精简指令集技术。 • 二级缓冲结构。 • 乱序执行和预测执行技术。 • 三级超标量和14级超流水线结构。 • 寄存器重命名技术
2020/5/11
2.1.5 Pentium Ⅱ微处理器
2020/5/11
2.2 8086/8088微处理器
8086是全16位微处理器，8088是准16位微处理器。二 者除了外数据总线位数及与此相关的部分逻辑稍有差别外， 内部结构和基本性能相同，指令系统完全兼容。
➢ 内部结构 ➢ 指令流水线 ➢ 存储器分段
2020/5/11
2.2 8086/8088微处理器
③ 指令队列Queue
码段内的偏移量）
④ 20位地址加法器Σ
⑤ 总线控制逻辑
⑥ 内部通信寄存器
（2）功能 完成所有外部总线的操作，提供总线控制信号。 具体地完成：取指、指令排队、读写操作数、地址 转换（将两个16位地址相加 20位物理地址）， 总线控制。
2020/5/11
（3）指令队列 BIU使用指令队列实现流水线操作。 当指令队列中有2个或2个（1个）以上的字节空间，且EU
2020/5/11
2.1.7 Pentium 4微处理器
它是第一个非P6核心结构的全新 32位微处理器，与P6级微处理器相比， 主要结构特点如下：
1.采用了超级管道技术，使用长 达20级的分支预测/恢复管道，而P6 只有10级。
2.它的简单算术逻辑单元(ALU) 采用2倍的处理器 核心频率运行。
3.动态执行技术中的指令池能容下126条指令。 4.内含一个4KB的分支目标缓冲。 5.增加了由144条新指令组成的SSE2。
0A00H
内存
2020/5/11
2.2 8086/8088微处理器
• 逻辑地址与物理地址的变换
逻辑地址与20位物理地址的变换关系： 物理地址=段基址×16+偏移地址
逻辑地址
15
0
15
0
段基址
左移四位
段基址 0000
偏移地址
2020/5/11
地址 加法器
∑
19
0
20位物理地址
例：已知CS=1055H，DS=250AH，ES=2EF0H，
• 存储器分段结构示例
…
CS 1000H SS 2000H DS 3100H ES 3100H
…
10000H 代码段
（64KB） 1FFFFH 20000H 堆栈段
（64KB） 2FFFFH
……
31000H 数据段与 附加数据 段重叠
40FFFH （64KB）
分段方式不唯 一，各段之间可 以连续、分离、 部分重叠或完全 重叠，这主要取 决于对各个段寄 存器的预置内容。
P6级微处理器的第二代产品，从系 统结构角度看，主要采用了以下几种 先进技术：
■ 多媒体增强技术（MMX技术） • 采用单指令流多数据流SIMD技术 • 新增加了57条功能强大的MMX指令
• 采用了由三种创新处理技巧结合的动态执行技术， 即：多分支预测、数据流分析和推测执行。
• 双重独立总线技术（DIB, Dual Independent Bus ）
将1MB的物理存储空 间分成若干个逻辑段,每 段大小为64KB。
段的起始单元地址叫 段基址，存放在段寄存 器中。通过4个段寄存 器，CPU每次可同时对 4个段进行寻址。
00000H 00001H 00002H 00003H
内存
30000H (段基址)
64KB
FFFFFH
2020/5/11
2.2 8086/8088微处理器
高。
2020/5/11
2.1.2 80486微处理器
除以上80386、80486共有的特点之外，80486也采用 了许多新技术：
1.片内集成了一个浮点运算单元FPU 。 2.内含一个8KB的数据与指令合用的Cache。 3.采用RISC技术。使芯片内的不规则控制部分减少，同时 常用基本指令采用硬件逻辑控制执行，使基本指令可以用一 个时钟周期完成。 4.采用一种突发总线（Burst Bus）的技术。使取得一个 地址后，与该地址相关的一组数据可以连续输入/输出,有效 地解决了微处理器同内存储器之间的数据交换问题。 5.面向多处理器结构，增加了支持多机操作的指令。
EU 等待 译码1 执行1 译码2 执行2 译码3 …
2020/5/11
8086/8088的指令“流水”操作
EU 执行1
执行2
执行3
BIU 取指令2 取操作数 存结果 取指令3 取操作数 取指令4
BUS 忙碌 忙碌 忙碌 忙碌 忙碌 忙碌
2020/5/11
2.2 8086/8088微处理器
3.存储器分段
……
…
2020/5/11
2.2 8086/8088微处理器
• 物理地址和逻辑地址
物物理理地地址址是1MB存储 空间中的某一单元地址， 用20位地址码表 示,CPU访问存储器时， 地址总线上送出的就是 物理地址。
逻逻辑辑地地址址在编程时采 用，由段基址和偏移地 址组成，两者均为16位。
20000H 20A00H
运算暂存器
ALU
标志寄存器
EU 控制电路
执行单元(EU)
2020/5/11
指令队列
123456 8位
8088
总线 8086/8088 控制电路
外部总线
8086
总线接口单元(BIU)
EU（ Execution Unit）
（1）组成 ①
数据寄存器：AX，BX，CX，DX (16位)
8个通用寄存器
AH,AL,BH,BL,CH,CL,DH,DL（8位） 指示器： SP，BP
• 存储器分段
这两个概念在以后升级的Intel系列微处理器中一直被沿用和发展。 正是这两个概念的引入，使8086/8088比原来的8位MPU在运行速 度、处理能力和对存储空间的访问等性能方面有很大提高。
2020/5/11
2.1.2 80486微处理器
80486是继80386之后推出的第二代32位高性能微处理器, 它以提高性能和面向多处理器系统为主要目标。80486继承 了80386的各种优点，表现在以下几方面：
未申请读写存储器，则BIU顺序预取后续指令代码 Queue。
2020/5/11
EU的工作过程
从BIU指令队列中取指 译码电路分析 相应控制命令 控制数据经过“ALU数据总线”的流向：
（1）若是运算操作：操作数 暂存器 ALU； 运算结果 经“ALU总线” 相应Reg、 并置PSW 。
（2）若从外设取数：EU BIU 访问MEM 或 I/O 内部通信寄存器 向“ALU数据总线”
2020/5/11
2.1.1 8086/8088 微处理器
8086是1978年推出的全16位微处理器, 8088是1978 年推出的准16位微处理器。二者除外数据总线位数 （8086为16位，8088为8位）及与此相关的部分逻辑稍 有差别外,内部结构和基本性能相同,指令系统完全兼容。