数字计时器的设计
24秒计时器设计报告
24秒计时器设计报告概述本文将介绍一个基于硬件电路的24秒计时器的设计过程。
该计时器可用于篮球比赛等需要精确计时的场合。
我们将逐步讨论设计思路和实施步骤。
设计思路我们的目标是设计一个简单而可靠的24秒计时器。
基于硬件电路的设计通常比软件实现更加稳定和精确。
我们将采用数字集成电路和准确的时钟源来实现计时功能。
步骤一：选择计时器芯片首先，我们需要选择一个合适的计时器芯片。
为了满足精确计时的要求，我们选择了XX型号的计时器芯片。
该芯片具有高精度的时钟源和适配器接口。
步骤二：设计电路原理图在这一步中，我们将根据计时器芯片的规格书设计电路原理图。
根据芯片的引脚定义，我们将确定输入按钮、显示器和报警器的连接方式。
同时，我们需要为芯片提供稳定的电源电压。
步骤三：制作电路板基于电路原理图，我们将制作一个电路板来实现计时器的电路部分。
我们可以使用PCB设计软件来绘制电路板图纸。
然后，我们可以通过特殊的设备将电路图纸转换为实际的电路板。
步骤四：组装计时器外壳当电路板制作完成后，我们将把它安装在一个适当的外壳内。
外壳可以保护电路板免受损坏，并提供按钮和显示器的合适位置。
步骤五：测试和调试在计时器完成组装后，我们将进行测试和调试。
我们将检查所有的功能是否正常工作，包括按钮操作、计时显示和报警器响铃。
如果发现问题，我们将修改电路或芯片的设置。
结论通过以上步骤，我们成功地设计和制作了一个24秒计时器。
这个计时器具有高精度、可靠性和易操作性的优点。
通过硬件电路的实现，我们可以确保计时的准确性，从而满足各种场合的计时需求。
注意：本文中的计时器设计仅为示例，实际设计可能需要根据具体要求进行调整和改进。
数字显示30秒倒计时器课程设计报告
电子技术课程设计报告设计题目：数字显示30秒倒计时器电路设计1、课程设计目的、意义设计目的：（1）依照原理图分析各单元电路的功能；（2）熟悉电路中所用到的1各集成块的1管脚及其功能；（3）进行电路的装接、调试，直到电路能达到规定的设计要求；（4）写出完整、详细的课程设计报告。
设计意义：数字显示30秒倒计时器是一个简单的数字电路，但是它能够扩展到很多实际应用当中来，比如篮球倒计时器、交通灯倒计时器等等。
2、设计题方案比较、论证设计方案：分析设计任务，计数器和操纵电路是系统的要紧部份。
计数器完成30秒计时功能，而操纵电路具有直接操纵计数器的启动设计、译码显示电路的显示和灭灯功能。
当启动开关闭合时，操纵电路应封锁时钟信号CP,同时计数器完成置数功能，译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；处于维持状态。
系统设计框图如图2-1所示。
数字显示30秒倒计时器实验电路如图2-2所示。
图2-1图2-23、各单元电路设计，元器件参数计算、选择、电路图绘制，整体电路图递减计数器模块计数器选用汇总规模集成电路74LS192进行设计较为简单，74LS192是十进制可编程同步加锁计数器，它采纳8421码二-十进制编码，而且有直接清零、置数、加锁计数功能。
图2-3是74LS192外引脚。
图中CPU 、CPD别离加计数、减计数的时钟脉冲输入端（上升沿有效）。
LD是异步并行置数操纵端（低电平有效），CO、BO别离是进位、借位输出端（低电平有效），CR是异步清零端，D3-D是并行数据输入端，Q3-Q是输出端。
74LS192的功能表见下表所示。
秒信号产生器秒信号产生器的电路是利用 555 按时器（图3-1）组成的秒信号发生器。
NE555 芯片有单稳态电路功能，可发生方波信号，可适当的选择电阻、电容，使其输出信号的周期为 1 秒。
本电路输出脉冲的周期为：T=*(R1+2*R2)*C，假设 T=1s，令 C=10μF,R1=39kΩ，那么R2=51k Ω。
数字电子计时器课程设计
数字电子计时器课程设计一、课程目标知识目标：1. 学生能理解数字电子计时器的原理和组成，掌握基础电子元件的功能和使用方法。
2. 学生能描述数字电子计时器的工作过程，包括计时、清零和预设功能。
3. 学生能够解释数字电子计时器中数字显示的原理，理解二进制与十进制的转换。
技能目标：1. 学生能够运用所学的电子元件，设计并搭建一个简单的数字电子计时器电路。
2. 学生通过实际操作，掌握测试和调试电子计时器的方法，能够解决基本的故障问题。
3. 学生能够运用逻辑思维和问题解决技巧，对电子计时器进行改进和创新。
情感态度价值观目标：1. 学生通过课程学习，培养对电子技术的兴趣和好奇心，增强对科学探究的热情。
2. 学生在小组合作中，学会分享观点，倾听他人意见，发展团队协作精神。
3. 学生通过实际操作，体验工程的实用性，培养工程意识，认识科技对生活的影响。
课程性质：本课程为实践性强的设计与制作课程，结合电子技术基础知识，培养学生的动手能力和创新思维。
学生特点：假设学生为八年级，具有一定的物理基础和动手能力，对电子技术有初步认识，对实践活动充满兴趣。
教学要求：课程应注重理论与实践相结合，鼓励学生主动探索和动手实践，强调安全操作和精确测量。
通过课程目标的实现，使学生能够综合运用所学知识，创造性地解决实际问题。
二、教学内容1. 数字电子计时器原理：- 介绍计时器的功能与组成，参照教材第二章“数字电路基础”。
- 讲解晶体管、集成电路等基本电子元件的工作原理。
2. 数字电子计时器电路设计：- 分析计时器电路图的构成，参照教材第四章“时序逻辑电路”。
- 指导学生进行电路图的绘制，选择合适的电子元件。
3. 数字显示原理与转换：- 详述七段显示器的显示原理，参照教材第三章“数字显示技术”。
- 解释二进制与十进制的转换方法，并进行实际操作演示。
4. 电路搭建与测试：- 安排学生分组进行电路搭建，参照教材第五章“电路搭建与调试”。
- 教授测试与调试技巧，指导学生解决电路中可能出现的问题。
00-59秒计时器设计
00－59秒计时器一、课题目的1、设计目的及意义（1）设计目的1）掌握51系列单片机的基本硬件结构及工作原理；2）掌握51系列单片机的汇编语言及基本程序设计方法；3）学习并掌握使用51系列单片机开发控制系统的基本步骤及方法。
（2）设计意义1）了解单片机系统构成；2）了解单片机开发流程；3）培养自主学习的能力；4）构建电子系统知识体系；5）切实培养单片机应用系统的实践设计开发能力；6）通过实际程序设计和调试，逐步掌握模块化程序设计方法和调试技术。
2、总体设计方案（1）设计要求1）该计时器具有计时秒表的功能，计时范围为00—59秒；2）利用软件延时实现一秒计时功能；3）设计开始、暂停和清零按钮；4）计时时间利用数码管显示。
（2）设计原理本设计要求进行计时并在数码管上显示时间，分为时钟电路、按键电路、显示电路和单片机四大部分，这些模块中单片机占主控地位。
在设计过程中，用一个存储单元作为秒计数单元，当一秒钟到来时，就让秒计数单元加1，当秒计数达到60时，就自动返回到00，从新计数。
对于秒计数单元中的数据要把它十位数和个数分开，方法采用对10整除和对10求余。
一秒时间的产生采用软件延时的方法来完成，经过精确计算得到1秒时间为1.002 秒。
在数码管上显示，通过查表的方式完成。
表1数码管对应段位码（3）电路原理图图1电路原理图（4）单片机开发板原理及部分功能说明STC89C52RC是一种低功耗、高性能的片内含有4KB快闪可编程/擦除只读存储器（FPEROM-Flash Programmable and Eraseable Read Only Memory）的8位CMOS微控制器，使用高密度、非易失存储技术制造，并且与80C51引脚和指令系统完全兼容。
STC89C52完全兼容AT89C51 AT89C52 AT89S51 AT89S52 而且加入了更多新功能, 它内部有1280字节的SRAM、8-64K字节的内部程序存储器、2-8K字节的ISP引导码、除P0-P3口外还多P4口(PLCC封装)、片内自带8路8位AD(AD系列)，片内自带EEPROM、片机自带看门狗、双数据指针等。
三位数字显示计时器
三位数字显示计时系统一、任务与要求设计一个3位数字显示的时间计数系统（秒表），以供运动员比赛用。
要求：（1） 秒表由三位数码管显示，最大计时9分59秒。
（2） 具有清零、启动计时、暂停计时、继续计时等控制功能。
二、设计思路实现一个三位数字显示的秒表系统，需要振荡器、秒计数电路，分计数电路以及译码显示电路等组成成分。
秒计数电路满60向分计数电路进位，分计数电路满10后清零，等待重新计时。
控制开关为两个：启动（继续）/暂停计时开关和复位开关。
秒表原理框图如下：秒表电路可选用两个十进制计数器74LS160芯片组成模60的电路；分计数电路只用一片74LS160即可。
控制电路可采用基本的触发器作为无抖动开关，启到启动、暂停、复位等功能。
三、设计方案数字显示计时系统是通过控制电路使加法计数器对连续脉冲进行计数，而加法计数器通过译码器来显示它记忆的脉冲周期个数。
1．连续脉冲发生：可选用555定时器构成的多谐振荡器产生，也可选用石英晶体振荡器，或者信号发生源，通过计数器分频产生，获得精确的秒脉冲信号，在实验箱实验时可直接把cp↑作为脉冲信号源。
2．计数及译码显示：加法计数器构成电子秒表的计数单元。
分频器输出端取得周期为一秒的矩形脉冲送入计数器中。
四、设计原理1、74LS160功能表：74LS160，为模十加法计数器。
使用三片：第一片清零端CR,置数端LD,CTT,CTP均置1，CP输入连续脉冲，实现模十计数，经过十个脉冲后，输出端CO=1。
将第一片芯片的输出端CO接第二个芯片的CTT 和CTP，第二个芯片的置数端LD置1，CP输入连续脉冲，当第一个芯片循环一次时才开始计数。
由于该芯片为异步清零，所以将输出QB,QC接入与非门，输出接入清零端CR, 当计数至5时，实现清零，完成模六计数。
将第二片芯片的清零端的CR接高位片的脉冲输入端CP，高位位片清零端CR,置数端LD,CTT,CTP均置1，当第二片芯片实现一次清零即模六计数一次，才开始计数，实现模十计数。
二十四小时计时器南理工EDAquartus应用
实验一 二十四小时数字计时器、实验内容及题目简介利用QuartusII 软件设计一个数字钟，并下载到SmartSOPC 实验系统中，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校 时、快速校分、整点报时等功能。
、实验设计要求（1）设计基本要求（2）设计提高部分要求1、使时钟具有整点报时功能（当时钟计到59' 53”时开始报时，在59' 53” , 59 '55” ,59 ' 57”时报时频率为512Hz,59' 59”时报时频率为1KHz,）； 2、闹表设定功能； 3、自己添加其他功能;三、方案论证数字钟整体框图如下图所示1、能进行正常的时、分、秒计时功能; 2、3、 分别由六个数码管显示时分秒的计时； K1是系统的使能开关（K 仁0正常工作, K1=1时钟保持不变）；4、5、 K2是系统的清零开关（K2=0正常工作, K3是系统的校分开关（K3=0正常工作,K2=1时钟的分、秒全清零）； K3=1时可以快速校分）； 6、 K4是系统的校时开关（K4=0正常工作, K4=1时可以快速校时）；本实验的目的是利用QuartusII软件设计一个多功能的数字计时器，使该计时器具有计时，显示，清零，较分，校时及整点报时功能。
依据上述数字钟电路结构方框图可知，秒计时器和分计时器均为60进制，小时计时器是24进制计数器。
当秒计时器对1HZ时钟脉冲信号计数到60时，产生一个进位脉冲，使分计时器的数值加1,同样，分计时器计数到60时，使小时计时器的数值加一。
秒计数模块和分计数模块的核心是模60的计数器，时计数模块的核心为模24的计数器，并且采用同步计数的方法，即三个模块的时钟信号均来自同一个频率信号。
当数字钟走时出现误差时，通过校时电路对时，分的时间进行校正，其中校时电路和清零电路只需在原有电路的基础上采用一定的逻辑门电路实现。
24秒倒计时器的设计解析
赣南师院物理与电子信息学院数字电路课程设计报告书2.2 单元模块2.2.1 信号发生部分秒脉冲的产生由555定时器所组成的多谐振荡电路完成。
电路图如下图所示。
当开关断开时，555定时器产生周期为1s的脉冲；当开关闭合时，电路不能输出信号，于是没有脉冲输入74LS192中，故74LS192在保持状态，即实现暂停功能。
图2 信号发生电路2.2.2 倒计时部分24秒倒计时电路。
这部分电路的主体部分在时钟脉冲的输入情况下工作，下面进行具体分析。
计数器的倒计时功能。
用两片74LS192分别做个位（低位）和十位（高位）的倒计时计数器，由于本系统只需要从开始时的“24”倒计到“00”然后停止，所以，这里的高位不需要做成六十进制的计数器。
因为预置的数不是“00”，所以我选用置数端LOAD来进行预置数。
时钟脉冲分别通过两个与门才再输进个位（低位）的down端，当停止控制电路送来停止信号时，截断时钟脉冲，从而实现电路的停止功能。
低位的借位输出信号用作高位的时钟脉冲。
两片计数器具体接法。
Vcc、UP接+5V电源，GND接地；时钟脉冲从与门输出后接到低位的down，然后从低位BO’接到高位的down；输入端低位C、高位B接电源，其他引脚和CLR都接地。
LOAD接到开关C的活动端，C 的另外两引脚分别接G的活动端和地。
而G的另外两个引脚分别接到电源和地。
图3 24秒倒计时电路2.2.3 停止控制电路倒数计数器到零时，需要将电路转换到“24”并且停住。
现在选取计数器到零的状态24秒计到“00”，从各引脚引出线接到二脚与非门，当计数器从“00”状态转换到“99”时，用与非门把该状态转换成低电平（其余时间为高电平）控制LD。
使电路转换到“24”。
由于数字99是在很短的时间才能看到，用肉眼是看不到的，于是能实现从“00” 到“24”的转换。
再通过与非门所组成的触发器的输出端输出低电平，使74LS192处于保持状态。
这样就实现了转换并停止的电路。
篮球24秒倒计时设计
课题一、篮球竞赛24秒计时器设计目录一、设计要求二、总体参考方案三、单元电路设计１. 秒脉冲发生器２. 计数器３. 译码显示模块４. 报警电路５. 控制电路四、附图说明各局部功能的实现１. 开场状态２. 启动、置数。
３. 保持４. 到00时显示器不灭５. 报警五、整体电路图六、实验室调试1.元件清单2.调试过程3.调试结果(照片)4.调试心得体会七、参考文献设计要求：1. 具有24秒计时功能。
2. 设置外部操作开关，控制计时器启动和暂停/连续功能。
3. 计时器为24秒递减时, 计时间隔为1秒。
4. 计时器递减到零时，数码显示器显示00,同时发光二极管亮灯。
主要参考元件：555、74LS192×2、CD4511×2、数码管×2、各类74系列门电路、电阻、电容、开关、发光二极管、NPN三极管、PNP三极管等。
图1 系统构造图图2 PNP三极管驱动电前言电子课程设计是电子技术学习中非常重要的一个环节，是将理论知识和实践能力相统一的一个环节，是真正锻炼学生能力的一个环节。
在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒时器，交通信号灯、红绿灯、行人灯、交通纤毫控制机，还可以用来做为各种药丸、药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会的应用是相当普遍的。
在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就违例了。
本课程设计"智能篮球比赛倒计时器的设计〞，可用于篮球比赛中，用于对球员持球时间24秒限制。
一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的违例。
本设计主要能完成：显示24秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；在直接清零时，数码管显示器灭灯；计时器为24秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。
整个电路的设计借助于Multisim仿真软件以及数字电路相关理论知识，并在Multisim下设计和进展仿真，得到了预期的结果。
电子电工实验报告——数字计时器
南京理工大学电子电工综合实验（Ⅱ）--数字计时器实验报告专业：通信工程班级：9141042202姓名：许雪婷学号：9141133702082016年09月目录一、实验目的、要求及内容；二、器件引脚图及功能表；三、各单元电路的原理、设计方法及逻辑图；四、数字计时器电路引脚接线图；一、 实验目的、要求及内容1.实验目的① 掌握常见集成电路实现单元电路的设计过程。
② 了解各单元再次组合新单元的方法。
2.实验要求实现00’00”—59’59”的可整点报时的数字计时器。
3.实验内容① 设计实现信号源的单元电路。
（KHz F Hz F Hz F Hz F 14,5003,22,11≈≈≈≈） ② 设计实现00’00”—59’59”计时器单元电路。
③ 设计实现快速校分单元电路。
含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。
④ 加入任意时刻复位单元电路（开关K2）。
⑤ 设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。
二、器件引脚图及功能表元件清单：集成电路：NE555 一片，CD4040 一片，CD4518 二片，CD4511 四片，74LS00 三片，74LS20 一片，74LS21 三片，74LS74 一片。
电阻：1KΩ一只，3KΩ一只，150Ω四只。
电容：0.047uF 一只。
LED共阴双字屏二块。
1、NE555图1-1 NE555引脚图图1-2 NE555逻辑功能表2、CD4040图2-1 CD4040引脚图图2-2 CD4040功能表3、CD4518图3-1 CD4518引脚图图3-2 CD4518功能表4、CD4511图2-1 CD4511引脚图图2-2 CD4511逻辑功能表5、74LS0074LS00是一种集成了4个与非门的集成电路。
图5-1 74LS00引脚图图5-2 与非门逻辑表6、74LS2074LS20同样是一种与非门集成电路，与74LS00不同的是它的每个与非门有4个输入端。
数字计时电路设计
数字计时电路设计摘要:数字计时电路的应用非常广泛，相比于传统的计时电路，它不仅走时准确，显示直观，而且不需要机械传动和频繁的调整。
鉴于它的广泛应用和诸多优点，本人采用了74LS系列中小规模集成芯片和RS触发器的校时电路设计了一个数字计时电路，它以12小时为周期，可以显示小时，分钟和秒，并具有小时，分钟校对功能。
本数字计时电路系统的整体设计是由振荡器，分频器，计数器，显示器和校时电路组成的，通过本论文设计，希望使其方法更系统，电路更简单。
关键词:数字计时电路；计数器；逻辑设计目录引言 (1)1 设计内容、方案及要求 (1)1.1 设计内容 (1)1.2 设计方案 (1)1.3 设计要求 (2)2 主体电路各单元的工作原理与设计 (2)2.1 振荡器 (2)2.1.1 振荡器的工作原理 (2)2.1.2 振荡器的设计 (3)2.2 分频器 (3)2.2.1 分频器的工作原理 (3)2.2.2 分频器的设计 (4)2.3 计数器 (4)2.3.1 60进制计数器工作原理 (4)2.3.2 12进制计数器工作原理 (4)2.4 译码与显示电路 (6)2.4.1 显示器的工作原理 (6)2.4.2 译码器的工作原理 (7)2.4.3 译码与显示电路的设计 (7)2.5 校时电路 (7)2.5.1 校时电路的工作原理 (7)2.5.2 校时电路的设计 (8)3 设计并绘制整机图 (9)总结 (10)致谢 (11)参考文献 (11)引言从上个世纪末到现在，电子产品已经悄无声息地渗透到社会的各行各业。
随着社会的快速发展，我们的生活节奏越来越快，电子产品的性能也越来越好、更新速度也越来越快，对社会生产力的提高、现代化和信息化社会的建立提供了持续的动力。
一寸光阴一寸金，时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。
如果遇到重要事情，一时的耽误甚至会酿成大祸。
而数字计时器的出现则减少了这些灾难的出现，并给人们生产生活带来了极大的方便。
计时器计时器
摘要本设计是脉冲数字电路的简单应用，设计了篮球竞赛12分钟和24秒倒计时器。
此计时器可以直接清零、启动、暂停和连续以及具有报警功能，同时应用了七段数码管来显示时间。
此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出报警信号。
本设计完成的中途计时功能，实现了在许多的特定场合进行时间追踪的功能。
本电路主要有五个模块构成：秒脉冲发生器、计数器、译码显示电路、控制电路和报警电路。
控制电路直接控制计数器启动计数、暂停/连续计数、译码显示电路的显示等功能。
当控制电路的置数开关闭合时，在数码管上显示数字24，每当一个秒脉信号输入到计数器时，数码管上的数字就会自动减1，当计时器递减到零时，报警电路发出光电报警与蜂鸣信号。
同样当12分钟递减到零时也会出现声音的提醒。
关键词：计数器24秒倒计译码显示电路控制电路报警电路目录第一章总体设计思路、基本原理和框图 (3)1、设计要求 (3)2、基本原理 (3)3、总体设计框图 (4)第二章单元电路设计与方案比较（各单元电路图） (4)1、秒脉冲发生器的设计 (4)2、秒、分倒计数器的设计 (5)3、译码器和显示器的设计 (7)4、节次控制电路的设计 (7)第三章器件选择 (7)1 设计所需器件 (7)2 器件介绍 (8)（一）十进制可逆计数器74LS192（二）二输入四与非门74LS00第四章总原理图 (9)第五章安装调试，性能测试和结果分析 (10)第六章心得体会和课程总结 (11)第七章附录（元器件清单） (12)第八章参考文献 (13)第一章、总体设计思路、基本原理和框图一、设计要求1、篮球比赛采取四进制，每节12分钟，要求能够计时；2、篮球比赛采取进攻24秒制，要求能够倒数计时；3、要求时间用数码管表示出来；4、要求可以手动控制计时，即能够随时暂停，启动后可以继续读数，并能够对技数进行清零；5、要求每节结束、全场结束和24秒结束时才能够自动进行声音提示。
数字电路课程设计数字秒表
2.5冲不可以通过与门，计数电路就会停止，实现暂停 功能，当S1闭合时，恢复计数；当S1闭合，S2断开时，R0(1) R0(2)都 接低电平，实现计数功能。当S1闭合，S2闭合时，R0(1) R0(2)都接高 电平，实现清零功能。将S1和S2想与是为了实现当电路处于暂停状态时 不能使用清零功能。
2. 设计方案
2.1实验设计原理：
汽车尾灯控制器由时钟发生电路、分频电路、译码电路、开关驱动 电路及终端显示电路五部分组成。本实验设计时钟脉冲源采用电路板上 的1000HZ脉冲，74ls90具有分频功能， 分频电路由三片74ls90芯片组成，最终分频为1HZ。74ls738芯片及四个 与门组成译码电路， 74ls138芯片A0、A2输入端接入输入脉冲，A2端接低电平输出端， Y0、 Y1 、Y4、Y5分别与四个与门与LED灯相接。开关驱动电路由与门、或 门、非门、与非门等门电路连接而成。
11 0 X 11 X 0 X X 11
X 0 X0 0 X 0X 0 X X0 X 0 0X
Q3 Q2 Q1 Q0
0 0 00 0 0 00 1 0 01
计数
表2 当R0(1) R0(2)都接高电平时，实现清零功能。当R0(1) R0(2)都接低 电平时，实现计数功能。故将4个十进制计数器的R0(1) R0(2)相连， 由开关S2控制，实现计数和清零功能。
（3）夜间行车电路控制图
逻辑开关S3接高电位、S4接低电位时
D5、D6灯同时闪烁，表示夜间停车
逻辑开关S3、S4同时接高电位时D5、D6 灯长亮，表示夜间行车。
3. 工作总结及心得体会
实验中电路接线仍然是一个很麻烦的过程，由于这个实验门电路较多，所 以一不小心就会接错线路，或者忘记接了哪个端口。理论上成熟之后，实际操 作是一个很重要的过程。
多功能数字计时器实验报告.
多功能数字计时器实验报告姓名：***学号：************专业：信息对抗指导老师：***实验时间：2015年9月18日目录1.电路基础功能设计要求介绍2.电路原理简介3.单元电路设计3.1脉冲发生电路3.2计时电路3.3译码显示电路3.4清零电路3.5校分电路3.6报时电路4.总电路图5.拓展电路5.1启停电路5.2动态显示电路6.附录6.1元件清单6.2芯片引脚图和功能表7.实验感受与体会8.参考文献一、电路基础功能设计要求介绍设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下:a.设计一个脉冲发生电路,为计时器提供秒脉冲（1HZ）,为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）；b.设计计时电路:完成0分00秒～9分59秒的计时、译码、显示功能；c.设计清零电路:具有开机自动清零功能,并且在任何时候,按动清零开关,可以对计时器进行手动清零.d.设计校分电路:在任何时候,拨动校分开关,可进行快速校分.（校分隔秒）e.设计报时电路:使数字计时器从9分53秒开始报时,每隔一秒发一声,共发三声低音,一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz）,9分59秒发高音（频率2kHz）f.系统级联.将以上电路进行级联完成计时器的所有功能.二、电路原理简介工作原理:由振荡器产生的稳定的高频脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲.秒个位计数器记满10后向秒十位计数器进位,秒十位计满6后向分进位同时置零. 计数器的输出经译码器送显示器.记时出现误差时可以用校时电路进行校分.扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。
其原理框图如下：三、单元电路设计1.脉冲发生电路脉冲信号发生电路完成为计时电路提供计数脉冲的功能。
实验中采用32768Hz的石英- 4 - 晶体多谐振荡器作为脉冲信号源。
vhdl计时器课程设计
vhdl计时器课程设计一、课程目标知识目标：1. 学生能理解VHDL的基本概念，掌握计时器的原理和设计方法；2. 学生能运用VHDL语言编写简单的计时器程序，并了解其功能模块；3. 学生了解数字电路的设计流程，掌握VHDL在数字系统设计中的应用。
技能目标：1. 学生能运用所学知识，独立完成一个简单的VHDL计时器设计；2. 学生能够通过分析问题，合理划分计时器的功能模块，并进行编程实现；3. 学生能够运用仿真工具对设计的计时器进行功能验证和性能分析。
情感态度价值观目标：1. 学生通过课程学习，培养对数字电路设计的兴趣，增强学习动力；2. 学生在团队协作中，培养沟通与协作能力，提高解决问题的信心；3. 学生认识到科技发展对社会的重要性，增强创新精神和责任意识。
课程性质：本课程为数字电路设计方向的实践课程，结合理论知识，培养学生的实际操作能力。
学生特点：学生具备一定的电子技术基础和VHDL语言知识，对数字电路设计有一定了解，但实际操作经验不足。
教学要求：通过本课程的学习，使学生能够将理论知识与实际操作相结合，提高其解决实际问题的能力。
教学过程中，注重启发式教学，引导学生主动思考，培养学生独立分析和解决问题的能力。
同时，关注学生的情感态度价值观的培养，提高其综合素质。
二、教学内容1. 计时器原理及VHDL基础回顾- 数字电路基础知识- 计时器工作原理- VHDL基本语法与结构2. 计时器设计方法及步骤- 计时器设计需求分析- 功能模块划分- VHDL编程规范3. VHDL计时器设计实践- 时钟信号生成模块设计- 计数器模块设计- 显示模块设计4. 计时器功能验证与性能分析- 仿真工具使用方法- 功能验证方法与步骤- 性能分析指标5. 教学案例分析- 分析实际计时器设计案例- 课堂讨论与问题解答教学内容安排与进度：第一周：回顾数字电路基础知识，学习计时器工作原理，掌握VHDL基本语法与结构；第二周：学习计时器设计方法及步骤，进行功能模块划分；第三周：编写VHDL代码，完成计时器设计；第四周：进行计时器功能验证与性能分析，讨论教学案例。
数字计时器
电工电子综合实验报告—数字计时器院系：电光学院专业：通信工程班级：07042201学号：0704220100姓名：* * *指导教师：李元浩时间：2009.09.17—2009.09.20目录1．设计电路功能要求（1）2．设计电路原理图（1）3．电路逻辑原理图及工作原理（2）4．各单元电路原理及逻辑设计4.1脉冲发生电路(2-3)4.2计时电路(3-4)4.3显示电路(4)4.4清零电路(5)4.5校分电路(5)4.6报时电路(6)5．电路安装与调试说明(6-7) 6．对电路的改进意见（7）7．收获体会及建议（7）8．设计参考资料（7）9．附录（8-10）1．设计电路功能要求本实验要求设计一个0分00秒-9分59秒的多功能数字计时器。
数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。
其中控制电路由清零电路，校分电路，和报时电路组成。
该数字计时器可以在控制电路的作用下具有开机清零、手动清零、快速校分和整点报时功能。
①．设计一个脉冲发生电路，为计时器提供秒脉冲，为报时电路提供驱动蜂鸣器发声的脉冲信号；②．设计计时和显示电路，将分及秒的个位、十位分别在七段显示器上显示出来，从0分0秒开始，计到9分59秒，然后重新计数。
将分及秒的个位、十位分别在七段显示器上显示出来，七段显示器循环显示数字000～959；③．设计清零电路，实现手动及开机清零；④．设计校分电路，在校分开关控制下实现分校正；⑤．设计报时电路，使数字计时器实现在9分53秒、9分55秒、9分57秒低音（1KHz）报时，以及在9分59秒高音（2KHz）报时；2．设计电路原理图图2-1 电路原理图3．电路逻辑原理图及工作原理数字计时器的原理方框图如图3-1所示，该电路系统由脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路和其它附加电路等几部分组成的。
脉冲发生电路由振荡器和分频器组成，振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准的秒脉冲，同时也可得到其他不同频率的脉冲。
高分辨率数字计时器（TDC）的设计与实现
摘 要近年来，随着PET在临床诊断以及在药物实验等方面的广泛应用，PET技术受到越来越多人的关注，传统PET系统的不足也逐渐体现了出来，表现在传统PET图像的对比度和分辨率都偏低。
针对传统PET系统的这些不足，很多学者提出了很多不同的方法来改进PET系统，例如全数字化PET、TOF技术等。
但无论在哪种方法中，高的时间分辨率都能够比较有效的提高PET图像信噪比，如何获得高的时间分辨率都是一个很关键的技术。
本文针对新型PET系统较高的时间分辨率的要求，在总结常用时间间隔测量方法的基础上，选择了基于延迟线结构的时间数字转换（Time-to-Digital Converter，TDC）方案。
设计的TDC由两条延迟线和一个粗计数器组成。
使用Verilog语言完成TDC框架编写后，通过多次仿真测试和下载芯片测试，确定了延迟线中的延迟单元的结构，最终在Altera Stratix FPGA开发板上实现了一个平均时间分辨率小于200ps的TDC系统。
随后本文根据基于统计的测试方法，提出了使用PC机产生随机脉冲、通过RS232 DB9接口对TDC系统进行测试的方法，并完成了PC端和FPGA端功能的设计与实现。
之后使用这个测试平台完成了对TDC系统的测试，获得了关于这个TDC的平均分辨率、微分非线性误差、积分非线性误差等数据。
在文章的最后，对本文所作的工作进行了总结，并对下一步进行的工作进行了展望。
关键词：正电子断层扫描（PET），时间间隔，时间数字转换（TDC），FPGA华 中 科 技 大 学 硕 士 学 位 论 文AbstractOver recent years, as PET is widely applied to clinical diagnosis and drug experiment, PET has draw more and more people’s attention. Meanwhile, some of traditional PET system’s insufficiencies expose themselves gradually, such as the low resolution and low contrast of traditional PET image. Aimed at these flaws, many researchers propose many different methods to improve PET system, like all-digital PET and TOF technology. Whatever method is proposed, high time resolution can effectively raise the signal/noise ratio of PET image, which makes how to get high resolution a key technology.Based on the conclusion of usual time interval measuring methods, this thesis chooses the scheme of Time-to-Digital Converter (TDC) based on delay line structure, meeting the new type of PET system’s requirement for high timing resolution. This TDC contains two delay lines and a main counter. After finishing the framework of the TDC using Verilog, we confirm the architecture of the delay element by emulation and on-board test. Finally this thesis implements a TDC system of time resolution below 200 ps on a FPGA development board.Thereafter, according to the measuring method based on statistics, this thesis proposes a method to test the TDC system using PC for generating random pulses, transmitting data through RS232 DB9 interface, and accomplishes the design and implementation of both PC and FPGA ends’ function. Finally, after using this test platform for TDC system, the data of time resolution, differential nonlinearity, and integral nonlinearity was obtained.Finally, this thesis makes summary and proposes the prospect of research work to do in futureKeyword: Positron Emission Tomography (PET), interval, Time-to-Digital Converter(TDC), FPGA华 中 科 技 大 学 硕 士 学 位 论 文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。
LED数字倒计时器单片机课程设计
学会使用单片机开发工具，如Keil uVision等
掌握单片机中断、定时器、串口等常用 外设的使用方法
学会编写模块化、可重用的代码，提高 编程效率
学会调试和优化代码，提高程序运行效 率和稳定性
LED数字倒计时 器硬件设计
电路原理图设计
电源模块：提供稳定的电源电压 控制模块：控制LED数字倒计时器的工作状态 显示模块：显示倒计时时间 输入模块：接收用户输入信号，启动倒计时 输出模块：输出倒计时信号，驱动LED显示 保护模块：保护电路免受过压、过流等异常情况的影响
屏幕上
倒计时：将倒 计时时间减1， 并更新显示时
间
循环结束：当 倒计时时间减 至0时，循环结 束，显示“时
间到”信息
定时器中断服务程序
定时器中断服务程序的功能：实现LED数字倒计时器的定时功能
定时器中断服务程序的结构：包括定时器初始化、定时器中断处理、定时 器复位等部分
定时器初始化：设置定时器的工作模式、定时器周期、定时器中断优先级 等参数
电路板制作： 使用PCB软件 进行电路板制
作
元器件焊接： 将元器件焊接
到电路板上
电路板测试： 测试电路板功
能是否正常
LED数字倒计时 器软件设计
主程序流程图
初始化：设置 倒计时器参数， 如倒计时时间、
显示位数等
循环判断：判 断倒计时时间 是否为0，如果 为0则停止倒计
时
显示倒计时： 将倒计时时间 转换为数字， 并显示在LED
课程设计总结与 展望
设计总结与体会
课程设计过程： 从理论学习到实 践操作，逐步深 入
设计难点：解决 LED数字倒计时 器单片机的编程 和调试问题
设计收获：掌握 了单片机的基本 原理和编程技巧
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字计时器的设计摘要：本系统由石英晶体振荡器、分频器、计数器、译码器、LED显示器和校分电路组成，采用了中小规模集成芯片。
总体方案设计由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的基本功能，扩展电路完成数字计时器的扩展功能，进行了各单元设计，总体调试。
多功能数字计时器可以完成0分00秒-9分59秒的计时功能，并在控制电路的作用下具有开机清零、快速校分、整点报时功能。
关键词：石英晶振器；分频器；计数器；译码器；LED显示器1设计电路的内容和功能要求1.1设计内容简介综合运用所学的数字逻辑电路和系统设计的知识，学会在单元电路的基础上进行小型数字系统的设计，提高自己选择器件及解决实际问题的能力。
要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能且计时准确，并在控制电路的作用下具有开机清零、快速校分、整点报时的功能。
1.2设计功能要求（1）设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器发声的脉冲信号；（2）设计计时和显示电路，完成0分00秒~9分59秒的计时和显示功能；（3）设计清零电路，具有开机自动清零的功能，并在任何时候，按动清零开关，就可以实现计时器清零；（4）设计校分电路，在任何时候，按下校分开关，可以进行快速校分；（5）设计报时电路，使数字计时器从9分53秒开始报时，每隔二秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHz）,9分59秒发高音（频率2KHz）；（6）系统级联调试，将上述电路进行级联完成计时器的所有功能；（7）可增加数字计时器的附加功能，例如数字计时器定时功能、秒表功能、报整点时数功能等。
2设计电路原理框图图2-1 原理框图3电路工作原理及逻辑原理图3.1工作原理数字计时器是由脉冲发生电路、计时和显示电路、清零电路、校分电路和报时电路和其它附加电路等几部分组成的，电路由振荡器、分频器、计数器、译码器、显示器等元件构成，可以分为。
振荡器产生的脉冲信号经过分频器分频作用后为秒脉冲，秒脉冲送入计数器，计数器计数并且通过“时”、“分”、“秒”译码器显示时间。
校分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，报时电路通过1kHz 或2kHz的信号和要报时的时间信号进行“与”的运算来实现的定点报时的。
3.2整体电路逻辑图图3-1 整体逻辑图4各单元电路原理及逻辑设计4.1脉冲发生电路图4-1 脉冲发生电路图脉冲发生电路是为计时电路提供计数脉冲的，所以需要产生1Hz的脉冲信号。
采用石英晶体振荡器和分频器构成。
晶体振荡器是构成数字计时器的核心，它保证了计时的准确及稳定。
这里使用晶振的频率为32768Hz。
晶体振荡器的振荡信号的频率与振荡电路中的RC元件的数值无关，因此，这种振荡电路输出的是准确度极高的信号。
晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现。
例如，将32768Hz的振荡信号分频为1Hz的分频倍数为32768(215)，即实现该分频功能的计数器相当于15级二进制计数器。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为14级（214）二进制计数器，可以将32768HZ的信号分频为2Hz。
4.2 计时和显示电路图4-2 显示电路图计时电路有分计时，秒十位计时和秒个位计时三个部分构成。
分计时器和秒个位计时器为十进制计数器CD4518，秒十位计数器为4位二进制同步计数器74LS161。
秒个位计时单元为十进制计数器CD4518，无需进制转换， 引脚10 (上升有效)与1Hz 秒输入脉冲信号相连，引脚14（Q3）可作为向前的进位信号与秒十位计时单元的引脚2相连。
秒十位计时单元为十进制计数器，需要转换为六进制计数器，转换4518clr1CP GND2Q12Q2方法采用反馈置数法，具体方法如下：把引脚14（Q1）、引脚12（Q3）接入74LS00，并把74LS00的引脚六接到74LS161的引脚9（LD），因为（0101）2=（6）10。
分位计时单元为十进制计数器CD4518，无需进制转换，把74LS161的引脚12（Q3）接到分计时电路CD4518的引脚2（上升有效），作为进位信号。
级联组装时，则要把分计时电路CD4518的引脚2（上升有效）接到快速校分的输出端。
显示电路由CD4511和LED数码管构成。
CD4511把输入的二进制信号翻译成十进制数字，再由数码管显示出来。
这里的LED数码管是采用共阴的方法连接的并且接入1KΩ的限流电阻。
4.3清零电路VCC27uF图4-3 清零电路图清零电路使用RC充放电回路和施密特整形电路组成。
主要是连接到计时和显示电路中的CD4518和74LS161的清零（CLR）端，实现上述功能。
4.4 校分电路图4-4 校分电路图当重新接通电源或走时出现误差时都需要对时间进行校正，所以计时器应当具有校分的功能。
实现思路为首先截断正常的计数通路，然后再将频率较高的脉冲信号（2Hz ）加到秒脉冲输入端，校正好后，再转入正常计时状态即可。
4.5 报时电路图4-5 报时电路图74LS323Q43Q12Q12Q3报时电路在9分53秒、9分55秒、9分57秒以1KHz接通蜂鸣器，9分59秒以2KHz接通蜂鸣器。
分、秒十位均部变化，分别为9和5，74LS21（U3B）引脚3输出高电平时蜂鸣器鸣叫。
4.6所用电器元件引脚及真值表4.6.1译码器（CD4511）图4-6 CD4511译码器图表4-1 CD4511 真值表4.6.2分频器( CD4060)图4-7 CD4060 分频器图表4-2 CD4060分频器真值表4.6.3BCD码计数器（CD4518）图4-8 CD4518 BCD码计数器图表4-3 CD4518 BCD码计数器真值表4.6.4四位二进制计数器（74LS161）图4-9 74LS161四位二进制计数器图表4-4 74LS161四位二进制计数器真值表4.6.5D触发器（74LS74）图4-10 74LS74 D触发器图表4-4 74LS74 D触发器真值表4.6.6二入与非门（74LS00）图4-11 74LS00 二入与非门图4.6.7非门（CD4069）图4-12 CD4060 非门图4.6.8二入或门（74LS32）图4-13 74LS32二入与非门图4.6.9四入与门（74LS21）图4-14 74LS21四入与门图4.6.10共阴极数码管图4-15 共阴极数码管图5电路安装与调试说明5.1电路检查对照电路图检查电路器件是否连接正确，比如器件引脚、电容极性、电源线、地线是否都接正确，连接是否牢靠，电源的数值与方向是否符合设计要求。
5.2按照功能模块分别调试把每一基本电路分别调试，使之达到正常功能要求，然后才能把它们连接成整机，进行整体调试。
5.3连接调试过程中遇到的问题及解决方法5.3.1整体布局及线路颜色的重要性整体布局非常重要，一开始我就没有对元器件进行整体布局导致后面电路的连接线拉得很长而且比较乱，必须对布局做适当调整。
布线颜色也比较重要，因为此次设计电路还是比较复杂，整体电路由5个基本电路构成，基本电路内部使用蓝色线连接，基本电路间的连接采用黄线进行连接，电源线用红色，接地线用黑色等，便于后期的检查。
5.3.2LED数码管始终显示“0”因为在进行调试时，没有禁止CD4518和74LS161的清零功能。
可以把CD4518的CLR端接“-”，74LS161的CLR端接“+”。
5.3.3基本电路调试时秒十位计时进制错，能显示6，7，等基本电路调试时反馈置数法没有起作用，因为74LS00没有连接进去，所以基本电路分别调试时，其它基本电路的一些器件也要暂时连接进去，以使电路正常工作。
5.3.4基本电路调试时分不能进位没有把74LS161的Q3（引脚12）接到分的CD4518的EN（引脚2），正确连接后问题解决。
5.3.5基本电路调试时校分电路不起作用检查发现连线完全正确，但是两个74LS00没有连接电源，连接电源后正常。
由此可见，使用集成器件时，一定不能忘记要接电源。
5.3.6级联调试时分显示不正常因为基本调试时临时提供分进位的那个线没有拆去，拆去后正常。
5.3.7级联调试时报时电路不正常电路图对器件的标注上不够清晰，预习不充分，导致在连接报时电路时错误地把两个74LS21当作一组连。
错误地把2KHz和1KHz看作2Hz和1Hz进行连接，而且没有分清蜂鸣器具有正负极，导致正负极接反，蜂鸣器不工作。
5.3.8三极管NPN引脚判别方法使用口诀：平面对自己，从左向右ebc即可轻松判断。
5.3.9接线一定要接实，因为虚接出错很能查找，因此养成良好的习惯很重要。
6对电路的改进意见6.1电路的改进（1）在开关处加一个RS锁存器可以消颤，使输入更稳定。
（2）系统在运行时有一定的误差，其原因是晶体振荡的特点所决定的，同时与芯片的内部结构有关。
有时会出现跳字现象，解决这些误差的方法是提高石英晶体振荡器的稳定性及使用精度较高的电容等。
6.2电路的创新设计可以设计成报整点时数电路，该电路功能可分为阶段进行①秒进位脉冲来到时分计数器加1；②报时计数器应记录下此时的分数；③报时计数器开始做减法运算，每减一个脉冲，报时电路鸣叫一次，直至计数器值为零。
7收获体会及建议7.1收获和体会电工电子综合实验运用所学《数字逻辑电路》中的理论知识，使我在设计过程中对理论知识有了更为深刻的了解和认识，使学到的知识相互融会贯通，同时也是较好的检验我们所学知识的好机会。
在数字计时器课程设计过程中，我认为最重要的就是有个清晰的思路，还要学会如何搜集和查阅有关资料。
其次在课程设计中更进一步地熟悉了集成元件的结构及掌握了各集成元件的工作原理和具体的使用方法。
在连接六进制、二进制的进位接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。
此次数字计时器设计要求能按照电路图接出来，并能正常工作。
数字电路连接复杂，因此需要我们连接时要有好的布局和合理的布线规则，如将电源线、地线、传输线、暂时产生的线分别开来，用不同的颜色，或者以基本电路的形式分开，为以后查错或改进带来极大的方便。
细心与耐心是不可或缺的，特别是在连接每一根线时，既要注意剥线的长短要适中，走线时要成直线直角，使电路板连线清晰美观，最重要的是检查时特别方便。
总的来说，通过这次电工电子综合实验更进一步地增强了自己实验的动手能力。
指导老师给予了我们很大的帮助，教了一些解决问题的方法。
在以后的学习过程中，我相信我会做的更好！7.2建议（1）建议老师在我们动手制作之前应先告诉一些关于所做电路的元件资料名称，便于我预习查找，也使我们后期连线更加方便。