《数字电路》期末试卷一答案

试卷一答案一、填空题（每题3分，共24分）

1．（ F8）

16=（ 248 ）

10

=（ 11111000 ）

2

2．X= -16 D，其一字节长的[X]

反= ；[X]

补

= 。

3．写出图1逻辑电路的输出表达式F，F=

4．动态MOS存储单元是利用MOS栅极电容存储信息

的,为不丢失信息,必须定期刷新。

5．由n个D触发器构成的环形计数器，其有效计数

状态共有 n 个; 由n个JK触发器构成的扭环形计数器，其有效计数状态共有 2n 个。

6．单稳态触发器暂态时间取决于电路本身的参数，与触发信号无关。

7．施密特触发器的主要用途有波形变换、波形整形、消除干扰、幅度鉴别。

8．若要求DAC电路的分辩率达到千分之一，则至少应选用 10 （因为）位二进制代码输入的转换器。

二、简化下列函数，且写出最简“与非”表达式（14分）

（用代数法）

(用反演定律)

(用消元法)

(利用包含律)

(用还原律和反演定律)

2．

解：将上式填入卡诺图如图2。

含有无关项的逻辑函数化简时可根据实际情况将无关项做“0”或“1”处理，以使函数可以化到最简。

若不考虑约束条件则最简与或式为

当考虑约束条件则最简与或式为

三、（10分）

分别用TTL“与非”门和OC门，实现函数，画出逻辑电路图。

解：

用TTL“与非门”实现时，必须将表达式变成“与非”--“与非”式，然后再画逻辑图。

由此可得：

用OC门实现时，由于OC门具有线与的逻辑功能，可直接按表达式画图。如图3所示。

四、用四输入数据选择器实现函数（8分）

解：用代数法求。根据逻辑表达式，其有四个输入变量A、B、C、D，而四选一数据选择器只需两位地址代码和，若选A和B作为选择器的地址输入，A =、B =,余下的项可选作数据输入用。

于是将表达式进行变换，变化成每项都含有A和B原变量和反变量组成的表达式。

由此可知：D

0=0 D

1

=D D

2

= D

3

=1

根据得到的表达式可画出逻辑图

五、设8421BCD码对应的十进制数为X，当X ≤2,或≥7时电路输出F为高电平,否则为低电平。试设计该电路，并用于非门实现之。（14分）

解：1、根据题意，列真值表。由于8421BCD码由十种状态，而四变量组合由16种，6种未用的状态,可按无关项处理，由此可列出实现该功能的电路的真值表

表2 真值表

D C B A F

0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 10 0 1 0 00 0 1 0 10 0 1 1 00 0 1 1 11

CAB

B

C

A

C

F+

+

=

=CAB

B

C

A

C⋅

⋅

1 0 0 01

1 0 0 11

1 0 1 0Φ

1 0 1 1Φ

1 1 0 0

Φ

1 1 0 1Φ

1 1 1 0Φ

1 1 1 1Φ

六、已知主-从J-K触发器的CP、J、K、R D、S D端波形，试绘出Q端波形（6分）解：R D、S D分别为直接置0和直接置1端，

当R D=0 S D=1时，触发器处于0态。

当RD=1 SD=0时，触发器处于1态。

当RD=1 SD=1时，当CP 脉冲有效跳变沿到来时，触发器的状态由触发器的特性方程决定。

如J 和K 不同，触发器的次态与J 相同； 如J 和K 同为0，触发器的次态与现态同，处于保持状态；

如J 和K 同为1，触发器的次态与现态相反，处于计数状态。

由此可画出波形图如图所示 七、（8分）

解：此为倒T 型电阻网络D/A 转换器。 （1）、012316

842S I

S I S I S I i +++=

Θ R

S S S S R V S S S S R

R V i R v f REF f

REF f 16/)2222()

2222(200112233001122334

0+++⋅-=+++-

=-=∴ε

（2）)

248(8)248(10

1620

101010,10,20,10012301230S S S S S S S S V V k R k R V V REF f +++=+++⨯⨯⨯-

=-∴===-=Θ

故：数字量必定为：D 3D 2D 1D 0=1000

八、四位二进制同步计数器T1161的功能表如下（计数状态按自然二进制码转换，Q D 为最高位，依次为Q C 、Q B 、Q A 。（Q CC =T ·Q D ·Q C ·Q B ·Q A ） （16分） 1. 分析下图所示电路功能（M=？）且写出态序表。

解：由逻辑电路图可看出该电路是利用同步预置法来实现相应的计数的。

首先确定电路的初态，电路初态由电路的预置输入端ABCD的连接状态决定，由图可看出电路的初态为0000态。

然后确定电路的终态，电路的终态由与非门的输入端的连接情况确定，由图可看出与非门的输入与QAQD端相连，因而当电路计数到1001时，将产生一置数脉冲，在时钟脉冲到来时，计数电路回到0000态。

因此该电路是一个模M=10的计数器。态序表如表3所示。

2.利用R端构成模M=7的同步计数器，并写出态序表和逻辑电路连接图。