基于FPGA的光电编码器四倍频电路设计
光电码盘四倍频双向计数电路设计
光电码盘四倍频双向计数电路设计作者：徐榕龙江雄来源：《科技创新导报》2017年第32期摘要：光电码盘在转角测量机构中应用广泛，但成本较低的光电码盘的测量精度在某些应用领域中不能满足要求，设计电路提高基于光电码盘测角机构的测量精度能够解决这类问题，而且成本低、体积小。
本文简要介绍了光电码盘的工作原理，为提高光电码盘转角测量精度，对码盘输出信号进行四倍频分析，设计了脉冲四倍频电路模块和双向计数电路模块，仿真验证了电路的可行性。
关键词：光电码盘倍频双向计数中图分类号：TP3 文献标识码：A 文章编号：1674-098X（2017）11（b）-0114-021 光电码盘简介光电码盘是一种通过光电转换将角位移量转换成脉冲或数字量的光电传感器，是一种集光、机、电一体的数字测角装置。
它的核心部分是高精度的计量光栅，由光学玻璃制成，在上面刻有许多同心码道，每个码道上都有按一定规律排列的透光和不透光部分。
它依靠计量光栅作为检测工具，由于光电码盘与电动机同轴，电动机旋转时，光栅盘与电动机同速旋转，通过电子检测装置检测输出脉冲信号，把位移或者角度信息转换成相应的模拟或者数字信号，其原理图如图1所示。
光电码盘每旋转1密位则输出一个周期脉冲，通过计算每次转动输出脉冲个数即可计算出转过的角度密位值，为辨别旋转方向，码盘提供相位相差90°的两相脉冲。
光电码盘结构简单、体积小、重量轻、分辨率高，因此在雷达、指挥仪、经纬仪、自动测量、遥感等领域应用十分广泛。
随着光电技术的迅速发展，光电码盘已经成为一种高精度角度传感器。
但在实际应用中，不同价格的光电码盘对转角的测量精度有所差别，精度高的码盘一般价格较贵，不适用于需要控制成本的转角测量系统，而对于便宜的光电码盘，直接利用码盘输出的脉冲进行计数所得到的结果不能满足所要求的精度。
本文通过分析码盘输出信号四倍频方案，设计码盘输出脉冲四倍频电路，并实验验证了该电路的倍频结果，将其应用于输出精度为1密位的码盘，可将测角显示精度提高到0.25密位。
编码器四倍频细分电路(含波形图)
四倍频细分电路(含波形图)时间：2010-06-12 05:00:19 来源：作者：1.光电编码器原理光电编码器，是一种通过光电转换将输出轴上的机械几何位移量转换成脉冲或数字量的传感器。
这是目前应用最多的传感器，光电编码器是由光栅盘和光电检测装置组成。
光栅盘是在一定直径的圆板上等分地开通若干个长方形孔。
由于光电码盘与电动机同轴，电动机旋转时，光栅盘与电动机同速旋转，经发光二极管等电子元件组成的检测装置检测输出若干脉冲信号，其原理示意图如图1所示；通过计算每秒光电编码器输出脉冲的个数就能反映当前电动机的转速。
此外，为判断旋转方向，码盘还可提供相位相差90旱牧铰仿龀逍藕拧根据检测原理，编码器可分为光学式、磁式、感应式和电容式。
根据其刻度方法及信号输出形式，可分为增量式、绝对式以及混合式三种。
1.1增量式编码器增量式编码器是直接利用光电转换原理输出三组方波脉冲A、B和Z相；A、B两组脉冲相位差90海佣煞奖愕嘏卸铣鲂较颍鳽相为每转一个脉冲，用于基准点定位。
它的优点是原理构造简单，机械平均寿命可在几万小时以上，抗干扰能力强，可靠性高，适合于长距离传输。
其缺点是无法输出轴转动的绝对位置信息。
1.2绝对式编码器绝对编码器是直接输出数字量的传感器，在它的圆形码盘上沿径向有若干同心码道，每条道上由透光和不透光的扇形区相间组成，相邻码道的扇区数目是双倍关系，码盘上的码道数就是它的二进制数码的位数，在码盘的一侧是光源，另一侧对应每一码道有一光敏元件；当码盘处于不同位置时，各光敏元件根据受光照与否转换出相应的电平信号，形成二进制数。
这种编码器的特点是不要计数器，在转轴的任意位置都可读出一个固定的与位置相对应的数字码。
显然，码道越多，分辨率就越高，对于一个具有N位二进制分辨率的编码器，其码盘必须有N条码道。
目前国内已有16位的绝对编码器产品。
绝对式编码器是利用自然二进制或循环二进制（葛莱码）方式进行光电转换的。
绝对式编码器与增量式编码器不同之处在于圆盘上透光、不透光的线条图形，绝对编码器可有若干编码，根据读出码盘上的编码，检测绝对位置。
4倍频--课程设计
2014-2015学年第二学期课程设计报告题目：4倍频设计仿真学院：电子工程学院专业：集成电路设计与集成系统年级：2012级课程设计报告一、课程设计题目：4倍频设计仿真二、课程设计要求：1.功能描述：编写程序将输入端输入的波形频率变为原来的四倍并在输出端输出。
2.所用硬件描述语言选择：VerilogVerilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
三、课程设计内容1.分工情况第4 组成员工作内容潘宏利20122290 设计讲解、编写程序董驰20122365 设计功能实现方案迟贺功20122360 设计功能实现方案李建超20122340 分析仿真结果包云龙20122403 分析仿真结果刘洋20122299 查找资料总结报告单瞳鑫20122311查找资料总结报告1.功能实现方案编写程序，将输入端的时钟周期均分成8份，每经过一份，让输出端的波形翻转一次。
输入端输入1个周期的波形，在输出端会输出4个周期的波形，从而达到设计目的。
Quartus II用于生成RTL视图以及FPGA资源利用情况。
Modulesim用于仿真波形，观察输入输出之间的关系，判断设计是否正确。
2.仿真网表4倍频网表module mul(clk,clkmul);input clk;output clkmul;reg clkmul=0;parameter n=4,period =5;always@(posedge clk)repeat(2*4)#(period/2/4) clkmul=~clkmul;endmodule测试网表`timescale 1ns/1ns`include "mul.v"module mul_t;reg clk;wire clkmul;initial clk=0;always #50 clk=~clk;mul #(10,100) m(.clk(clk),.clkmul(clkmul));endmodule3.仿真结果图4.仿真结果说明从仿真图中可以看出，输入波形的周期为100ns，输出波形在每经过1/8输入波形周期时发生翻转，输出波形的周期为25ns，频率为输入波形的4倍，达到了设计要求。
基于FPGA的光电编码器电路抗干扰设计
Ｂ
ｒｉ － ］ Ｈ ｒ ＿ ］
有无高频振动时， 、 Ａ Ｂ输出信号的波形．
・
作者简介 ： （９ ８ ） 女 ， 马利 １７ 一 ， 辽宁黑山人 ， ， 讲师 博士研究 生 ， 从事片上系统研究 收稿 日期 ：０ ０—０ ２１ ３—１ ８
第 ３期
马
利， ： 于ＦＧ 等 基 Ｐ Ａ的光 电编码器 电路抗干扰设计
２５ ４
２ ＦＡ 抗 扰 计 Ｐ 的干设 Ｇ
为 了实现抗干扰 ， 本文提 出了基于 Ｆ Ｇ Ｐ Ａ技
喾 警
Ｖ Ｄ 语言描述 ． ＨＬ 具体框图见图 ２ 所示．
薷
图 ２ 光 电编码器接 口电路设计框 图
器 ， 目前应 用最多 的传感器 ， 是 广泛 应用 于需要检
在光电编码器应用中， 由于强电磁干扰会使 Ａ相和 Ｂ相信号 中叠 加一 些 干 扰脉 冲 ； 外 由于 另 振 动的存在 ， 构成 光 电编 码 器 的主码 盘被 激起 而
附加 了瞬 间的高 频振 动． 动导 致 编码 器 的 主码 振 盘 和鉴相盘 的光缝之 间不再保 持原有 严格 的相差
且 电路 复杂 ； 而软件 方 式 降低 了系 统控 制 的实 时
１４节距关系， ／ 因此 ， 、 Ａ Ｂ两相输出信号在发生瞬 间高频振动的时间不再保持 ９ 。 Ｏ 的相差 ， 电编 光 码器 的输 出也 不再 是 原有 规 范 的方 波 信号 ， 瞬 在 间振动 的时刻 ， 有一个 方波 周期 内可 能包 含 几 原
Ｇ Ａ的光电编码器抗干扰 电路设计． 应用 Ｖ Ｌ语言对光电编码器 电路进行描述 ， ＨＤ 加入分频模块 、 波模块 滤 提高电路抗干扰性能 ， 并对四倍频电路和计数 电路进行 了改进 ， 给出了时序仿真 图和资源使用情 况． 应用 结果表明系统的抗干扰设计效果 良好 ， 高了系统可靠性． 提
基于FPGA的编码器信号处理的电路设计与实现
２０ ０ ７年 ６月
第７ 卷第 ２期
湖芽印 报 南 一 蘑学
旦 ｎ Ｆ ｏ ａ Ｃ ｌｇ ａ ｉ Ｎ ｒ ｌ ｏｅｅ 望 ｍ ｌ
Ｊｎ ２ ０ ｕ． ｏ７
Ｖｏ． Ｎｏ ２ １７ ．
基 于 Ｆ Ｇ 的编码 器信 号处 理 的 电路设 计 与 实现 ＰＡ
ｐｏｅｓ ｃ ） ｒｃｓ（ｌ ｋ
ｂ ｇｎ ｅ ｉ
提高 ， 增强了系统 的灵活性 、 通用性和可靠性 。可逆计数器 电路通过对脉 冲编码器信 号进行 计数 ， 定 电机运 动位移 确 反馈 Ｄ Ｐ 计算出与给定位置的误差值 ， Ｓ， 完成位置控制 。将 设计好 的数字滤波电路 、 倍频鉴相 电路 、 可逆计数器模块下 载到可编程逻辑控制器件 中 ， 实现对编码 器输 出信号 的处 理 。本例是一个 四轴伺服 系统 ， 因此有八路 四组方 波信号 ， Ａ相 Ｂ相相差 ９ 。Ｃ Ｒ、 Ｌ ＷＥ分别为输 出清零 、 ０ ， Ｌ Ｃ Ｋ、 系统时 钟和输 出使能 ， Ｅ Ｃ Ｔ是输 出选 择 信号 ， 择 ｘ、 Ｚ Ａ ＳＬＥ 选 Ｙ、 、 中的一组信 号处理 的结果作 为输 出信 号 ， 时送到数 据总 分
廖永忠 廖亦凡 ，
（． １湖南省第一师范学校 ， 湖南 长沙 ４００ ；． １ ２２ 湖南涉外经济学院， ０ 湖南 长沙 ４００ ） １２ ５
摘 要： 一种基于 Ｆ Ｇ Ｐ Ａ的四轴伺服编码信号处理电路 ， 采用 Ｆ Ｇ Ｐ Ａ来实现四轴伺服 编码信号处理 电路 ， 完成位置伺服控
制系统的位置的测量与反馈 。实验结果表明， 这种四轴编码信号处理 电路具有结构简单、 可靠性 高、 抗干扰能力强的优点。
ｉ ｅ ＝‘ ’ ｔ ｎ ｆ ｌ （ ｒ １ ）ｈ ｅ
ｐ ｂ＜ ＝ ‘ ０’： ｅ ｓ ｌｅ
4倍频芯片电路
4倍频芯片电路
4倍频芯片电路是一种用于将输入信号的频率提高到原来的四倍的电路。
它的工作原理是利用谐振现象，即当一个电路的频率等于其固有频率时，电路中的电流和电压将达到最大值。
4倍频电路通常使用一个非线性元件，如二极管或晶体管，将输入信号中的低频分量通过非线性现象转换成高频分量。
然后使用一个滤波器滤除原始信号和高频倍数的混频信号外的其他频率分量，保留原始信号和4倍频信号。
在实际应用中，4倍频电路通常用于提高测量设备的分辨率和精度，例如在光栅测量、编码器测量等领域中。
通过将低频信号转换为高频信号，可以更容易地处理和测量信号，从而提高测量设备的性能。
需要注意的是，4倍频电路的设计和实现需要考虑许多因素，例如非线性失真、噪声、干扰等。
因此，在进行电路设计和优化时需要进行仔细的考虑和实验验证。
光电码盘四倍频分析---程序和电路结构
的增量式光电码盘， 常采用四倍频的方法提高其测量精度。 针对一些精度和稳定性不高的四倍频电路 从原理上说明了电路的精度 在应用中造成的误差5详细分析了两种可应用于不同环境的四倍频电路， 和稳定性5其结论在实际应用中也得到了验证。 关键词" 电机控制 伺服电路 光电码盘
万方数据
自动化与仪器仪表
, () %* #() 6 ) + ## #6 .$ =.. #) ? # &# &! &6 &) &B &+ .%C DE 3# 3! 36 3) 3B 3+ ! B ( #" #! #B # F, ! !
图 ! 面向通用计数器的的四倍频及判向电路
跳变） ， 其输出信号不会发生
0, 1 2 3 # 0- 1 2 3 ! 3# 3+
45#
!36 !3+
45#
7・（ 8 3# 7・（ 8 3#
45#
45#
!36 !36
45#
7!23! 7!23!
45#
!3+ !3+
45#
79 79
45#
45#
45#
45#
45#
45#
45#
1, 1-
3! 36
13# 13+
图 ) 面向计数器的四倍频及判向电路时序图
在分布于各个行业的大量机电系统的设计中， 定 位 精 度 常 常 是 最 关 键 的 性 能 指 标 之 一 。在 此 类 系 统 的 设计中， 当前主要使用电机作为驱动， 因此研究提高 电机伺服系统定位精度的方法， 对提高机电系统性能 具有重要的意义。对于一个设计完善的伺服系统而 言， 其 定 位 精 度 主 要 取 决 于 位 置 测 量 装 置 (#) 。 由 于 光 电码盘具有分辨率高、 响应速度快、 体积小、 重量轻、 输出稳定、 耐恶劣环境等特点， 所以在电机伺服控制 系统中得到了广泛应用。通常， 光电码盘分为绝对式 和 增 量 式 两 种 。绝 对 式 码 盘 在 任 意 位 置 都 可 给 出 与 位 置相对应的数字转角输出量，不存在四倍频的问题。 增量式码盘是根据轴所转过的角度，输出一系列脉 冲， 并通过计数电路， 对脉冲进行累计计数， 得到相对 角 位 移 。由 于 单 个 绝 对 码 盘 的 角 位 移 的 测 量 范 围 仅 为 。其 中 ， #） /、 0 两相信号的脉冲数标志码盘轴所转过 的角度， /、 0 之间的相位关系标志码盘的转向，即当 标志码盘正转 （ 见 图 #%） ， 当 0 / 相 超 前 0 相 ." * 时 ， 相 超 前 / 相 ." * 时 ， 码盘反转 （见 图 #’） 。 对于每个确定的码盘， 其脉冲周期 ! 对应的码盘 故其量化误差为 ! 2 !。 如果能够将 / 角位移固定为 !， 或 0 信号四倍频，则计数脉冲的周期将减小到 ! 2 3， 量化误差下降为 ! 2 4， 从而使光电码盘的角位移测量 精 度 提 高 3 倍 。由 于 伺 服 系 统 中 的 码 盘 转 速 具 有 不 可 预见性， 造成脉冲周期 ! 具有不确定的特点， 从而无 法 使 用 锁 相 环 等 常 用 倍 频 方 案 。详 细 观 察 图 # 可 以 发 现， 在脉冲周期 ! 内， /、 0 两相信号共产生了四次变 化 ， 即 "#、 "! 时 刻 的 上 升 沿 和 ",、 "3 时 刻 的 下 降 沿 。 尽管 ! 不 确 定 ，但 由 于 /、 0 两方波信号之间相位关 系确定， 使这四次变化在相位上平均分布， 如果利用 这四次变化产生四倍频信号， 则可以实现光电码盘测 量精度的提高。 四倍频后的码盘信号， 需经计数器计数后， 才能 转化为相对位置。计数过程一般有两种实现方法： 一 是由可编程计数器或微处理器内部定时 2 计数器实现 计数；二是由可逆计数器实现对正反向脉冲的计数。 当需控制的电机数量少时，前一方案附加元件少， 结 构简单， 较 为 容 易 实 现 。 如 使 用 4",# 控 制 一 路 电 机 ， 则 无 需 添 加 任 何 器 件 ， 利 用 其 内 部 的 !" 及 !# 计 数
编码器四倍频鉴相电路 共25页共27页
谢谢！ห้องสมุดไป่ตู้
61、奢侈是舒适的，否则就不是奢侈 。——CocoCha nel 62、少而好学，如日出之阳；壮而好学 ，如日 中之光 ；志而 好学， 如炳烛 之光。 ——刘 向 63、三军可夺帅也，匹夫不可夺志也。 ——孔 丘 64、人生就是学校。在那里，与其说好 的教师 是幸福 ，不如 说好的 教师是 不幸。 ——海 贝尔 65、接受挑战，就可以享受胜利的喜悦 。——杰纳勒 尔·乔治·S·巴顿
编码器四倍频鉴相电路 共25页
1、战鼓一响，法律无声。——英国 2、任何法律的根本；不，不成文法本 身就是 讲道理 ……法 律，也 ----即 明示道 理。— —爱·科 克
3、法律是最保险的头盔。——爱·科 克 4、一个国家如果纲纪不正，其国风一 定颓败 。—— 塞内加 5、法律不能使人人平等，但是在法律 面前人 人是平 等的。 ——波 洛克
基于FPGA四位十进制数字频率计设计
南通大学毕业设计（论文）摘要数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII仿真平台上编译、仿真、调试，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量。
关键词：硬件描述语言.现场可编程门阵列, 频率计, 频率测量ABSTRACTDigital frequency meter is a digital circuit in a typical application, the actual hardware design of devices used in more complicated connection, but will have relatively large delay, caused by measurement error, poor reliability. With the FPGA field programmable gate array a wide range of applications to the development of EDA tools as a means of using the VHDL hardware description language such as language, will greatly simplify the whole system to improve overall system performance and reliability.The use of field programmable gate array FPGA for the control of the core, through the VHDL hardware description language programming, in QuartusII compiled simulation platform, simulation, debugging, and downloaded to the FPGA chip, through rigorous testing, to more accurately measure square wave, sine wave, triangle wave, moment-tooth wave signals such as the frequency of commonly used, but also a variety of other physical measurements..Key words:VHDL, FPGA, the cymometer ,the frequency measurement目录摘要 (I)ABSTRACT .................................................................................................................. I I摘要 (I)ABSTRACT ............................................ I I前言 (1)第一章 FPGA及VHDL (2)1.1 FPGA简介 (2)1.2 EP1K 30相关说明 (2)（5）具有实现快速加法器和计数器的专用进位链和实现高速、多输入逻辑函数的专用级连链。
基于FPGA的光电编码器信号处理方法
２．Ｘｌ ｘＡ ｉ ａ ｉｃＰｅ ｔ． ＡｓａＰ ｃｆ ａｅ ｕ ｐ ｒ Ｏｆｃｓ Ｓ ａ ｇ ａ ０ ０ １ Ｃ ｉａ ｉｎ ｓａＰ ｃｆ ｔ．Ｌｄ ， ｉ ａｉ ｃＳ ｌｓＳ ｐ ｏｔ ｆ ｅ， ｈ ｎ ｈ ｉ ０ ２ ， ｈｎ ） ｉ ｉ ｉ ｉ ２
Ａ ｂ ｔａｃ ： ｍｅ ｈ ｄ ｏ ｉｎ ｌｐ ｏ ｅ ｓｎｇｆ ｒｏ ｔ ａ ｎ ｏ ｅ ａ ｅ ｎ ＦＰＧＡ ｓ ｐ ｏ ｏ ｅ Ｆｉｓｌ ，ａ ｃ ｒ ｉ ｇ ｔ ｓｒ ｔ Ａ ｔ ｏ ｆｓｇ ａ ｒ ｃ ｓ ｉ ｏ ｐ ｉ ｌｅ ｃ ｄ ｒ ｂ ｓ ｄ ｏ ｃ ｉ ｒ ｐ ｓ ｄ． ｒｔ ｙ ｃ ｏ ｄ ｎ ｏ ｐ ｌｅ ｃ ａａ ｔｒｓｉｓ ｔ ａ ｕ ｐ ｔ ｒ ｍ ｎ ｉｃ ｅ ｎｔｌｏ ｔｃ ｌｅ ｅ ｄ ｒ ｈｅ ｄ ｓｇ ｓｔｅ ｔ ｄ ｗｉｈ ｆｕ ｏ ｄ ｆｅ ｕ ｓ ｈ ｒ ｃｅ ｉｔｃ ｈ ｔｏ ｔ ｕ ｓｆｏ ａ ｎ ｒ ｍｅ ａ ｐ ｉａ ｎ ｏ ｅ ，ｔ ｅ ｉｎ ｉ ｒ ａｅ ｔ ｏ ｒｆ ｌ —ｒ —
点， 被广泛 应用 于全 数字 式 交 流伺 眼控 制 系 统 中。光
Ｋｅ ｒ ： ｐ ｉ ａ ｎ ｏ ｅ ；ｓ ｅ ｄ ａｇ ｒｔ ｍ； ＰＧＡ； ｙ ｔ ｍ ｎ ｒ ｔｒ ｙ ｗ ｄｓ ｏ ｔｃ ｌｅ ｃ ｄ ｒ ｐ ｅ ｌ ｏ ｉ ｈ Ｆ Ｓ ｓｅ Ｇｅ ｅ ａｏ
光电编码器 是一 种 高精 度 的 角位 嚣测 量 传感 器 ， 它具有分 辨率高 、 响应 速 度快 、 积 小 、 出稳 定 等特 体 输
具有倍频、辨向和计数功能的4倍频电路及其FPGA实现
Ｃｉｃ ｉ ｔ ｈｅ Ｆｕ ｃ ｉ ｎｓｏ ｅ ｅ ｙ， ｒ ｃ ｉ ｎ Ｊｕ ｇ ｎｔａ ｄ Ｃｏｕ ｔｎ ｒ ｕ ｔｗｉｈ ｔ ｎ ｔｏ ｆＦｒ ｑｕ ｎｃ Ｄｉ ｅ ｔｏ ｄ ｍｅ ｎ ｎ ｉｇ
（ 山 大学 电气工程 学 院 ， 燕 河北 秦皇 岛 ０ ６ ０ ） ６ ０ ４
摘 要 ： 频 电 路 广 泛 应 用 于 数 控 机 床 的位 置 检 测 装 置 中 ， 可 以 有 效 地 提 高 数 控 机 床 的 定 位 精 度 。传 ４倍 它 统 的 ４倍 频 电路 通 常用 数 字 集 成 电 路 或 Ｓ Ｍ 实 现 ， Ｃ 电路 结 构 复 杂 且 功 能 单 一 ， 耗 大 且 实 时 性 差 ， 功 ４倍 频 电
ＥＬ ＥＣＴＲＩ Ｃ ＤＲＩ ＶＥ ２ ｌ Ｖｏ ． １ Ｎｏ ６ Ｏ１ １４ ．
电 气传 动 ２ １ ０ １年 第 ４ ｌ卷 第 ６期
具 有倍 频 、 向和计 数 功 能 的 ４倍 频 电路 辨 及 其 Ｆ ＧＡ 实 现 Ｐ
李 海 滨 ， 乐 ， 暖 ， 鹏 刘 邵 李
ａ ｔ ｎｄ Ｉ ｓ ＦＰＧＡ ｍ ｐｌ ｍ ｅ ｔ ｔｏ Ｉ ｅ ｎ ａｉｎ
ＩＩ Ｈ ａ— ｎ， Ｕ ｒ ＳＨ Ａ ０ ｉｂｉ ＬＩ Ｉｅ， Ｎｕａ ＬＩＰｅ ｎ， ｎｇ
（ ｎ ｔｔｔ ｆ Ｅｌｃｒｃ ｌＥｎ ｉｅ ｒｎ ， ｎｈ ｎＵｎｖ ｒ ｉ Ｑｉｈ ａ ｇ ａ ６ ０ ４， ｂｉ Ｃ ｉａ） Ｉ ｓｉｕｅｏ ｅｔｉａ ｇ ｎ ｅ ｉｇ Ｙａ ｓ ａ ｉｅ ｓｔ ｙ， ｎ ｕ ｎ ｄ ｏ０ ６ ０ Ｈｅ ｅ ， ｈ ｎ
Ｋｅ ｒ ｓ ＣＮＣ ｍａ ｈｎ ； ｐ ｉａ ｎ ｏ ｅ ；ｏ ｒｏｄ ｆｅ ｕ ｎ ｙｍｕｔｐ ｃｔ ｎ；ｉｅ ｔ ｎｊ ｄ ｍｅ ｔ ｃ ｕ ｔｎ ｙｗｏｄ ： ｃ ｉｅ ｏ ｔ ｌｅ ｃ ｄ ｒ ｆｕ ｆ ｌ ｒｑ ｅ ｃ ｌｉｈ ａｉ ｄｒｃｉ ｕ ｇ ｎ ； ｏ ｎｉｇ ｃ ｏ ｏ
编码器四倍频鉴相电路
四倍频鉴相电路
换向
原 因 方向信号不能准确反映相应计数脉冲
解决
对计数脉冲进行延迟 （延迟时间大于方向信号）
四倍频鉴相电路
改善后的FPGA电路设计
四倍频鉴相电路 编码器按检测原理分为：光电式、磁式、感应式、电容式，按信号输出形式分为增量式和绝对式。
此时的方波信号电平并不一定符合FPGA能够处理的电平，因而可再经过施密特触发器将电压转换为合理电压（3.
为什么要四倍频鉴相？
编码器每转过一个固定角，就对应一个 脉冲信号，若将AB信号四倍频，即在一个 周期内产生四个脉冲信号，则将测量精度提 高了四倍。
单纯的A相或者B相信号不含有方向信息， AB信号具有相位超前/落后的关系，反映了 旋转方向。
四倍频鉴相电路
方法一：利用A、B信号与其延迟信号的逻辑关 系输出脉冲信号，最终一路输出正脉冲，一路输 出负脉冲
输出信号处理
1、初始输出信号
以码盘为例，首先从编码器出来 的有3组正/余弦信号：A+、A-、B+、 B-、Z+、Z-，其中AB两组信号是位置 检测脉冲信号，Z相信号是码盘旋转 一周输出信号，用于系统清零。
如果电机正转，则A组信号比B 组信号提前90O相位，如果电机反转， 则反之。
输出信号处理
2、滤波
四倍频鉴相电路
正转 计数脉冲
四倍频鉴相电路
正转 方向信号
四倍频鉴相电路
反转 方向信号
四倍频鉴相电路
方向 计数
基于FPGA的电路设计
四倍频鉴相电路
危机
输出的方向信号有尖脉冲
当运动方向不停变化时会产生计数误差
四倍频鉴相电路
原因 解决
仿真波形图
A与B信号经延迟后并不一定同步 对方向信号进行滤波
基于光电增量式旋转编码器的四倍频检测电路设计
河南理工大学毕业设计（论文）题目基于光电增量式旋转编码器的四倍频检测电路设计姓名qq764604355学院计算机科学与技术学院专业通信工程班级07-4学号3107090204xx日期2011.3—2011.6指导教师李x摘要随着科学技术的飞速发展，光电编码器已被广泛应用于各种位置伺服控制系统当中，用来检测机械运动的位移、速度以及加速度等信息。
常见的光电编码器有绝对位置式和增量式两种。
光电增量式旋转编码器，通过检测转轴转过的角度，直接将位移信号转换成数字信号。
本文在原有输出低精度波形的基础上，进行四倍频电路的设计，在不增加硬件投入的前提下，提高精度和准确度，使此电路适合于位移检测精度较高的场合。
它主要包括判向电路和四倍频电路。
本文简要介绍了编码器的分类和原理，介绍了单稳态触发器SN74174N的特性及其功能，详细介绍了光电式旋转编码器的工作原理和功能，设计了四倍频检测电路，并采用Multisim对电路进行了仿真。
实验证明本系统稳定可靠，具有很大的实用价值。
关键词：光电编码器四倍频电路Multisim 数字电路仿真ABSTRACTAlong with the rapid development of science and technology, photoelectric encoder has been widely applied in position servo control system by all means and used to detect mechanical motion of displacement, velocity and acceleration and so on.There two kinds of photoelectric encoder we use the most is absolute position photoelectric encoder and incremental type.Photoelectric incremental revolving encoder displacement signal converted into digital signals by detecting the angle of shaft turned. This paper based on the original low precision output waveform then design frequency circuit of four times. Without any increase input in hardware and improving precision and accuracy, make this circuit be suitable for displacement detection precision occasion. It mainly includes circuit of four times and frequency circuit.This paper briefly introduces the principle, the classification and encoder .Then introduced the characteristics of single state flip-flop SN74174N and its function, introduces photoelectric revolving encoder。
MAXPLASSII使用方法 FPGA CPLD 四位频率计设计
实验五 用原理图法设计四位十进制频率计原理图总览（顶层电路）模块预览（底层电路）控制模块计数模块0计数模块1数码管输出数据锁存数据锁存数码管译码控制模块内部16进制计数器4-16 译码器 低有效计数模块内部外部时钟输入待测频率输入口数码管译码数码管译码数码管译码NOW！Begin our design .......思路：底层电路设计》》》》建立模块》》》》顶层电路设计》》》.....1.建立新文件夹本实验命名为f_test注意：路径名及文件名不能含有中文2.打开软件新建原理图文档2.1 建立第一个模块电路（控制模块电路）本讲稿为控制模块电路起名为tf_ctro （原理图可见附件）建好后画电路图画好后和工程建立连接如下图：再编译编译成功后将模块封装如下图：到此完成了第一个模块的制作.....接下来制作第二个模块（计数器模块）（原理图可见附件）.......本讲稿将其起名为 conter8再画电路图模块二 如下：然后指向工程注意：文件路径为原路径上次做的电路编译！！！编译成功后将模块封装如下图：到此完成了第二个模块的制作.....接着....................画顶层文件（原理图可见附件）........................上次做的2个电路文件路径为原路径画顶层电路图本讲稿将顶层文件起名为f_test_4以下图显示了怎样调用之前建好的模块...............画好全部原理图.................然后指向工程双击空白区域出现元件库之前建立的模块可以当成一个元件使用了！！！编译！！！编译没有错误后建立仿真波形文件后保存之后为了后面调试进行以下操作加入仿真节点选择要观察de引脚.....本讲稿观察fin(I) clk(I) q[15..12](B) q[11..8](B) q[7..4](B) q[3..0](B) You can also choose any other pins you like.....之后设置仿真总时间....注意仿真时间不能太长... 本实验设置为256us.....之后......之后 写入周期脉冲 本讲稿设置周期为10ns效果。
FPGA四位频率计设计Verilog语言实现
FPGA四位频率计设计Verilog语言实现设计任务：用混合设计的方法设计一个4位频率计，主要设计模块为测频控制器、计数器、锁存器、译码器，显示器为7段LED显示管。
并合理选择实验模式，进行下载测试。
//计数器模块modulejishu(clk,zamen,fuwei,jieguo1,jieguo2,jieguo3,jieguo4);inputclk;inputzamen;inputfuwei;output[3:0]jieguo1,jieguo2,jieguo3,jieguo4;reg[3:0]jieguo1,jieguo2,jieguo3,jieguo4;always @(posedgeclk)if(fuwei)beginjieguo1<=4'b0000;jieguo2<=4'b0000;jieguo3<=4'b0000;jieguo4<=4'b0000;endelse if(zamen) //4个if完成4位计数器的进位beginif(jieguo1==4'b1001)begin jieguo1<=4'b0000;jieguo2<=jieguo2+1;if(jieguo2==4'b1001)begin jieguo2<=4'b0000;jieguo3<=jieguo3+1;if(jieguo3==4'b1001)begin jieguo3<=4'b0000;jieguo4<=jieguo4+1;if(jieguo4==4'b1001)jieguo4<=4'b0000;endendendelsejieguo1<=jieguo1+1;endendmodulemodule DECL7S(A,LED7S);input[3:0]A;output[6:0]LED7S;reg[6:0]LED7S;always@(A)begincase(A)4'b0000: LED7S<=7'b0111111;4'b0001: LED7S<=7'b0000110;4'b0010: LED7S<=7'b1011011;4'b0011: LED7S<=7'b1001111;4'b0100: LED7S<=7'b1100110;4'b0101: LED7S<=7'b1101101;4'b0110: LED7S<=7'b1111101;4'b0111: LED7S<=7'b0000111;4'b1000: LED7S<=7'b1111111;4'b1001: LED7S<=7'b1101111;4'b1010: LED7S<=7'b1110111;4'b1011: LED7S<=7'b1111100;4'b1100: LED7S<=7'b0111001;4'b1101: LED7S<=7'b1011110;4'b1110: LED7S<=7'b1111001;4'b1111: LED7S<=7'b1110001; default:LED7S<=7'b0111111; endcaseendendmodulemodulecepin(CLKK,CNT_EN,RST_CNT,LOAD);input CLKK;output CNT_EN,RST_CNT,LOAD;wire CNT_EN,LOAD;reg RST_CNT,JICUN;always @(posedge CLKK)//两个always语句块实现测频功能JICUN<=~JICUN;always @(CLKK or JICUN)beginif(CLKK==1'b0 & JICUN==1'b0) RST_CNT<=1'b1;else RST_CNT<=1'b0;endassign LOAD=~JICUN;assign CNT_EN=JICUN;endmodule//锁存器module suocun(result1,result2,result3,result4,data1,data2,data3,data4,kaiguan);output[3:0]data1,data2,data3,data4;input[3:0]result1,result2,result3,result4;inputkaiguan;reg[3:0]data1,data2,data3,data4;always @(posedgekaiguan)if(kaiguan)begindata1<=result1;data2<=result2;data3<=result3;data4<=result4;endendmodule。
基于FPGA的编码器倍频-鉴相电路
基于FPGA的编码器倍频-鉴相电路
庄肖波;王歆
【期刊名称】《微计算机信息》
【年(卷),期】2008(024)032
【摘要】光电轴角编码器,又称光电角位置传感器,是电气传动系统中用来测量电动机转速和转子位置的核心部件.文章分析光电编码器四倍频原理,提出了一种基于可编程逻辑器件FPGA对光电编码器输出信号倍频、鉴相、计数的具体方法,它对提高编码器分辨率与实现高精度、高稳定性的信号检测及位置伺服控制具有一定的现实意义.
【总页数】3页(P297-298,278)
【作者】庄肖波;王歆
【作者单位】无
【正文语种】中文
【中图分类】TM301;TP312
【相关文献】
1.用于位置与速度反馈测量的编码器倍频鉴相电路的设计与分析 [J], 朱华炳;肖本贤
2.基于CPLD的编码器倍频鉴相计数电路设计 [J], 马志建;戴炬;张峰;张田田
3.基于FPGA的增量型光电编码器抗抖动二倍频电路设计 [J], 王俊山;程明;白小营
4.基于FPGA的旋转编码器抗抖动四倍频电路设计 [J], 陈以;于新业;黄云鹏
5.编码器倍频、鉴相电路在FPGA中的实现 [J], 张宝泉;杨世兴;赵永秀
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
收稿日期:2006-11 作者简介:钞靖(1983—),女,硕士研究生,研究方向为数控系统及其运动控制等。
基于FPG A 的光电编码器四倍频电路设计钞 靖,王小椿,姜 虹(北京交通大学机电学院,北京100044) 摘要:分析光电编码器四倍频原理,提出了一种基于可编程逻辑器件FPG A 对光电编码器输出信号倍频、鉴相、计数的具体方法,有利于提高被控对象的测量精度和控制精度。
关键词:FPG A;光电编码器;四倍频中图分类号:TP212.14 文献标识码:B 文章编号:1006-2394(2007)06-0017-02Fourfold Frequency M ulti pli ca ti on C i rcu it D esi gn of I ncre m en t a lO pto 2electr i c Encoder Ba sed on FPGACHAO J ing,WANG Xiao 2chun,J I A NG Hong(Mechanical and Electrical Contr ol Engineering Depart m ent,Beijing J iaot ong University,Beijing 100044,China )Abstract:This article researches on the incre mental op t o 2electric encoder and analyze its f ourf old frequency multi 2p licati on p rinci p le,it gives a method based on FPG A t o multi p ly the signal of the incre mental op t o 2electric encoder,dif 2ferentiates its phase and counts its nu mber,the contr oled object πs p recisi on of measure and contr ol can be heightened .Key words:FPG A;incre mental op t o 2electric encoder;f ourf old frequency multi p licati on1 引言光电编码器是一种高精度的角位置测量传感器,由于其具有分辨率高、响应速度快、体积小、输出稳定等特点,被广泛应用于电机伺服控制系统中。
通常,光电编码器可分为绝对式和增量式两种[2]。
在数控机床伺服电机的位置检测装置中一般采用增量式光电编码器,将其安装在电机轴的非负载端,跟随电机轴转动,其反馈信号则通过驱动器传递给运动控制器,构成对伺服电机的闭环控制。
本文根据四倍频的基本原理,利用可编程逻辑器件FPG A 设计了一种对于增量式光电编码器的四倍频电路,其结构简单、性能可靠,可提高被控对象的测量精度和控制精度。
2 四倍频电路设计原理增量式光电编码器实际上是一种旋转式角位移检测装置,它根据轴所转过的角度,输出一系列脉冲,能将机械转角变换成电脉冲,其输出信号如图1所示。
A 、B 两相信号是相位相差90°的正交方波脉冲串,每个脉冲代表被测对象旋转了一定的角度,A 、B 之间的相位关系则反映了被测对象的旋转方向,即当A 相超前B 相,转动方向为正转;当B 相超前A 相,转动方向为反转。
Z 信号是一个代表零位的脉冲信号,可用于调零、对位。
(a )编码器正转输出(b )编码器反转输出图1 光电编码器输出信号 对于每个确定的编码器,每转过固定角位移θ,就对应一个脉冲信号,故其量化误差为θ/2。
若将A 或B 信号四倍频,则在此θ角位移内,就会产生4个脉冲信号,其量化误差下降为θ/8,从而使光电编码器的角位移测量精度提高4倍。
由于伺服系统中编码器的转速具有不可预见性,造成脉冲周期T 具有不确定的特点,从而无法使用锁相环等常用倍频方案。
详细观察图1可发现,在脉冲周期T 内,A 、B 两相信号共产生了四次变化,尽管T 不确定,但由于A 、B 两相方波信号之间相位关系确定,使这四次变化在相位上平均分布。
・71・2007年第6期 仪表技术图4 四倍频、鉴相及计数电路原理图图5 四倍频及鉴相电路仿真波形(下转第21页)如果利用这四次变化产生四倍频信号,则可以实现光电编码器测量精度的提高。
分析发现,四倍频设计的关键在于鉴别出A 、B 信号的上升沿和下降沿。
鉴别信号上升沿和下降沿的方法很多,但其实质都一样,其原理如图2所示。
输入信号与其延时信号异或后,就可得到倍频信号。
而对于延时的处理方法也很多,如图3所示。
微分型电路其信噪比小,抗干扰性差,积分型电路可以提高信噪比,但和微分型电路一样有致命的缺点:当输入信号频率高时,电容充放电不及时,导致输出信号严重变形;对于各路倍频电路来说,电阻和电容的参数不可能完全一致,所以倍频后的各路脉冲宽度不等,而且宽度的调节也比较困难。
本设计中采用的数字型延时电路(寄存器延时)可以很好地克服以上延时电路的缺点,延时的时间和各路倍频的脉冲宽度由时钟控制,倍频后的脉冲宽度均匀一致。
(a )倍频原理(b )倍频波形图2 倍频电路原理图(a )微分型(b )积分型(c )数字型 图3 延时电路3 光电编码器四倍频电路设计 在FPG A 中设计4倍频、鉴相电路一般有两种方法:一种是两路输出:一路输出方向,一路输出脉冲;另一种也是两路输出,一路输出正向脉冲,一路输出反向脉冲。
本文采用的是后一种方法,这种方法可以方便的利用FPG A 中参数化宏功能模块库LP M 中的计数器l pm _counter 对经过倍频、鉴相后的脉冲计数。
如图4所示,这里我们采用4个D 触发器锁存输入信号A 、B 的当前状态及原状态,CLK 为周期至少小于编码器脉冲最小周期1/4的同步时钟,经三个异或门和两个与门后输出的正反向四倍频计数脉冲AOUT 及BOUT 的逻辑表达式为:[AOUT]=(Q n +11 Q n +14)&[(Q n +11 Q n +14) (Q n +12 Q n +13)][BOUT]=(Q n +12 Q n +13)&[(Q n +11 Q n +14) (Q n +12 Q n +13)]其中:Q n +11=A Q n +13=B Q n +12=Q n 1 Q n +14=Q n3如前所述,这里通过(Q n +11 Q n +14) (Q n +12Q n +13)这三个异或运算来实现4倍频,对应的两个与门用来实现鉴相。
将经过倍频、鉴相后的脉冲信号作为l pm _counter 计数器的时钟信号,就可实现对脉冲信号的计数。
4 仿真结果利用ALTERA 的开发工具Max +p lus Ⅱ,输入电路原理图,编译后仿真图形如图5所示,仿真中CLK 周期为125ns,A 、B 的周期为1000ns 。
当A 相超前B 相时,AOUT 输出四倍频脉冲,DA [7..0]为编码器正转时四倍频脉冲个数;反之,BOUT 输出脉冲,DB [7..0]为反转时四倍频脉冲个数。
利用DA [7..0]与DB [7..0]就可方便的实现编码器的可逆计数。
・81・仪表技术 2007年第6期4.1 压缩比该算法将12bit 的波形采样数据压缩为6bit,压缩比为2。
4.2 压缩时间测井仪采用AT89C52单片机,工作频率为16MHz,单字节指令运行时间为(1/16)×12=0.75μs 。
工作时,单片机在发送一个字的时间内,大约可以执行230条指令。
除去发送和读数的开销,还有160条指令的空余度。
使用上述编码压缩一个字约需要130条单字节指令(仅考虑压缩和数据整理的开销),满足单片机的运算能力要求,能够完成实时压缩的要求。
4.3 失真度的要求通过对采集的多个数据样本进行统计,使用本压缩算法而造成的失真数据个数小于7.62%。
由图4的误差曲线观察(上面两个波形分别为原始波形和解压缩后的波形,下面的波形为误差曲线),失真度很小。
我们已对部分测井资料采用该方法压缩,并由测井公司对其进行资料解释,其结果符合使用要求。
图4 6bit ADPC M 编码从图5可以看到普通的ADPC M 编码无法阻止误差的传播(上面两个波形为原始波形和解压缩后的波形,下面的波形为误差曲线。
为了能在图中突出体现传播效应,加入误码时采取极端措施,在某一点处连续加入大量的大数值误码),图6采用过零检测后可以使误差的传播限制在一个很小的区间里,但这是以牺牲压缩率(增加一位极性位)为代价的。
图5 不带过零检测的ADPC M编码图6 带过零检测的ADPC M 编码综上,采用过零检测技术的6bit A DPC M (包括一位极性位)码能够实时有效压缩测井数据,并能够抑制ADPC M 编码的误差传播现象。
参考文献:[1]吴乐南.数据压缩的原理和应用[M ].北京:电子工业出版社,1996.[2]孙涵芳,徐爱卿.MCS -51/96系列单片机原理及应用[M ].北京:北京航空航天大学出版社,2002.[3]谭浩强.C 程序设计[M ].北京:清华大学出版社,1998.[4]马忠梅,等.单片机的C 语言应用程序设计[M ].北京:北京航空航天大学出版社,1998.(许雪军编发)(上接第18页)5 结束语可以看出,利用FPG A 设计光电编码器信号处理模块,无论是设计过程,还是电路结构、都变得更加简洁。
另外,在应用中注意FPG A 的时钟周期应小于编码器脉冲的1/4,只是通常FPG A 的时钟已经远远小于编码器脉冲周期,故在FPG A 中进行处理与计数是没有问题的。
参考文献:[1]韩壮志,李伟.光电码盘四倍频分析[J ].自动化与仪器仪表,2000,(12).[2]王立锦,刘亚东,焦让,朱逢吾.磁旋转编码器四倍频电路分析与集成化设计[J ].电子器件,2005,28(2).[3]叶东,周志炜,张飚,彭国茂.基于FPG A 的多路光电编码器数据采集系统[J ].传感器与微系统,2006,25(5).[4]许永华,李钢.数控机床中光电编码器计数电路设计[J ].制造计数与机床,2000,(1).[5]Rovati L,Bonaiuti M ,Pavan P .Design of a high -perfor m 2ance op tical syste m f or angular positi on measure ment:op tical and electr onic strategies f or uncertainty reducti on [J ].I nstru 2mentati on and Measure ment,2005,54(5):2075-2081.(许雪军编发)・12・2007年第6期 仪表技术。