第六章 IO接口和总线

端口、状态端口和控制（命令）端口
不同的寄存器有不同的端口地址，即用地址访问
端口由一个或多个寄存器组成
接口由若干个端口加上相应的控制逻辑组成
9
2 I/O端口的寻址方式
CPU对外设访问实质上是对IO接口中的端口进行
访问。为了区分接口电路的各个端口，系统为它们
各自分配了一个地址，称为I/O端口地址，通过译
27
练习P262 ：7
某一个微机系统，有8块IO接口芯片，每个芯片占用8 个端口地址，若起始地址为300H，8块芯片的地址连 续分布，用74LS138做译码器，画出译码电路并说明 每块芯片的端口地址范围
74LS138
A9 A8 A7 A6 A5 A4 A3 G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
18
程序查询输入方式(条件传送方式 )
一种CPU主动、外设被动的I/O操作方式，很好 地解决了CPU与外设之间的同步问题 接口特点：避免了对端口的“盲读”、“盲写” ，数据传送的可靠性高，并且硬件接口相对简单。 缺点是CPU工作效率低，I/O响应速度慢； 外设要求：状态口和数据口 在有多个外设的系统中，CPU的查询顺序由外设 的优先级确定
28
总线
定义：用于各部件之间传送信息的公共通路称 为总线 分类：
片级总线：芯片内部通过引脚引出的总线，用于芯 片级的互联，实现CPU主板或其它插件板上各种芯 片之间的互连。例：CPU与存储器、IO接口、译码 电路的连接的这类总线 系统总线：板级总线，用于微机系统中各插件版之 间的连线。包括ISA总线等 外部总线：通信总线，用于微机系统之间通信的总 线，例如RS232总线、USB总线等。

缺点：
专用I/O指令的功能一般比较弱； CPU要提供区分存储器访问和IO访问的控制信号。
13
2、I/O独立编址（二）
80X86系列微处理器采用独立的I/O编址方式
CPU使用地址总线中的A0～A15来寻址I/O口， 故最大I/O空间是64K个字节端口（或32K个字 端口）
14
四
CPU与外设间的数据传送方式
外设的速度与CPU相比要慢好几个数量级，且不同外 设之间的速度也相差很大，为了保证数据传输的可靠 性，CPU一定要等外设准备就绪之后才能执行输入/ 输出操作，而外设就绪的时刻对CPU而言是随机的， 因此需要同步。 三种数据传送方式： 程序控制方式：无条件程序控制和程序查询 中断控制方式 直接存储器存取方式，DMA方式
19
查询控制的程序流程
读取状态端口
READY?
N
Y 读/写数据端口 状态端口复位
传送完？
20
程序查询方式的输入接口电路
数据端口读选通 ④
DB(数据、状态) ⑤
③ 数据缓冲器 (输入端口)
锁 存 器
R
Q D
输入数据
①
状态缓冲器 READY（输入端口） ② 状态端口读选通
D0
＋5V
输 入 设 备
输入选通
缺点：I/O端口占用了主存地址，相对减少了主存的可
用范围。
12
（2）I/O独立编址（一）
指主存地址空间和I/O端口地址空间相互独立，分 别编址。CPU通过指令来区分是访问I/O口还是存 储单元 优点：



主存和I/O端口的地址可用范围都比较大；
操作存储器指令和操作端口指令明显分开，清晰易读。
29ห้องสมุดไป่ตู้
总线标准
总线标准：指在计算机界承认或推荐的系统中互连各个
模块的标准。通常对插座的尺寸、引线数目、各引线信
号的含义和时序等做明确的统一规定。
30
21
查询输入程序
状态信息占用数据线的D0位，查询程序如下：
PORT_SI；状态口地址 PORT_IN；数据口地址, 传送 COUNT_1字节的数据到内存空间 MOV READ_SI:IN CX， COUNT_1 AL，PORT_SI TEST AL, 01H JZ IN MOV
输入状态信息
READY?
接口电路的结构
实现对CPU数据总线速度 和驱动能力的匹配
DB
数据信息
总线驱动
数据 缓冲器 状态 寄存器 控制 寄存器 接外设一侧
主 机
AB
状态信息
外 设
地址译码
CB
控制信息
控制逻辑
接CPU一侧
接口
实现各寄存器端口 寻址操作
端口
实现接口电路中的各寄存器端口的 8 读/写操作和时序控制
I/O端口
传送这三种信息的接口电路中的寄存器称为数据
芯片1 芯片2 芯片3 芯片4 芯片5 芯片6 芯片7 芯片8
地址范围：300H-307H 地址范围：308H-30FH 地址范围：310H-317H 地址范围：318H-31FH 地址范围：320H-327H 地址范围：328H-32FH 地址范围：330H-337H 地址范围：338H-33FH
第六章 I/O接口 和 总线
6.1 I/O接口概述
一、 I/O接口的功能 二、简单的输入输出接口芯片 三、I/O端口及其寻址方式 四、CPU与外设间的数据传送方式
6.2 总线
1
回顾：
CPU 运算器 控 制 器 DB AB CB 存储器 00000H ~ FFFFFH I/O接口 0000H ~ FFFFH
寄存器
I/O外设
接口：CPU与外设之间传送信息的交接部件，每一个外设都要 通过接口与主机相连。
2
6.1 输入/输出接口概述
一、IO接口的功能：
接口：解决微处理器与外设之间的不匹配问题 速度不匹配 信号电平不匹配


数据格式不匹配
时序不匹配
接口是CPU与外设之间传送信息的交接部件，每一个外设都要 通过接口与主机相连。 接口与端口：CPU要与多个外设打交道，一个外设又需和CPU 交换多种信息，所以一个接口通常包含多个端口。同一时刻 CPU只能和一个端口交换信息。
16
无条件程序控制方式（二）
DB AB 端口 译码 器
数据输入 缓冲器端 口
数据输出 锁存器端 口
输入数据
M/IO
RD WR
/G
输出数据
G
17
无条件程序控制方式（三）
根据按键转向相应的服务程序。 START: MOV DX，INPORT IN AL，DX；读入按键状态 TEST AL，01H；判断最低位按键 JNZ K1；最低位按键没闭合，转 …………………；处理K0的程序 JMP EXIT K1：TEST AL，02H； JNZ K2；次低位按键没闭合，转 …………..处理K1的程序 JMP EXIT ………………….
4、DMA控制方式(存储器直接存取)
内存与外设间数据传输频繁时，采用中断方式，每传 送一次数据，就必须经历中断处理的全部步骤，浪费 时间，而且需要CPU中的寄存器作为传输的中介。
DMA方式：是一种不需要CPU干预也不需要软件介入
的高速数据传送方式。在外设(如磁盘)与内存之间成
批传送数据时，完全在DMA控制器 （DMAC）控制
23
中断控制方式
AB DB
端口译码
端口译码
数据缓冲 控制端口
DB 输 入 设 备
WR INTR
INTA
中断屏蔽触发 器 Q D 中断请求触 READY Q 发器 D R +5V
中断可以被响应的条件： 中断请求触发器置位、中断屏蔽触发器清零、CPU开中断 24 （IF）、CPU未处理高级中断、当前指令执行完
E DTR 1
DTR
A B A B 不导通 5
E DTR 1 E 1
3、74LS373
具有三态输出的TTL电平锁存器
G
G电平锁存引脚 OE 输出允许引脚
如果希望先输入数据锁存，然 后在适当时刻输出，该如何？
6
三 1、IO端口
CPU与外设通信时传送的信息由：数据信息、状态信息及控制信息
DB
数据信息
主
机
AB
CB
接口电 路
状态信息
外 设
控制信息
不同的信息进入不同的寄存器，通常将这些寄存器和他们的控制 逻辑统称为IO端口。CPU可对端口的信息直接读写。对应三种 端口：数据端口、状态端口、命令端口（控制端口）。三种信息 分别进入三种端口的寄存器，完成不同的功能。但是传输的通道 7 都是一样的，都是通过数据总线。
3
二、简单的输入输出接口芯片
1、缓冲器：74LS244
TTL 8位单向缓冲器
作用：缓冲+提高总线驱动能力 简述：分成4位的两组，当成8位 数据使用时，两个控制端连接在一 起。控制端低电平有效
常用连接：A端接外设，Y端接
CPU的数据总线。两个G端并接， 由CPU片选。
4
2、74LS245 TTL8位双向缓冲器 控制端连接在一起， 低电平有效。 可以双向导通，输 出与输入同相。
N
Y 输入数据信息
；查询READY
READ_SI AL，PORT_IN
请思考： 假如D1代表输出状态位BUSY，输 出的程序该如何完成？例：打印机
22
[BX],AL INC LOOP BX READ_SI
中断方式
CPU被动而外设主动的I/O操作方式，较大地提高 了CPU的工作效率，并使系统具有了实时处理功能 接口特点：避免了CPU 反复低效率的查询，适用 于CPU任务繁忙、而数据传送不太频繁的系统中。 缺点是硬件电路和处理过程都比较复杂;（中断控制 芯片）
15
无条件程序控制方式（一）
也称同步传送方式。是最简单的I/O控制方式， CPU可以随时根据需要，无条件地读写I/O端口 外设要求：简单，数据变化缓慢。外设被认为始 终处于就绪状态。始终准备好数据或者始终准备 好接收数据。 接口特点
CPU的DB→I/O接口(输出锁存器)→外设（CPU驱动LED） CPU的DB←I/O接口(输入缓冲器)←外设（CPU读按键信息）
码电路访问。 I/O端口有两种编址方式：
存储器映像方式 I/O独立编址方式
10
两种编址方式比较（一）
内 存 空 间
分别是分离 编址？还统 一编址？
内 存 空 间
I/O 空 间
I/O 空 间
11
（1）存储器映像编址
指I/O端口与存储器共享一个寻址空间，又称为统一编
址。在这种系统中，CPU可以用同样的指令对I/O端口 和存储器单元的进行访问。 优点： 不必设置专用的IO指令，简化了指令系统；对I/O 口的访问更灵活方便。 IO地址空间可大可小，可以根据外设数目调整。
下完成外设与内存的数据传送，而不必 CPU的干预。
25
DMA方式原理方框图
DB 请求 HOLD DMAC CPU 响应 HLDA MEM I/O
AB
26
DMA的工作流程
传送前，CPU首先将有关参数，包括DMAC的工作方式， 要访问的存储单元的首地址，要传送的字节数等预先写入 DMAC。 当外设需要传送数据时，向DMAC提出请求，该信号应该 维持到DMAC响应为止。 DMAC收到请求后，向CPU提出HOLD总线请求，申请借 用总线，CPU在当前总线周期结束时，将响应该请求，发回 HLDA信号，然后输出高阻态放弃总线。 DMAC向外设发回响应，DMA传送开始。DMAC接管总 线，将数据从外设顺序传送到存储器，并进行地址增量，对 传送次数计数等操作，一直到传输完成，将HOLD信号置为 无效，将总线交还给CPU。