简易数字式频率计仿真设计

合集下载

EDA简易数字频率计设计

EDA简易数字频率计设计摘要EDA（Electronic Design Automation）是电子设计自动化的缩写，是现代电子工业领域中的一种重要工具。

EDA工具可以帮助工程师完成电路设计、仿真、验证和布局等工作，从而提高设计效率和精度。

本文将介绍如何通过EDA工具设计一个简单的数字频率计。

设计原理数字频率计是一种可以实时测量电信号频率的仪器。

其工作原理是利用计数模型，通过计算信号周期数与时间，间隔测算信号频率。

本文设计的数字频率计采用2种常见的计数模型：频率分频计数和门限计数。

频率分频计数频率分频计数法是利用可编程可除模块，将输入的高频脉冲信号分频后，通过计数器来计算脉冲个数，最终计算出信号的频率。

其计数原理如下图所示：图1：频率分频计数法图1：频率分频计数法其中，n为分频系数，f为输入信号频率。

门限计数门限计数法是将输入信号经过比较门限后，产生一个矩形脉冲，再利用计数器计算脉冲个数，最终计算出信号的频率。

其计数原理如下图所示：图2：门限计数法图2：门限计数法其中，T表示输入信号周期，Δt为门限宽度。

设计流程本文采用EDA工具LTspice进行数字频率计的设计。

使用LTspice的原因是它是一款功能强大、易于学习、免费的EDA软件，广泛应用于电路设计和仿真领域。

设计流程如下：1.确定输入信号的电路参数：输入信号频率、振幅、时钟等。

2.选择计算频率的计数模型：这里采用频率分频计数和门限计数2种模型，建立计算模型电路。

3.进行仿真，测试电路的性能：可以通过分析波形图、输出计数结果等方式验证电路的正确性和有效性。

设计实例本文将以一个简单的设计实例来说明如何进行数字频率计的设计。

假设输入信号频率为1 kHz，振幅为5V，计数器工作电压为3.3V，门限计数的门限宽度为10 us，计数模型电路如下图所示：V1 IN 0 PULSE(0 5 0 10n 10n 1u 2u)R1 IN N1 50C1 N1 N2 10nD1 N2 0 DQ1 D Q3 VCC TXR2 TX N3 1megC2 N3 0 1uXU1 Q3 CLK TX DFFXU2 CLK 0 N5 D2R3 D2 N7 10kC3 N7 0 1n以上代码中，V1为输入信号源，R1和C1组成低通滤波器，滤除杂波信号，D1、Q1、R2、C2和D2构成频率分频计数器，XU1和XU2分别为D触发器和门限计数器。

简易数字频率计的设计与仿真

《电子仿真技术》实训报告题目简易数字频率计的设计、仿真所在学院电子信息工程学院专业班级***学生姓名*** 学号***指导教师***完成日期* 年* 月* 日一．设计思路（1）电路简述所谓频率，就是周期性信号在单位时间(1s) 内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为fx=N/T 。

因此，可以将信号放大整形后由计数器累计单位时间内的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。

可见数字频率计主要由闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成。

数字频率计的主要功能是测量周期信号的频率。

频率是单位时间（1S ）内信号发生周期变化的次数。

如果我们能在给定的1S 时间内对信号波形计数，数值保持及自动清零，并将计数结果在显示器上显示出来，就能读取被测信号的频率。

数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。

这就是数字频率计的基本原理。

被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。

时基电路提供标准时间基准信号Ⅱ，具有固定宽度T的方波时基信号II作为闸门的一个输入端，控制闸门的开放时间，被测信号I从闸门另一端输入，被测信号频率为fx,闸门宽度T，若在闸门时间内计数器计得的脉冲个数为N，则被测信号频率fx=N/THz。

可见，闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.在整个电路中,时基电路是关键。

（2）任务目标利用multisim9.0软件设计一个简易数字频率计，其基本要求是：1. 被测信号的频率范围1KHZ～100MHZ（理想频率范围）；2. 被测信号可以为正弦波、三角波或方波信号；3. 四位数码管显示所测频率，并用发光二极管表示单位。

数字频率计的设计与仿真分析

广东水利电力职业技术学院电力工程系WXH
第1页
第 2 章电子设计实训
工作原理简述如下：工作原理简述如下：数字频率计的主要功能是测量周期信号的频率。频率是单位时间(1s)内信号发生周期变化频率。频率是单位时间内信号发生周期变化的次数。如果我们能在给定的1s时间内对信号波的次数。如果我们能在给定的时间内对信号波形计数，并将计数结果显示出来，形计数，并将计数结果显示出来，就能读取被测信号的频率。所以，信号的频率。所以，数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅对稳定与准确的时间，度与波形都能被数字电路识别的脉冲信号，度与波形都能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，通过计数器计算这一段时间间隔内的脉冲个数，并用显示器显示记录的结果。并用显示器显示记录的结果。
广东水利电力职业技术学院电力工程系WXH
第2页
第 2 章电子设计实训
设计任务和要求：设计任务和要求：
1、利用石英晶体振荡电路产生1024Hz的基准频率。 2、位数：计4位十进制数。 3、量程：第一挡：1~9999Hz; 第三挡； 1~999900Hz。 4、显示方式：用七段LED数码管显示读数。 5、显示位数：4位。 6、具有‘自校”功能。 7、画出设计的数字频率计的组成框图。 8、画出设计的数字频率计的电路总图。 9、列出实验设备与器件清单。
广东水利电力职业技术学院电力工程系WXH 第3页
第二挡： 1~99990Hz;
参考电路
第 2 章电子设计实训
广东水利电力子设计实训
74LS390芯片简介 74LS390芯片简介 LS390 74LS390是集成双十进制计数器，每片芯片 74LS390是集成双十进制计数器， LS390是集成双十进制计数器中含有两个独立的BCD码十进制计数器。 BCD码十进制计数器中含有两个独立的BCD码十进制计数器。每个计数器中包含一个二进制计数器和一个五进制计数既可单独用于二、五进制计数，器，既可单独用于二、五进制计数，也可串联成十进制计数器。用一片74LS390可构成一个一百 74LS390 十进制计数器。用一片74LS390可构成一个一百进制计数器，若加上少量的门电路则可构成100 进制计数器，若加上少量的门电路则可构成100 以内的任意进制计数器，应用灵活方便。以内的任意进制计数器，应用灵活方便。 74LS390为高电平清零。 LS390为高电平清零 74LS390为高电平清零。

简易数字频率计的设计(可测周期等)

摘要本文对基于单片机的数字频率计系统进行了研究。

首先在绪论中介绍了本课题的课题背景、研究意义及完成的功能。

本系统是以单片机的基本语言C语言来进行软件设计，51的编程语言常用的有二种，一种是汇编语言，一种是C 语言。

汇编语言的机器代码生成效率很高但可读性却并不强，复杂一点的程序就更是难读懂，而C 语言在大多数情况下其机器代码生成效率和汇编语言相当，但可读性和可移植性却远远超过汇编语言，而且C 语言还可以嵌入汇编来解决高时效性的代码编写问题。

综合以上C 语言的优点，我在编写本系统程序时选择了C 语言。

正文中首先介绍了系统的总体设计思路，然后简单描述系统硬件工作原理，且附以系统硬件设计框图；接着具体描述了系统的软、硬件设计，仿真结果，误差分析；最后对本次设计做出了简单的总结、并且提出一些教学建议，文档还附上了本次系统设计的电路原理图、PCB图及元器件清单。

本文撰写的主导思想是软、硬件相结合，以硬件为基础，来进行各功能模块的编写。

关键词：单片机；编程；系统设计ABSTRACTIn this paper, based on single chip digital frequency meter systems were studied.First described in the introduction the subject of this topic background, research significance and complete functions. The system is based on SCM's basic language C language for software design, programming language commonly used in 51 there are two, one is in assembly language, one is the C language. Assembly language code generation highly efficient machine readable, but they are not strong, complex process that is even more difficult to read, while the C language, in most cases, the efficiency of its machine code generation and assembly language equivalent, but readable and portability is far more than assembly language, but can also be embedded in C language compilation to solve the time-sensitive nature of coding problems. To sum up the advantages of C language, I am in the preparation of the system selected C language program. First introduced the system in the body of the overall design idea, and then a brief description of system hardware works, and attached to the system hardware design block diagram; then specifically describes the system's software and hardware design, simulation results, error analysis; Finally, to make this design a simple summary, and some teaching suggestions, the document is also attached to this sub-system design, circuit schematics, PCB drawings and parts lists.This article written by the leading idea is that hardware and software combined with hardware-based, to the preparation of various functional modules.Keywords: microcontroller; programming; system design目录1 设计课题任务、功能要求说明及总体方案介绍 (4)1.1 设计课题任务 (4)1.2 功能要求说明 (4)1.3 设计课题总体方案介绍及工作原理说明 (4)2 设计课题硬件系统的设计 (6)2.1 设计课题硬件系统各模块功能简要介绍 (6)2.2 设计课题电路原理图、PCB图、元器件布局 (6)2.3 设计课题元器件清单 (6)3 设计课题软件系统的设计 (7)3.1 设计课题使用单片机资源的情况 (7)3.2 设计课题软件系统各模块功能简要介绍 (7)3.3 设计课题软件系统程序流程框图 (8)3.4 设计课题软件系统程序清单 (9)4 设计结论、仿真结果、误差分析、教学建议 (15)4.1 设计课题的设计结论及使用说明 (15)4.2 设计课题的仿真结果 (15)4.3 设计课题的误差分析 (17)4.4 设计体会 (17)4.5 教学建议 (17)参考文献 (18)鸣谢 (19)附录1：元器件清单 (20)附录2：电路原理图 (21)附录3：元器件布局图 (22)附录4： PCB图 (23)1 设计课题任务、功能要求说明及总体方案介绍1.1 课题设计任务设计一个能够测量矩形波信号的频率、周期、脉宽、占空比的频率计。

简易数字频率计设计

简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。

本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。

设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。

计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。

第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。

比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。

第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。

第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。

完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。

以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。

multisim简易数字频率计

m u l t i s i m简易数字频率计Company Document number：WTUT-WT88Y-W8BBGB-BWYTT-19998哈尔滨工业大学简易频率计的仿真设计目录3.电路组成介绍1．设计要求本次设计任务是要求设计一个简易的数字频率计，即用数字显示被测信号频率的仪器，数字频率计的设计指标有：1. 测量信号：正弦信号、方波信号等周期变化的物理信号；2. 测量频率范围：0Hz~9999Hz ；3. 显示方式：4位十进制数显示。

2.电路工作原理频率计总电路图如下所示：频率计的基本原理：通过将被测周期信号整形为同频率的方波信号后，利用555定时器组成的振荡电路所产生的频率为1Hz 的标准方波，作为基准时钟，与被整形后的方波信号一起经过闸门电路处理输入计数电路，再利用74LS90N 的十进制计数功能进行级联计数，计数后输入8位数据/地址锁存器74LS273N 以实现锁存和清零功能，最后输入到译码显示电路中，用BCD7段译码器显示出来，这样就实现了对被测周期信号的频率测量并显示的功能。

频率计的工作原理流程图如下所示：3.电路组成介绍脉冲形成电路脉冲形成电路由信号发生器与整形电路组成，输入信号先经过限幅器，再经过施密特触发器整形，当输入信号幅度较小时，限幅器的二极管均截止，不起限副作用。

由555组成的施密特触发器对经过限幅器的信号进行整形得到标准的方波信号。

线路图如下所示：闸门电路闸门电路的作用是控制计数器的输入脉冲，在电路中用一个与非门来实现（如下图所标注）。

当标准信号（正脉冲）来到时闸门开通，被侧信号的脉冲通过闸门进入计时器计数；正脉冲结束时闸门关闭，计数器无时钟脉冲输入。

闸门电路时基电路时基电路是由555定时器构成的振荡器组成，其功能为产生标准时间为1秒的脉冲，=0.8Hz，其中高电平的时间为t1=1秒，低电平时间为秒。

利选取振荡器的频率f0=1t1+t2用t1=(R1+R4)C2，t2=。

简易数字频率计的设计

电子技术・ＥｌｅｃｔｒｏｎｉｃＴｅｃｈｎｏｌｏｇｙ
简易数字频率计的设计
文／廖颖民
— —
一
—
—
‘ ———来自———
—
—
—
时钟的上升沿触发工作脉冲信号。７４ＬＳ１２３可完成该部分功能，其脉冲宽度由电路的时间常成计数器要求的脉冲信号。设计中采用的是由数决定，但为保证系统正常工作，单稳电路产５５５定时器构成的施密特触发器对波形进行整生的脉冲宽度不能大于该量程分频器输出信号形。其工作原理为：当输入信号电压逐步升高的周期。时，＞施密特上的．内部触发器发生翻转；当２．５计数器电路逐步下降到＜，电路会再次发生翻转。施密特触发器不仅可将缓变的输入信号转换为边沿陡计数器对经整形（分频）后的待测信号峭的矩形波，同时在输入信号的上升过程中，进行脉冲计数，计数完毕后送入锁存译码电路，【关键词】数字频率计时基电路闸门电路输出状态转换时对应的输入电平，与输入信号并在显示器上显示。电路采用４位十进制计数逻辑控制电路计数器电路锁存译码电路下降过程中输出状态转换时对应的输入电平数器级联而成，十进制计数器使用７４ＬＳ９０，其值是不同的，亦即存在所谓的“ 回差 ” 。利用“ 回中计数器的清零由清零脉冲加手动复位开关实差”可以排除干扰的影响，得到正确的波形。现。数字频率计是用来测量频率与周期，并２．２时基电路２进行计数、测时的重要仪器，在使用上较示波６锁存译码电路器经济、便利，现已在许多领域得到广泛应时基电路用来产生一个标准的时间信号锁存译码电路由锁存器和译码器构成，用。在产品的研发、实验、生产过程中，许多以控制计数器的计数标准时间。它可由定时器本设计采用ＣＤ４５１ｌ来实现。ＣＤ４５１１具有锁情况下并不需要购置贵重的专用测频计数器，５５５构成的多谐振荡器、晶体振荡器等产生。存、译码和和驱动功能，可直接驱动数码管。而可灵活采用自行设计的测频计数电路，这不由于时钟信号是控制计数器计数的标准时间信若计数器输出直接接译码显示，则在闸门信号仅方便工作需要、还可降低成本。本文论述采号，其精度在很大程度上决定了频率计的测量为高电平期间、频率的显示将会随着计数值的用小规模集成块设计数字频率计的方法及相应精度。因而要求方波的宽度准确且稳定。由定增加而不断变化。为防止该现象产生，须在计电路，对于电子产品开发、测试人员具有参考时器５５５构成的多谐振荡器精度不高且难以调数和显示之间加入锁存。只有当计数器停止计及应用价值。节，故本设计采用晶体振荡器经分频获得。设数后（闸门信号由高电平变低电平后），才将计中时钟电路采用３２．７６８ｋＨｚ石英晶体和１４计数值锁存并输出译码显示，锁存信号由逻辑１数字频率计测频的基本原理级分频器ＣＤ４０６０构成晶体振荡器。ＣＤ４０６０控制电路提供。因ＣＤ４５１１为上升沿锁存，低频率的定义就是周期性信号在单位时间内含有１４级的二进制串行计数器，可进行分电平导通、高电平保持，因而ＣＤ４５１ｌ的锁存（１ｓ）内变化的次数。若在一定时间间隔ｔ内频，３２．７６８ｋＨｚ谐振频率经内部１４级计数器端⑤ 脚接锁存信号的非端，即７４ＬＳ１２３的④脚。测得这个周期性信号重复变化的次数为ｎ，则１６３８４分频后在ＣＤ４０６０输出端可输出２Ｈｚ这样在跳变的瞬问，锁存器导通，计数器的数其频率可表示为：ｆ－ｎ／ｔ。本数字频率计的工作脉冲信号，产生脉冲宽度为１ｓ的方波ｆ＝ｌ／值输入锁存器锁存、并对计数器清零。为防止原理为：被测信号经放大整形电路转换成计数Ｔ＝Ｉ／（Ｉ＋Ｉ）＝Ｏ．５Ｈｚ。所以２Ｈｚ的信号经两级Ｄ显示时出现闪烁现象，锁存信号的周期必须大器所要求的脉冲信号，其频率与被测信号相同。触发器构成的四分频可获得高电平为１ｓ的脉于人眼的视觉滞留时间。时基电路提供标准时间信号Ｔ，其高电平持续冲信号。Ｄ触发器可由７４ＬＳ７４构成。要注意时间＝１ｓ，当１ｓ信号到来时，闸门开通，被测在电路中ＣＤ４０６０的清零端必须接地，否则计３设计总结脉冲信号通过闸门，计数器开始计数。直到１ｓ数器清零、同时振荡器停振。本简易数字频率计由多个子电路组成，信号结束时闸门关闭、停止计数，同时保持原２．３闸门电路为保证电路达到设计的精准度，电路制作过程有的状态不变。若在闸门时间１ｓ内计数器记中要注意对元器件兼容性的检查，电路制作完得的脉冲个数为Ｎ，则被测信号频率＝ＮＨｚ。闸门电路用来控制计数时间，由一个与成后还应使用示波器等仪器对其进行必要的检逻辑控制电路的作用有二：非门构成。与非门的一端由时基电路提供的秒查调试。（１）产生锁存脉冲，使显示器上的数字脉冲输入，另一端由待测信号整形后输入。电

低频数字频率计设计仿真电路图及报告

数字频率计设计报告一内容提要:数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量正弦信号.方波信号,尖脉冲信号及其他各种单位时间内变化的物理量.本文粗略讲述了我在本次实习中的整个设计过程及收获。

二设计内容及要求:要求设计一个简易的数字频率计，其信号是给定的脉冲信号，是比较稳定的。

1.测量信号:方波；2.测量频率范围: 1Hz~999Hz ;3.显示方式: 3位十进制数显示;4.时基电路由 555 定时器产生；三设计思路及原理:数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。

由555 定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B.被测信号频率为fx,周期Tx.到闸门另一输入端A.当门控制电路的信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端 C 产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭.单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零. (简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误.) 若T=1s,计数器显示fx=N(T时间内的通过闸门信号脉冲个数) 若T=0.1s,通过闸门脉冲个数位N时,fx=10N,(闸门时间为0.1s时通过闸门的脉冲个数).也就是说,被测信号的频率计算公式是fx=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选择开关,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.被测信号频率通过计数锁存可直接从计数显示器上读出.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.因此,可得出数字频率计的原理框图如下:四:设计分析1.时基电路其基本电路图如左:I555定时器组成的振荡器(即脉冲产生电路),要求其产生1S高电平的脉冲.振荡器的频率计算公式为:T1=（R30+R31）*C*ln2,因此,我们可以计算出各个参数通过计算确定了R30取30k欧姆,R31取10k欧姆,电容取47uF.这样我们得到了比较稳定的一秒时基信号。

简易数字频率计设计报告

根据系统设计要求，需要实现一个 4 位十进制数字频率计，其原理框图如图 1 所示。

主要由脉冲发生器电路、测频控制信号发生器电路、待测信号计数模块电路、锁存器、七段译码驱动电路及扫描显示电路等模块组成。

由于是4位十进制数字频率计，所以计数器CNT10需用4个，7段显示译码器也需用4个。

频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。

为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ，一个计数使能信号输出端EN 、一个与EN 输出信号反向的锁存输出信号 LOCK 和清零输出信号CLR 。

若CLK 的输入频率为1HZ ，则输出信号端EN 输出一个脉宽恰好为1秒的周期信号，可以作为闸门信号用。

由它对频率计的每一个计数器的使能端进行同步控制。

当EN 高电平时允许计数，低电平时住手计数，并保持所计的数。

在住手计数期间，锁存信号LOCK 的上跳沿将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出并稳定显示。

设置锁存器的好处是：显示的数据稳定，不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发生器待测信号F_INLOCK锁存与译码显示驱动电路测频控制信号发生电路CLR扫描控制数码显示清零信号而不断闪烁。

锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。

时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。

其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。

数字显示频率计的设计1

模拟电子技术电路设计仿真作业简易数字频率计1.问题的重述数字频率既是一种十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其他各种单位时间内变化的物理量，因此，它的用途十分广泛。

2. 频率计电路分析及设计设计要求：1.测量范围：0~9999Hz2.最大读数9999Hz,闸门信号的采样时间为1s3.采用4位数码显示4.输入信号最大幅值可以扩展设计原理：所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。

若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。

数字频率计测量频率的原理框图如下图。

其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率。

时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确的等于1s。

闸门电路由标准秒信号进行控制，当秒信号到来时，闸门开通，被测脉冲信号通过闸门送到级数译码显示电路。

秒信号结束时闸门关闭，计数器停止计数。

由于计数器记得的脉冲数N是在1s时间内的累计数，所以被测信号ui的频率为NHz。

脉冲形成电路脉冲形成电路是555电路构成的施密特触发器。

为了扩展被测信号的频率范围，输入信号u i先经过限幅器，再经过施密特触发器整形，当输入信号幅值较小时，限幅器的二极管截止，不起限幅作用。

图中电阻R3和R4的作用是将被测信号进行电平移动，因为555构成的施密特触发器的上触发电平U T+=(2/3)U CC，下触发电平U T−=(1/3)U CC。

输入信号的直流电平U IO应满足下列关系：(1/3)U CC<U IO<(2/3)U CC。

输入信号的幅度U im与直流电平幅度U IO和回差∆U T有关，一般来说，∆U T越小，对输入信号的幅度U im要求越小。

若取+U CC=+5V，则回差∆U T=1.67V。

若取U IO=2.5V，则取R3=R4=10kΩ，则输入信号的幅度U im=0.83V。

简易数字式频率计仿真设计

简易数字频率计仿真设计报告班级学号姓名平时成绩答辩成绩报告成绩总分122039304 杨现涛30122039310 郭慧泽30目录一、设计要求 (2)二、设计过程 (2)三、元器件清单 (3)四、电路连线图 (4)放大整形电路图 (4)单脉冲发生器电路图 (4)闸门电路电路图 (5)计数部分电路图 (5)译码显示电路图 (6)整体电路图 (7)五、实验（仿真结果） (8)六、出现的问题及解决方法 (8)一）设计要求1）设计一个单脉冲发生器，其脉冲宽度t 与手动按钮时间长短无关，与两次按钮的时间间隔无关，仅与时钟脉冲频率有关，且有下列关系：t=1/f12）设计一个四位十进制计数器，实现0000-9999计数。

3）将上述两种电路图组成一个简易数字式频率计。

实现如图效果： F2 F1 0-1 1清零信号1清11111清零清零信号二、设计过程根据实验要求，要完成数字式频率计的设计任务就要了解其中包含的电路以及用到的知识及元器件。

首先经过查阅资料了解数字是频率计的原理和工作过程，下面简单介绍一下数字是频率计。

数字式频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。

闸门电路译码显示电路闸门控制信号产生的电路（t ）计数电路其次是了解本次试验设计的频率计的工作原理和具体工作过程，本次的频率计基本上与以往的频率计大同小异，首先要设计的是一个放大整形电路，通过采用555多谐振荡器件把输入到频率计的各种波形整形成标准的方波以便进行取样计数。

然后设计的是一个闸门控制信号产生电路，使其输入1hz基准频率能够产生一个脉冲宽度为1s的单脉冲，同时该电路接上一个0-1手动按钮，按下按钮该电路能够发出两种信号，一种为宽度为1s的单脉冲控制闸门的开启，开启时间为1s，另一种为清零信号，输入到计数器中，使计数器清零。

简易频率计的设计仿真与制作

课程设计任务书学生姓名：专业班级：指导教师：工作单位：信息工程学院题目: 简易频率计的设计仿真及制作初始条件：本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统设计。

用数码管显示频率计数值。

要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周内完成对简易频率计的设计、仿真、装配及调试。

2、技术要求：①设计一个频率计。

要求用4位7段数码管显示待测频率，格式为0000Hz。

②测量频率范围：10~9999Hz。

③测量信号类型：正弦波、方波和三角波。

④测量信号幅值：0.5~5V。

⑤设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1S。

⑥确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。

3、查阅至少5篇参考文献。

按《武汉理工大学课程设计工作规范》要求撰写设计报告书。

全文用A4纸打印，图纸应符合绘图规范。

时间安排：1） 2010 年 6 月 26~27 日，查阅相关资料，学习设计原理。

2） 2010 年 6 月 28~30 日，方案选择和电路设计仿真。

3） 2010 年 7 月 1~3 日，电路调试和设计说明书撰写。

4） 2010 年 7 月 4 日上交课程设计成果及报告，同时进行答辩。

指导教师签名：年月日系主任（或责任教师）签名：年月日简易频率计的设计仿真及制作目录1 Protues软件介绍 (3)2 设计要求......... (4)2.1整体功能要求 (4)2.2系统结构要求 (4)2.3测试指标 (4)3单元电路设计及分析 (5)3.1 数字频率计的基本原理 (5)3.2 数字频率的设计 (6)3.2.1 放大整形电路 (6)3.2.2 时基电路 (6)3.2.3 逻辑控制电路 (7)3.2.4 输出实现电路 (8)4整体电路的设计仿真及调试 (10)4.1整机电路图 (10)4.2 元件清单 (12)5课程设计心得 (14)6参考文献 (15)7成绩评定表 (16)1 Protues 软件介绍Proteus 是目前最好的模拟单片机外围器件的工具，它可以仿真51 系列、AVR，PIC 等常用的MCU 及其外围电路(如LCD，RAM，ROM，键盘，马达，LED，AD/DA，部分SPI 器件，部分IIC 器件...)。

简易频率计的设计与仿真

简易频率计的设计与仿真目录：一、简易频率计的设计要求及任务分析1、设计要求2、任务分析二、简易频率计的设计1、整形电路的设计和仿真2、时基控制电路的设计和仿真3、计数器、锁存器、显示器的设计和仿真三、总结四、心得体会五、参考文献简易频率计的设计与仿真一、简易频率计的设计要求及任务分析1、设计要求（1）设计原理和原理图分析计算（2）仿真过程说明（3）误差分析（4）总结（5）频率范围为1—9999Hz2、任务分析所谓频率就是指周期信号在单位时间内变化的次数。

若在一定时间间隔T内测得周期性信号的重复变化次数为N，则频率可表示为f=N/T(Hz)。

根据设计要求，数字频率计主要由以下几部分组成：放大整形电路、时基电路、闸门控制脉冲、计数器、锁存器、显示器等。

具体组成结构图如图一。

图一简易频率计的组成框图被测信号v x经放大整形电路变成计数器所要求的方波信号，其频率与被测信号v x的频率f x相同。

时基电路是由555定时器构成的振荡器组成，其功能为产生标准时间为1秒的脉冲。

当1s信号来到时，闸门电路开通，被测脉冲信号通过闸门电路，成为计数器的计数脉冲，计数器开始计数直到1s信号结束时闸门电路关闭，停止计数。

若在闸门时间1s内计数器计得的脉冲个数为M，则被测信号频率f=M Hz。

控制脉冲的作用是产生锁存脉冲，使显示器上的数字稳定。

二、简易频率计的设计由于设计的电路较复杂，所以将整个电路的设计分为三个部分：放大整形电路、时基控制电路（包括时基电路、闸门控制电路）、计数显示电路（包括计数器、锁存器、显示器），最后再将各部分组合连接在一起。

1、整形电路的设计和仿真整形电路由信号发生器与整形电路组成，输入信号先经过限幅器，在经过施密特触发器整形，当输入信号幅度较小时，限幅器的二极管均截止，不起限幅作用。

由555组成的施密特触发器对经过限幅器的信号进行整形得到标准的方波信号。

线路图如图二，波形图如图三。

图二整形电路元件图图三整形电路波形图注：图中正弦波形为输入信号，方波脉冲为输出信号。

基于FPGA实现简易数字频率计的设计

Ａｂｔａｔｓｍｐｅｄｓｔｅｕｎｙｍｅｅｓｇ，ｕｉｇＦＰＧＡｏａｈｅｅｓｒｃ：ｉｌｉａｆｑｅｃｔｒｄｅｉｎｌｒｓｎｔｃｉｖＡ／ＤｏｖｒｉｎｃｐＡ／Ｄｔｃ４９ｏｔｏ，ｃｎｅｓｏｈｉｌ５ｃｎｒｌ
ｅｔｒａｉｎｌａｌｇｓｎｌｒｍｎｌｇｔｉｉｌｏｖｒｉｎｉｎｔｉｙｔｅｃｍｕａｉｅｃｕｔｒｔｏｎｅｘｅｎｌｇａｍｐｉ，ｉａｏａａｏｄｇｔｎｅｓｏ，ｎｕｉｔｓｓｎｇｆｏａｃｍｅｂｕｌｔｏｎｅｃｕｔｈｈｖｏｔ
信号从模拟到数字的转换，在单位时间内通过计数器的累加实现对频率的计数。该设计实现的频率精度为ｌｚ测量范围为００Ｍｚ经实际电路测试，ｉ，ｌ～１０Ｈ，仿真结果表明，该频率计具有较高的实用性和可靠性。
关键词Ａｏａｈｉｖｉｐｌｉｉａｒｑｕｎｃｅｅｓｇｓｄｏｔｃｅｅａｓｍｅｄｇｔｌｆｅｅｙｍｔｒｄｅｉｎ
－● … ，●
／＾ｈ …
，，；、
＾
＾＾
Ｌ一设 — 计
巾集电国成路
ＣｈｉｎａｎｔＩｅｇｒｅｄｉａｔＣｒｃｕｉｔ
基于ＦＧＰＡ实现简易数字频率计的设计
丁然，陈金鹰，雨赵（成都理工大学信息科学与技术学院，四川成都，１０）６５０９
摘要：易数字频率计的设计，简采用ＦＧＰＡ实现对模数转换芯片ＡＤ５９／ｔｃ４的控制，外来信号采样，ｌ对实现

基于Multisim9_0简易数字频率计的设计与仿真

[ 4]
图 3 放大整形电路仿真波形
2 . 2 时基控制电路的设计和仿真在前述中创建局部电路如图 4所示 , 时基电路由定时器 555构成的多谐振荡器产生, 通过控制按钮 A 或 Shift+ A 调节电位器 R13 的接入阻值, 使标准时间 [ 5] 信号 C lo ck 高电平的持续时间为 1s 。控制电路是由单稳态触发器 SN74123N 组成, 在标准时间信号 C lo ck 结束时, 由两个单稳态触发器 SN74123N 分别产生锁存信号 CLK, 锁存信号 CLK 结束时产生清 0 信号 RD, 它们的脉冲宽度由电路的时间常数决定。并且锁存信号 CLK 和清 0 信号 RD 的脉宽之和不能超过标准时间信号 C lo ck 的低电平持续时间。另外, 清零信号也可以由手动复位开关 J1 的按钮 B 来控制, 开关 J1 闭合时 , 计数电路清 0 。两种方式清零信号加在 U2A 与非门 74LS00N 的两个输入端 , 与非门 74LS00N 的输出即为计数电路的清 0 信号 RD。电路中 U 2B 与非门 74LS00N 组成闸门电路, 其作用是产生计数脉冲 CP。当手动复位开关 J1 闭合 , 再打开时, 各信号之间的时序关系如图 5 所示, 4 踪示波器的测量波形为: A 通道是标准时间信号 C lock 的波形 , 其高电平的持续时间为 1s; B 通道是锁存信号 CLK 的波形; C 通道是清 0 信号 RD 的波形 , 其波形第一个清零信号正脉冲是由手动复位开关 J1 给出的 ; D 通道是计
声
( 下转第 18 页 )
18
长
春
大
学
[ 2]
学
报
第 19 卷
5 结

multisim简易数字频率计Word版

哈尔滨工业大学简易频率计的仿真设计目录1．设计要求2. 总电路图及工作原理3.电路组成介绍3.1脉冲形成电路3.2闸门电路3.3时基电路3.4计数译码显示电路4. 电路的测试5. 分析与评价附录：元器件清单1．设计要求本次设计任务是要求设计一个简易的数字频率计，即用数字显示被测信号频率的仪器，数字频率计的设计指标有：1. 测量信号：正弦信号、方波信号等周期变化的物理信号；2. 测量频率范围：0Hz~9999Hz；3. 显示方式：4位十进制数显示。

2.电路工作原理频率计总电路图如下所示：频率计的基本原理：通过将被测周期信号整形为同频率的方波信号后，利用555定时器组成的振荡电路所产生的频率为1Hz的标准方波，作为基准时钟，与被整形后的方波信号一起经过闸门电路处理输入计数电路，再利用74LS90N的十进制计数功能进行级联计数，计数后输入8位数据/地址锁存器74LS273N以实现锁存和清零功能，最后输入到译码显示电路中，用BCD7段译码器显示出来，这样就实现了对被测周期信号的频率测量并显示的功能。

频率计的工作原理流程图如下所示：3.电路组成介绍3.1脉冲形成电路脉冲形成电路由信号发生器与整形电路组成，输入信号先经过限幅器，再经过施密特触发器整形，当输入信号幅度较小时，限幅器的二极管均截止，不起限副作用。

由555组成的施密特触发器对经过限幅器的信号进行整形得到标准的方波信号。

线路图如下所示：3.2闸门电路闸门电路的作用是控制计数器的输入脉冲，在电路中用一个与非门来实现（如下图所标注）。

当标准信号（正脉冲）来到时闸门开通，被侧信号的脉冲通过闸门进入计时器计数；正脉冲结束时闸门关闭，计数器无时钟脉冲输入。

闸门电路3.3 时基电路时基电路是由555定时器构成的振荡器组成，其功能为产生标准时间为1秒的脉冲，选取振荡器的频率，其中高电平的时间为t1=1秒，低电平时间为0.25秒。

利用t1=0.7(R1+R4)C2，t2=0.7R4C2。