PCB设计检查表-PCB-checklist
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCBA Checklist
序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 编号 1 1.1 1.2 1.3 1.4 1.5 2 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 硬件设计要求 独立功能模块是否用框线和名称标示 IC等器件退耦电容归属是否明确 单板功能方框图已提供 重要信号已单独标示 PCB设计的特殊要求已单独说明 封装与布局 所有器件封装已是最新版本，并与实物保持一致(硬件设计者与实物核对封装) 所有器件已经放置到板面 整体布局参照原理功能框图，兼顾美观及电源、地的分割 高、中、低频电路分开 数字电路与模拟电路分开放置 高温、发热器件远离其他器件放置 退耦电容靠近相关器件放置 晶体、晶振靠近相关器件放置，多负载时应平衡放置 打印1:1的布局图，器件封装、布局经过硬件工程师确认 检查项目说明 检查结果 是 否 NA
59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88
3.6 3.7 3.8 3.9
没有锐角和90布线 高速信号线、时钟信号线遵循回路面积最小原则 总体布线均匀，布线尽可能短，且少过孔 布线线宽保持一致，没有跳变
4.2.4 Inner Laywes: 4Layer Board: 11mil 6/8 Layer Board: 13mil 10/12 Layer Board: 14mil 4.3 4.4 与电原理图网络匹配检查 元件焊盘过孔尺寸检查
4.4.1 板厚度≤125mil时，VIA孔（过孔）为25mil 4.4.2 板厚度>125mil时，VIA孔（过孔）为32mil 4.4.3 对于长方形的PAD ，长的每边15mil ，短的每边有4mil 4.4.4 Via Hole 尺寸为20mil 4.4.5 POWER 及 GROUND ACCESS 为32mil 4.4.6 GRID HOLE及其他ACCESS为45mil GUIDE PIN HOLE（非镀通孔） 4.4.7 如图纸有提供HOLE SIZE ，按图纸做 如图纸提供是PIN SIZE ，HOLE SIZE 等于PIN SIZE（对角线或直径）加4mil 螺丝及COUNTERSINK 4.4.8 请参考螺丝与孔对照表，表上列出为孔的大小 4.4.9 VIA 孔的ANNULAR RING 每边为5mil
百度文库
3.36 铺铜箔区域，铜箔与过孔间距≥15mil 3.37 多排连接器内部没有过孔 3.38 板上有独立的地测试孔 3.39 丝印未上焊盘 3.40 母板正反两面都有丝印标示（板名、单板插座名称） 3.41 丝印方向为从左到右、或者从下到上 3.42 板名、板本号已有 3.43 丝印归属明确，无歧义 3.44 主要供电电源，根据电流大小加粗走线，保证供电 3.45 外部电源供电的电源插座位置靠近外部电源放置 3.46 单板上已经放置了条形码丝印和防静电标识 3.47 线连到大PAD时，大PAD做成TEAR DROP形 元器件下不要走线（包括SOLDSIDE和COMP SIDE）（1.空间很小时，继电器下 3.48 可走线 ；2. CLK线、ANALOG线不要从元器件下走线 ；3. 尽可能避免从电容 下走线） 3.49 线与元件PIN距离是否≥100 mil 3.50 线距小于10mil时，平行长度是否超过1寸（不可以超过1寸） 3.51 两个PAD或孔中间的线是否放中央 3.52 当一线连接A、B、C、D点时，连接方法为DAISY CHAIN（串联）例如A—B—C— D……
Annular Ring：最小要3mil（最好做5mil）
149 150
PAD与PAD的SPACING：最小要8mil BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil） 152 153 154 1.00mm pitch 用0.35mm（14mil） BGA SOCKET（Through Hole TYPE）
3.33 没有过孔上焊盘 3.34 过孔间距≥8mil 3.35 过孔与焊盘间距≥10mil
89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118
29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58
2.22 元器件的1脚是否为方PAD 2.23 POWER PLANE 分割时是否出现瓶颈 2.24 BGA SOCKET 相同的POWER PIN 是否连接起来 2.25 BGA SOCKET相同的GND PIN 是否连接起来 2.26 BGA SOCKET的四圈及四角，是否加上DECOUBLING CAP 的PATTERN 2.27 是否在板上形成了一圈POWER RING（永不要在板上形成了一圈POWER RING，否 则会产生电磁噪音，可把POWER RING 割成两个半圈 ）
4.2
最小间距检查
4.2.1 PAD与线的SPACING：最小要5mil（最好把线与SPACING平分三等份 4.2.2 PAD与PAD的SPACING：最小要8mil 4.2.3 线共GND PLANE的距离为15mil（此种情况只会发生于COMPOSITE GND，走线与 GND在同一层） 线到孔的距离≥20mil Minimum Spacing: Surface Layers: 7mil
2.33 ANALOG PAD是否有GROUND RING 2.34 去耦电容是否距离对应POWER PIN 够近（越近越好） 2.35 板上Analog区与Digital区是否隔开 2.36 每一层的ANALOG区与DIGITAL区的大小、形状是否完全一样 2.37 ANALOG TRACE 下层的GROUND PLANE为ANALOG GROUND 2.38 DIGITAL TRACE 下层的GROUND PLANE为DIGITAL GROUND 2.39 ANALOG POWER PIN的去耦电容必须接ANALOG GROUND 2.40 DIGITAL POWER PIN 的去耦电容必须接DIGITAL GROUND 2.41 继电器为尾对尾相对或互相垂直（绝对不可平行放） 2.42 线圈式电容最外的圈接地 2.43 LEAD式电容，不要把2个电容的POWER脚放在一起 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短 越好 去耦电容必须非常接近OP AMP 的POWER PIN（例如线路有电阻，电容必须优先 2.45 于电阻放近POWER PIN） 3 布线 2.44 3.1 3.2 3.3 3.4 3.5 相邻层布线方向定义互为垂直；如不可避免平行，则两层的走线不可完全重叠 非差分信号平行布线长度≤2000mil 线间距≥6mil，线宽≥5mil 电压大于5V的分割区分割线宽为50mil，5V及以下的分割线宽≥25mil 普通板板边沿禁止布线区3mm
3.53 Critical TRACE（连接CLK的TRACE）以最短原则设计 Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边 距离的三倍） Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE 3.55 （屏蔽线） 3.54 3.56 先设计Critical TRACE（时钟信号线），再布其它线 在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破） ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE 3.58 SIDE ） TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT 3.59 之间 3.57 3.60 OP AMP（放大器）输入线必须很短，一对输入线等长 3.61 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短 越好
3.10 差分信号平行布线、等长 3.11 接插件管脚间的布线≤500mil 3.12 高频、高速、时钟等重要信号与地平面相邻 3.13 没有开路线 3.14 布线在空间没有形成闭环 3.15 布线长度最短 3.16 电源和高热器件，安装面没有其他布线穿越 3.17 卧装TO220封装三极管下，铺铜箔、开阻焊窗 3.18 屏蔽盒、屏蔽线连接到对应的地网络 3.19 所有网络已完成布线 3.20 定位光标设置正确 3.21 色码电阻、电感下没有过孔 3.22 焊接面贴片电阻、电容、电感焊盘间区域没有过孔 3.23 没有孤立铜箔区 3.24 保证分割区的连续性 3.25 开窗有明确标注 3.26 没有封闭尺寸 3.27 标注单位一致，与缺省单位不一致时自带单位 3.28 安装孔位置有标注 3.29 尺寸标注误差≤3mil 3.30 板框倒角有标注 3.31 过孔设置正确 3.32 母板过孔为VIA40、VIA24、VIA16、VIA12，单板过孔为VIA24、VIA20、VIA16 、VIA12、VIA8、 VIA16
140 141
142 4.4.10 螺丝孔的ANNULAR RING，PAD的大小为孔的两倍 143 BGA SOCKET（POGO PAD TYPE）
144 4.4.11 VIA HOLE ：0.25mm（10mil ，当板的厚度小于或等于0.125”时） 145 146 147 4.4.12 148 PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份） 0.30mm（12mil，当板的厚度大于0.125”时） BGA SOCKET（POGO PAD TYPE）
3.62 OP AMP 的输入线路要远离输出线路 3.63 4 4.1 线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通 知主管） 其他 DRC检查
119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139
2.28 在SMA区内，是否有POWER PLANE（不应有） 2.29 GROUND PLANE上是否走线（不可以走线） 2.30 在GROUND PLANE 上是否出现island（不可以） 2.31 在POWER PLANE 上是否出现island（不可以） 2.32 在SOCKET中央是否提供FLOATING METAL RING（电源圈和GND圈）或STIP条（电 源条和GND条）
2.10 普通板有大于3mm工艺边 2.11 器件布局间距，IC大于2mm、BGA大于5mm；特殊情况可适当调整。但保证IC大 于1mm，BGA大于3mm
2.12 压接件距其他器件大于5mm，焊接面压接件贯通区域无任何器件 2.13 有极性插装器件第一脚为方焊盘 2.14 坐标原点为板框左、下延伸线交点 2.15 板外框平滑弧度5mm，或者按结构尺寸图设计 2.16 高度≥10mm器件周围3mm内不能放置贴片器件（矮、小器件） 2.17 双列封装数字集成电路有1个或以上滤波电容 2.18 QFP、BGA、PLCC、模拟IC等器件有2个或以上滤波电容 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜） 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）
序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 编号 1 1.1 1.2 1.3 1.4 1.5 2 2.1 2.2 2.3 2.4 2.5 2.6 2.7 2.8 2.9 硬件设计要求 独立功能模块是否用框线和名称标示 IC等器件退耦电容归属是否明确 单板功能方框图已提供 重要信号已单独标示 PCB设计的特殊要求已单独说明 封装与布局 所有器件封装已是最新版本，并与实物保持一致(硬件设计者与实物核对封装) 所有器件已经放置到板面 整体布局参照原理功能框图，兼顾美观及电源、地的分割 高、中、低频电路分开 数字电路与模拟电路分开放置 高温、发热器件远离其他器件放置 退耦电容靠近相关器件放置 晶体、晶振靠近相关器件放置，多负载时应平衡放置 打印1:1的布局图，器件封装、布局经过硬件工程师确认 检查项目说明 检查结果 是 否 NA
59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88
3.6 3.7 3.8 3.9
没有锐角和90布线 高速信号线、时钟信号线遵循回路面积最小原则 总体布线均匀，布线尽可能短，且少过孔 布线线宽保持一致，没有跳变
4.2.4 Inner Laywes: 4Layer Board: 11mil 6/8 Layer Board: 13mil 10/12 Layer Board: 14mil 4.3 4.4 与电原理图网络匹配检查 元件焊盘过孔尺寸检查
4.4.1 板厚度≤125mil时，VIA孔（过孔）为25mil 4.4.2 板厚度>125mil时，VIA孔（过孔）为32mil 4.4.3 对于长方形的PAD ，长的每边15mil ，短的每边有4mil 4.4.4 Via Hole 尺寸为20mil 4.4.5 POWER 及 GROUND ACCESS 为32mil 4.4.6 GRID HOLE及其他ACCESS为45mil GUIDE PIN HOLE（非镀通孔） 4.4.7 如图纸有提供HOLE SIZE ，按图纸做 如图纸提供是PIN SIZE ，HOLE SIZE 等于PIN SIZE（对角线或直径）加4mil 螺丝及COUNTERSINK 4.4.8 请参考螺丝与孔对照表，表上列出为孔的大小 4.4.9 VIA 孔的ANNULAR RING 每边为5mil
百度文库
3.36 铺铜箔区域，铜箔与过孔间距≥15mil 3.37 多排连接器内部没有过孔 3.38 板上有独立的地测试孔 3.39 丝印未上焊盘 3.40 母板正反两面都有丝印标示（板名、单板插座名称） 3.41 丝印方向为从左到右、或者从下到上 3.42 板名、板本号已有 3.43 丝印归属明确，无歧义 3.44 主要供电电源，根据电流大小加粗走线，保证供电 3.45 外部电源供电的电源插座位置靠近外部电源放置 3.46 单板上已经放置了条形码丝印和防静电标识 3.47 线连到大PAD时，大PAD做成TEAR DROP形 元器件下不要走线（包括SOLDSIDE和COMP SIDE）（1.空间很小时，继电器下 3.48 可走线 ；2. CLK线、ANALOG线不要从元器件下走线 ；3. 尽可能避免从电容 下走线） 3.49 线与元件PIN距离是否≥100 mil 3.50 线距小于10mil时，平行长度是否超过1寸（不可以超过1寸） 3.51 两个PAD或孔中间的线是否放中央 3.52 当一线连接A、B、C、D点时，连接方法为DAISY CHAIN（串联）例如A—B—C— D……
Annular Ring：最小要3mil（最好做5mil）
149 150
PAD与PAD的SPACING：最小要8mil BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil） 152 153 154 1.00mm pitch 用0.35mm（14mil） BGA SOCKET（Through Hole TYPE）
3.33 没有过孔上焊盘 3.34 过孔间距≥8mil 3.35 过孔与焊盘间距≥10mil
89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118
29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58
2.22 元器件的1脚是否为方PAD 2.23 POWER PLANE 分割时是否出现瓶颈 2.24 BGA SOCKET 相同的POWER PIN 是否连接起来 2.25 BGA SOCKET相同的GND PIN 是否连接起来 2.26 BGA SOCKET的四圈及四角，是否加上DECOUBLING CAP 的PATTERN 2.27 是否在板上形成了一圈POWER RING（永不要在板上形成了一圈POWER RING，否 则会产生电磁噪音，可把POWER RING 割成两个半圈 ）
4.2
最小间距检查
4.2.1 PAD与线的SPACING：最小要5mil（最好把线与SPACING平分三等份 4.2.2 PAD与PAD的SPACING：最小要8mil 4.2.3 线共GND PLANE的距离为15mil（此种情况只会发生于COMPOSITE GND，走线与 GND在同一层） 线到孔的距离≥20mil Minimum Spacing: Surface Layers: 7mil
2.33 ANALOG PAD是否有GROUND RING 2.34 去耦电容是否距离对应POWER PIN 够近（越近越好） 2.35 板上Analog区与Digital区是否隔开 2.36 每一层的ANALOG区与DIGITAL区的大小、形状是否完全一样 2.37 ANALOG TRACE 下层的GROUND PLANE为ANALOG GROUND 2.38 DIGITAL TRACE 下层的GROUND PLANE为DIGITAL GROUND 2.39 ANALOG POWER PIN的去耦电容必须接ANALOG GROUND 2.40 DIGITAL POWER PIN 的去耦电容必须接DIGITAL GROUND 2.41 继电器为尾对尾相对或互相垂直（绝对不可平行放） 2.42 线圈式电容最外的圈接地 2.43 LEAD式电容，不要把2个电容的POWER脚放在一起 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短 越好 去耦电容必须非常接近OP AMP 的POWER PIN（例如线路有电阻，电容必须优先 2.45 于电阻放近POWER PIN） 3 布线 2.44 3.1 3.2 3.3 3.4 3.5 相邻层布线方向定义互为垂直；如不可避免平行，则两层的走线不可完全重叠 非差分信号平行布线长度≤2000mil 线间距≥6mil，线宽≥5mil 电压大于5V的分割区分割线宽为50mil，5V及以下的分割线宽≥25mil 普通板板边沿禁止布线区3mm
3.53 Critical TRACE（连接CLK的TRACE）以最短原则设计 Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边 距离的三倍） Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE 3.55 （屏蔽线） 3.54 3.56 先设计Critical TRACE（时钟信号线），再布其它线 在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破） ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE 3.58 SIDE ） TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT 3.59 之间 3.57 3.60 OP AMP（放大器）输入线必须很短，一对输入线等长 3.61 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短 越好
3.10 差分信号平行布线、等长 3.11 接插件管脚间的布线≤500mil 3.12 高频、高速、时钟等重要信号与地平面相邻 3.13 没有开路线 3.14 布线在空间没有形成闭环 3.15 布线长度最短 3.16 电源和高热器件，安装面没有其他布线穿越 3.17 卧装TO220封装三极管下，铺铜箔、开阻焊窗 3.18 屏蔽盒、屏蔽线连接到对应的地网络 3.19 所有网络已完成布线 3.20 定位光标设置正确 3.21 色码电阻、电感下没有过孔 3.22 焊接面贴片电阻、电容、电感焊盘间区域没有过孔 3.23 没有孤立铜箔区 3.24 保证分割区的连续性 3.25 开窗有明确标注 3.26 没有封闭尺寸 3.27 标注单位一致，与缺省单位不一致时自带单位 3.28 安装孔位置有标注 3.29 尺寸标注误差≤3mil 3.30 板框倒角有标注 3.31 过孔设置正确 3.32 母板过孔为VIA40、VIA24、VIA16、VIA12，单板过孔为VIA24、VIA20、VIA16 、VIA12、VIA8、 VIA16
140 141
142 4.4.10 螺丝孔的ANNULAR RING，PAD的大小为孔的两倍 143 BGA SOCKET（POGO PAD TYPE）
144 4.4.11 VIA HOLE ：0.25mm（10mil ，当板的厚度小于或等于0.125”时） 145 146 147 4.4.12 148 PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份） 0.30mm（12mil，当板的厚度大于0.125”时） BGA SOCKET（POGO PAD TYPE）
3.62 OP AMP 的输入线路要远离输出线路 3.63 4 4.1 线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通 知主管） 其他 DRC检查
119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139
2.28 在SMA区内，是否有POWER PLANE（不应有） 2.29 GROUND PLANE上是否走线（不可以走线） 2.30 在GROUND PLANE 上是否出现island（不可以） 2.31 在POWER PLANE 上是否出现island（不可以） 2.32 在SOCKET中央是否提供FLOATING METAL RING（电源圈和GND圈）或STIP条（电 源条和GND条）
2.10 普通板有大于3mm工艺边 2.11 器件布局间距，IC大于2mm、BGA大于5mm；特殊情况可适当调整。但保证IC大 于1mm，BGA大于3mm
2.12 压接件距其他器件大于5mm，焊接面压接件贯通区域无任何器件 2.13 有极性插装器件第一脚为方焊盘 2.14 坐标原点为板框左、下延伸线交点 2.15 板外框平滑弧度5mm，或者按结构尺寸图设计 2.16 高度≥10mm器件周围3mm内不能放置贴片器件（矮、小器件） 2.17 双列封装数字集成电路有1个或以上滤波电容 2.18 QFP、BGA、PLCC、模拟IC等器件有2个或以上滤波电容 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜） 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）