模拟集成电路设计精粹课件17
合集下载
模拟集成电路版图设计基础专题培训课件
PMOS管，做在N阱中，沟 道为N型，源漏为P型
2) 包括层次：
NWELL，N阱 PIMP，P+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
PMOS版图
五、版图的组成
1.1MOS管
反向器
器件剖面图及俯视图
器件版图
五、版图的组成
（1）对P型硅片进行氧化， 生成较 薄的一层Si3N4， 然后进行光刻， 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N＋ (d )
多晶硅 0.5～ 2m
（2） 进行氧化（栅氧化）， 在暴露的硅表面生成一 层严格控制的薄SiO2层。 （3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线 图形。
模拟集成电路版图设计基础
目录
• 前言 集成电路工艺基础 • 一、什么是版图？ • 二、版图的意义 • 三、版图与线路图、工艺的关系 • 四、版图设计的过程 • 五、版图的组成 • 六、版图的层次 • 七、如何绘制版图 • 八、版图验证与检查 • 九、版图的艺术
集成电路工艺基础
P-Si P-Si
光刻胶 Si3 N4
五、版图的组成
版图其实就是另一种形式的电路图，作为电路图最 基本的有两大组成部分
1.器件(常见)
1 MOS管 2 电阻 3 电容
2.互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
五、版图的组成
1.1MOS管
2) 包括层次：
NWELL，N阱 PIMP，P+注入 DIFF，有源区 Poly，栅 M1，金属 CONT，过孔
3) MOS管的宽长确定
PMOS版图
五、版图的组成
1.1MOS管
反向器
器件剖面图及俯视图
器件版图
五、版图的组成
（1）对P型硅片进行氧化， 生成较 薄的一层Si3N4， 然后进行光刻， 刻出有源区后进行场氧化。
紫外线照射
掩膜版 掩膜版图形
P-Si
Si3 N4
P-Si
Si3 N4
P-Si
SiO2
集成电路工艺基础
P-Si (b)
P-Si (c)
P-Si
N＋ (d )
多晶硅 0.5～ 2m
（2） 进行氧化（栅氧化）， 在暴露的硅表面生成一 层严格控制的薄SiO2层。 （3） 淀积多晶硅， 刻蚀多晶硅以形成栅极及互连线 图形。
模拟集成电路版图设计基础
目录
• 前言 集成电路工艺基础 • 一、什么是版图？ • 二、版图的意义 • 三、版图与线路图、工艺的关系 • 四、版图设计的过程 • 五、版图的组成 • 六、版图的层次 • 七、如何绘制版图 • 八、版图验证与检查 • 九、版图的艺术
集成电路工艺基础
P-Si P-Si
光刻胶 Si3 N4
五、版图的组成
版图其实就是另一种形式的电路图，作为电路图最 基本的有两大组成部分
1.器件(常见)
1 MOS管 2 电阻 3 电容
2.互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
五、版图的组成
1.1MOS管
模拟集成电路设计方案精粹
模拟集成电路设计精粹模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。
有许多的模拟集成电路，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。
模拟集成电路的主要构成电路有：放大器、滤波器、反馈电路、基准源电路、开关电容电路等。
模拟集成电路设计主要是通过有经验的设计师进行手动的电路调试，模拟而得到，与此相对应的数字集成电路设计大部分是通过使用硬件描述语言在EDA软件的控制下自动的综合产生。
模拟集成电路被广泛地应用在各种视听设备中。
收录机、电视机、音响设备等，即使冠上了”数码设备”的好名声，却也离不开模拟集成电路。
实际上，模拟集成电路在应用上比数字集成电路复杂些。
每个数字集成电路只要元器件良好，一般都能按预定的功能工作，即使电路工作不正常，检修起来也比较方便，1是1, 0是0,不含糊。
模拟集成电路就不一样了，一般需要一定数量的外围元件配合它工作。
那么，既然是”集成电路”，为什么不把外围元件都做进去呢这是因为集成电路制作工艺上的限制，也是为了让集成电路更多地适应于不同的应用电路。
对于模拟集成电路的参数、在线各管脚电压，家电维修人员是很关注的，它们就是凭借这些判断故障的。
对业余电子爱好者来说，只要掌握常用的集成电路是做什么用的就行了，要用时去查找相关的资料。
我从研究生开始接触模拟集成电路到现在有四年了，有读过“模拟芯片设计的四重境界”这篇文章，我现在应该处于菜鸟的境界。
模拟电路设计和数字电路设计是有很大区别的，最基本的是模拟电路处理的是模拟信号，数字电路处理的数字信号。
模拟信号在时间和值上是连续的，数字信号在时间和值上是离散的，基于这个特点，模拟电路设计在某些程度上比数字电路设计困难。
模拟电路设计困难的具体原因如下：1.模拟设计需要在速度、功耗、增益、精度、电源电压、噪声、面积等多种因素间进行折中，而数字设计只需在功耗、速度和面积三个因素间进行平衡。
2.模拟电路对噪声、串扰和其他干扰比数字电路敏感得多。
模拟集成电路设计精粹
该书将模拟集成电路设计中的重要概念以直观形象的语言进行描述，使得读 者可以更好地理解这些概念。例如，作者在介绍MOST器件时，通过对其工作原理 的详细阐述，使读者可以更好地理解该器件的特性；在介绍BJT器件时，通过对 其电流电压关系的描述，使读者可以更好地理解该器件的运作方式。
该书还侧重介绍了与现代集成电路工艺相关的最新电路的研究方向和热点。 例如，在介绍放大器设计时，作者不仅介绍了传统的放大器设计方法，还介绍了 最新的集成电路工艺中使用的放大器设计方法，使得读者可以了解最新的技术发 展趋势。
这本书的作者首先对MOST和BJT两种器件模型进行了深入的分析和比较。这 两种模型是模拟集成电路设计的基础，对它们的理解深度直接影响到设计师的设 计能力和效率。作者对这两种模型的深入阐述，让我对它们的理解和应用有了更 清晰的认识。
随后，作者以此为两条线索，分别介绍了相应的基本单元电路和各类放大器 的详细分析。这里的内容让我对模拟集成电路的基本构成和功能有了更深入的理 解，也让我对放大器的工作原理和设计方法有了全新的认识。
作者简介
作者简介
这是《模拟集成电路设计精粹》的读书笔记，暂无该书作者的介绍。
感谢观看
《模拟集成电路设计精粹》是一本理论与实践相结合的书籍，它既为初学者 提供了入门的知识，也为经验丰富的工程师提供了宝贵的参考。这本书的，无疑 将推动模拟集成电路设计领域的发展，并为从业人员提供了一本不可或缺的工具 书。无论大家是工程师、研究人员还是学生，都可以从这本书中获得启发和帮助。
阅读感受
在我作为一名电子工程师的生涯中，我深深地理解到，模拟集成电路设计是 一种艺术，更是一种科学。在我最近阅读的《模拟集成电路设计精粹》一书中， 我得到了许多宝贵的启示和深入的理解。
模拟集成电路-课件
2021/6/20
31
NMOS沟道电势示意图(0<VDS< VGS-VT )
dq(x) = -CoxWdx[vGS - v(x) - VTH ] 边界条件:V(x)|x=0=0, V(x)|x=L=VDS
2021/6/20
32
I/V特性的推导（1）
沟道单位长度电荷(C/m)
电荷移 动速度
I = Qd .v (m/s)
组合二进制数据 DAC 多电平信号 ADC 确定所传送电平
传送端
接收端
磁盘驱动电子学
存储数据 恢复数据
硬盘存储和读出后的数据
无线接收机
无线接收天线接收到的信号(幅度只有几微伏)和噪声频谱
接收机放大低电平信号时必须具有极小噪 声、工作在高频并能抑制大的有害成分。
光接收机
转换为一个小电流 高速电流处理器
假定 “1”电平为3V， “0”电平为0V，VTP ＝-0.5V，试确定C1、C2的终值电压。
2021/6/20
45
MOS管的开启电压VT及体效应
VTH = ΦMS + 2ΦF + Qdep , where Cox
ΦMS = Φgate - Φsilicon
ΦF = kT q ln
Nsub ni
模拟集成电路的特点是什么？
从模拟集成电路的工作机理和功能要求来考虑，与数 字集成电路相比，概括起来，有以下5个特点：
1) 电路所要处理的是连续变化的模拟信号（模拟 量）；
2) 除了需要功率输出的输出级外，电路中信号的电 平值是比较小的，即模拟集成电路一般多工作于小信 号状态，不象逻辑集成电路那样只工作于大信号开关 状态；
ID
= 2ID VGS - VTH
集成电路模拟版图设计基础ppt课件
4.2 LVS工具不仅能检 查器件和布线，而 且还能确认器件的 值和类型是否正确。
4. LVS文件
4.3 Environment
setting：
1) 将决定你用几层的 金属，选择一些你 所需要的验证检查。
2) 选择用命令界面运 行LVS，定义查看 LVS报告文件及LVS 报错个数。
定义金 属层数
关闭ERC 检查
2.2互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
ppt课件
11
2.1 器件
2.1.1 MOS管
NMOS
PMOS
MOS管剖面图
2.1 器件
2.1.1 MOS管
NMOS工艺层立体图
ppt课件
NMOS版图
13
2.1 器件
2.1.1 MOS管 1) NMOS管
以TSMC，CMOS，N单阱工艺 为例
ppt课件
26
3. 版图编辑器 6) virtuoso编辑器 --版图编辑菜单
ppt课件
27
3. 版图编辑器 7) virtuoso编辑器 --显示窗口
ppt课件
28
3. 版图编辑器 8) virtuoso编辑器 --版图显示
ppt课件
29
3. 版图编辑器 9) virtuoso编辑器--数据流格式版图输出
ppt课件
39
1. 必要文件
PDK
*.tf display.drf
DRC LVS cds.lib .cdsenv .cdsinit
ppt课件
40
2. 设计规则
2.1 版图设计规则——工艺技术要求 2.2 0.35um，0.25um，0.18um，0.13um，不同的
4. LVS文件
4.3 Environment
setting：
1) 将决定你用几层的 金属，选择一些你 所需要的验证检查。
2) 选择用命令界面运 行LVS，定义查看 LVS报告文件及LVS 报错个数。
定义金 属层数
关闭ERC 检查
2.2互连
2.2.1金属（第一层金属，第二层金属……） 2.2.2通孔
ppt课件
11
2.1 器件
2.1.1 MOS管
NMOS
PMOS
MOS管剖面图
2.1 器件
2.1.1 MOS管
NMOS工艺层立体图
ppt课件
NMOS版图
13
2.1 器件
2.1.1 MOS管 1) NMOS管
以TSMC，CMOS，N单阱工艺 为例
ppt课件
26
3. 版图编辑器 6) virtuoso编辑器 --版图编辑菜单
ppt课件
27
3. 版图编辑器 7) virtuoso编辑器 --显示窗口
ppt课件
28
3. 版图编辑器 8) virtuoso编辑器 --版图显示
ppt课件
29
3. 版图编辑器 9) virtuoso编辑器--数据流格式版图输出
ppt课件
39
1. 必要文件
PDK
*.tf display.drf
DRC LVS cds.lib .cdsenv .cdsinit
ppt课件
40
2. 设计规则
2.1 版图设计规则——工艺技术要求 2.2 0.35um，0.25um，0.18um，0.13um，不同的
模拟集成电路(课件)
16
−3
Φ B = Φ F (p ) − Φ F (n ) = 0.53 − (− 0.35) = 0.88V
P-N结耗尽区
耗尽区宽度：
⎤ ⎡ 2ε 0ε si Φ B NA xn = ⎢ ⎥ q N D (N A + N D )⎦ ⎣
1 2
⎤ ⎡ 2ε 0ε si Φ B ND xp = ⎢ ⎥ q N A (N A + N D )⎦ ⎣
– CAD
• 难以利用自动设计工具
模拟集成电路设计步骤
模拟集成电路设计步骤
电路设计
物理版图设计
根据工艺版图设计规则设计器件、器件之间的互联、 电源和时钟线的分布、与外部的连接。
电路测试
电路制备后对电路功能和性能参数的测试验证。
层次设计
描述格式 设计 电路层次 系统 系统说明/仿真 Matlab、ADMS… 电路性能 netlist /simulation 版图布局 layout 参数化模块/单元 layout 行为模型 物理 模型
P-N结
• 讨论P-N结反偏和耗尽区电容对了解寄生电容是 十分重要的
– 假定P是重掺杂，N是轻掺杂。
E
P+
Xp Xn
N−
耗尽区
– 空穴从P扩散到N区，留下固定的负电荷。在N区同样 会留下固定的正电荷，在界面处建立了电场。 扩散电流 = 漂移电流
P-N结耗尽区
PN结内建势
kT N A N D Φ B = Φ F (p ) − Φ F (n ) = ln q n i2
半导体器件和模型
• 半导体PN结 • MOS器件
– 基本概念 – 阈值电压 – I/V特性 – 二级效应 – 器件模型
本征半导体
−3
Φ B = Φ F (p ) − Φ F (n ) = 0.53 − (− 0.35) = 0.88V
P-N结耗尽区
耗尽区宽度：
⎤ ⎡ 2ε 0ε si Φ B NA xn = ⎢ ⎥ q N D (N A + N D )⎦ ⎣
1 2
⎤ ⎡ 2ε 0ε si Φ B ND xp = ⎢ ⎥ q N A (N A + N D )⎦ ⎣
– CAD
• 难以利用自动设计工具
模拟集成电路设计步骤
模拟集成电路设计步骤
电路设计
物理版图设计
根据工艺版图设计规则设计器件、器件之间的互联、 电源和时钟线的分布、与外部的连接。
电路测试
电路制备后对电路功能和性能参数的测试验证。
层次设计
描述格式 设计 电路层次 系统 系统说明/仿真 Matlab、ADMS… 电路性能 netlist /simulation 版图布局 layout 参数化模块/单元 layout 行为模型 物理 模型
P-N结
• 讨论P-N结反偏和耗尽区电容对了解寄生电容是 十分重要的
– 假定P是重掺杂，N是轻掺杂。
E
P+
Xp Xn
N−
耗尽区
– 空穴从P扩散到N区，留下固定的负电荷。在N区同样 会留下固定的正电荷，在界面处建立了电场。 扩散电流 = 漂移电流
P-N结耗尽区
PN结内建势
kT N A N D Φ B = Φ F (p ) − Φ F (n ) = ln q n i2
半导体器件和模型
• 半导体PN结 • MOS器件
– 基本概念 – 阈值电压 – I/V特性 – 二级效应 – 器件模型
本征半导体
模拟集成电路ppt课件
T1、T2、T3的基极并联。
电路用一个基准电流IREF获得了多个电流输出。
IC1IE1IRREe1RFe
IC2IE最2新版整I理RRpEpet 2RFe
IC3IE3IRREe3RFe
10
6.1.1.4 电流源作用
镜像电流源
提供直流偏置 作为有源负载 例电流源作为有源负载： 例P315 6.6.1
最新版整理ppt
阻Rid是基本放大电路的两倍。
Rid 2 rbe
单端输出时， Ro Rc
双端输出时， Ro 2Rc
(5)共模抑制比
最新版整理ppt
36
讨论：
双端输出： KCMR 共模抑制能力最强；
单端输出：
R C /R / L
K CM =R A A V VD C R C /R / L rb e2 1 rb e2 ro
双端输出时：
Avd
(Rc
//
RL 2
Rb rbe
)
(2)单共端模输电出压时放：大倍数Avd2R Rbc //rRbLe
与单端输入还是双端输入无关，只与输出方式有关：
双端输出时：
Avc 0
单端输出时：
Avc
R'L 2Re
最新版整理ppt
35
6.2.1 基本差分式放大电路
(3)差模输入电阻 不论是单端输入还是双端输入，差模输入电
C1
双端输入、单端输出；
单端输入、单端输出；
单端输入、双端输出；
恒流源的作用 相当于阻值很大的电阻。
最新版整理ppt
C2
20
6.2.1 基本差分式放大电路
1. 电路组成 差模信号：vi d=vi 1vi 2
共模信号：vic
《模拟集成电路基础》PPT课件_OK
规率↑。
U
PN结的理想特性
•当加反向电压时： I=Is ，基本不变。
25
I
(三).实测伏安特性：
•与理想的伏安特性的差别：
Is
1.正向起始部分有门限电压：
0
Ur
U 硅：Ur=0.5-0.6v;
锗：
硅管的伏安特性
Ur=0.1-0.2v
I
2.加反向电压时，相同温度下：
Is硅(nA,10-9)<Is锗(A,10-6) 硅管
定。 最大工作电流 IZmax，取决于最大
耗散功率。 U 2.特点：
(1).工作在反向工作区。 (2).工作电压要超过反向击穿电压。
32
六.晶体二极管的电容和变容二极管：
(一).势垒电容CT:
把PN结看成平板电容
器，加正向电压或反向电压时像电容的充放电。（此电容效
应为势垒电容）
(二).扩散电容CD:
•当加正向电压时： I IseU /UT ;(U UT )
•当加正向电压时： I-Is
24
三.二极管的结构与伏安特性：
结构
(一) . 二极管的结构：如图所示。
P
N
符号
(二).理想伏安特性：
二极管两端电压与流过电流之间关系：
I
I I s (eU /UT 1)
Is
• 当加正向电压时：I随U↑，呈指数
20
P
N
+++ +++ +++
V
PN结的接触电位
(二)PN结的接触电位：
(1).内电场的建立，使PN结 中产生电位差。从而形成接 触电位V(又称为位垒)。 (2).接触电位 V决定于材料
模拟集成电路教学课件PPT
放大倍数减小，从而增加共模抑制 比，理想的恒流源相当于阻值为无 穷的电阻，所以共模抑制比是无穷。
26
例 T1、T2、T3均为硅管，
β1 β2 50，β3 80， 求: 当ui 0时，uO 0V。
(1)I C3、I C2、I E、U CE3、U CE2 及Re2的值;
(2)Au Aud2 Au2 ; (3)当ui 5mV时，uO ? (4)当输出接一个12k负载
=
uoc
uo2 =Auc2uic
+
Aud2uid 2
=
uoc
uO uo uo1 uo2 Aud1uid uod
uO ≠0 ——有输出！
uo uo1 uo2 0
uO = 0 ——没有输出！
输入有差别，放大器才有输出 ——差分式放大器
uo uod
17
18
温度变化 和电源电 压波动
651实际集成运放的主要参数大信号动态特性放大电路在闭环状态下输入为大信号例如阶跃信号时输出电压对时间的最大变化速率即maximsin2ftom651实际集成运放的主要参数大信号动态特性不要求指运放输出最大峰值电压时允许的最高频率即3500vsom电源电压抑制比ksvr不要求衡量电源电压波动对输出电压的影响不要求651实际集成运放的主要参数参看p291表651典型集成运算放大器参数集成运放的选用根据技术要求应首选通用型运放当通用型运放难以满足要求时才考虑专用型运放这是因为通用型器件的各项参数比较均衡做到技术性与经济性的统一
rbe (1 3 )Re3
3.9(无RL )
Av Avd2 Av2 195
(3) 差分电路的共模增益
Avc2
26
例 T1、T2、T3均为硅管，
β1 β2 50，β3 80， 求: 当ui 0时，uO 0V。
(1)I C3、I C2、I E、U CE3、U CE2 及Re2的值;
(2)Au Aud2 Au2 ; (3)当ui 5mV时，uO ? (4)当输出接一个12k负载
=
uoc
uo2 =Auc2uic
+
Aud2uid 2
=
uoc
uO uo uo1 uo2 Aud1uid uod
uO ≠0 ——有输出！
uo uo1 uo2 0
uO = 0 ——没有输出！
输入有差别，放大器才有输出 ——差分式放大器
uo uod
17
18
温度变化 和电源电 压波动
651实际集成运放的主要参数大信号动态特性放大电路在闭环状态下输入为大信号例如阶跃信号时输出电压对时间的最大变化速率即maximsin2ftom651实际集成运放的主要参数大信号动态特性不要求指运放输出最大峰值电压时允许的最高频率即3500vsom电源电压抑制比ksvr不要求衡量电源电压波动对输出电压的影响不要求651实际集成运放的主要参数参看p291表651典型集成运算放大器参数集成运放的选用根据技术要求应首选通用型运放当通用型运放难以满足要求时才考虑专用型运放这是因为通用型器件的各项参数比较均衡做到技术性与经济性的统一
rbe (1 3 )Re3
3.9(无RL )
Av Avd2 Av2 195
(3) 差分电路的共模增益
Avc2
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Willy Sansen
10-05
• • •
Gregorian, IEEE Proc. Aug 83, 941-986
N1713
A MOST as a switch
1 1 2 2
Ron =
1 KPn W (Vh-VT-Vsign) L
20 18 16 14 12 10 8 6 4 2 0 0 1 2 3
20 18 16 14 12 10 8 6 4 2 0 0
RpMOST
RnMOST
Rnmos Rpmos Ron
1
2
3
Input Signal
Willy Sansen
10-05
N1716
Low Voltage SC : MOST-Switch
gDS
3V
nMOST pMOST
gDS
1.3 V
VDD-VGS
W= 2 µm L = 0.7 µm KPn = 80 µA/V2 VT = 0.7 V Vh = 3 V
Input Signal
Willy Sansen
10-05
N1714
Double Switch or transmission gate
Switch:
Vin
Φ1 C Φ1 Vin
Φ1 C Φ1
• Introduction : principle • Technology: •
• MOS capacitors • MOST switches SC Integrator • SC integrator : Exact transfer function • Stray insensitive integrator • Basic SC-integrator building blocks SC Filters : LC ladder / bi-quadratic section Opamp requirements • Charge transfer accuracy • Noise McCreary, JSSC Dec 75, 371-379 Switched-current filters
Switched-capacitor filters
Willy Sansen
KULeuven, ESAT-MICAS Leuven, Belgium
willy.sansen@esat.kuleuven.be
Willy Sansen
10-05
N171
Switched-Capacitor Filters
Willy Sansen
10-05
• • •
Gregorian, IEEE Proc. Aug 83, 941-986
N178
Capacitors: metal-n+ & Metal-poly
Carea ≈ 5 fF/µm2 Cp ≈ 1.2 fF/µm2 Carea / Cp ≈ 1/4 • Voltage dependent • Rsub: noise
-
R1
R2
f-3dB
f
Ratio’s of R: 0.5% accuracy Absolute value of RC : 20 % accuracy
Willy Sansen
10-05
N174
Low-Pass Filter with switched C’s
C C
1 2
Av0 =
C1 C2
fc C2 f-3db = 2π C
c c
Leakage i = C
dVC
dt = Tc/2 with Tc = 1/fcmin i = 4 Hz or 4 kHz (125o) fcmin = 2 Cmin ∆Vc
Willy Sansen
10-05
N1721
Clock Feed-Through
Overlap Capacitors Covl C Covl ≈ W Covlo W ↑ ⇒ R ↓ but Covl ↑
VDD = 5V
VIN
3.0 4.0 5.0
VDD = 1.8 V
VIN
1.5 2.0
Willy Sansen
10-05
N1718
Time constant of Ron
Vin 1 Vout Vin C Ron Vout C
t Vout = Vin (1-exp()) RC Ø ts = RC ln(1/ε) ts ≈ 7 RC for ε = 0.1 % Speed Ø if large C (low noise) large R (small switch)
N1712
Switched-Capacitor Filters
• Introduction : principle • Technology: •
• MOS capacitors • MOST switches SC Integrator • SC integrator : Exact transfer function • Stray insensitive integrator • Basic SC-integrator building blocks SC Filters : LC ladder / bi-quadratic section Opamp requirements • Charge transfer accuracy • Noise McCreary, JSSC Dec 75, 371-379 Switched-current filters
Willy Sansen
10-05
N1723
Clock injection & Charge redistribution
Willy Sansen
10-05
Vin Vout ts
ε
time
N1719
Maximum frequency of operation
For W/L = 2 and VGS-VT ≈ 1 V Ron ≈ 10 kΩ For C ≈ 1 pF For ε ≈ 0.1% ts = 7 RC ≈ 70 ns Tc = 140 ns Ö fmax ≈ 7 MHz Due to only one switch Ö practical fmax : 1-10 MHz
C l o c k
Capacitors Switches Opamps
Willy Sansen
10-05
N177
Switched-Capacitor Filters
• Introduction : principle • Technology: •
• MOS capacitors • MOST switches SC Integrator • SC integrator : Exact transfer function • Stray insensitive integrator • Basic SC-integrator building blocks SC Filters : LC ladder / bi-quadratic section Opamp requirements • Charge transfer accuracy • Noise McCreary, JSSC Dec 75, 371-379 Switched-current filters
Willy Sansen
10-05
N1710
Random Error (σ)
1%
σ
0.1%
Log (C)
local vs global tox effects
Willy Sansen
10-05
N1711
Capacitances in nanometer CMOS
vias
• MIM capacitors • 5 metal layers, 0.35 fF/μm2 • Excellent matching • • • •
(V1-V2) R
For C = 1 pF & fc = 100 kHz R = 10 MΩ
Willy Sansen
10-05
N173
Low-Pass Filter with R’s and C
C Av Av0 vOUT 1
-20 dB/dec
Av0 =
R2 R1
1 f-3db = 2πR2C
+
vIN
Example : W = 3µm L = 0.7µm Covlo = 0.5 fF/µm
⇒ Covl ≈ 1 fF
∆V: Q = Covl (Vh-Vl) ≈ 1fF. 3V ≈ 3fC Q ⇒ ∆V ≈ ≈ 3fC/1pF ≈ 3 mV C
Willy Sansen
10-05
N1722
Charge redistribution
φ1
ts
Tmax = 1/fmax
L Ð Ö Ron Ð
Willy Sansen
10-05
N1720
Minimum frequency of operation
VC 0 φ1 φ2 φ1 φ2 t ∆VC
dt Tc i is 10 nA/cm2 at 25o is 10 µA/cm2 at 125o For Cmin ≈ 0.25 pF (mismatch) For 10x1 µm: 2 fA (25o) o) or 2 pA (125 ∆V = 1% of 0.1 V or ∆V = 1 mV
10-05
+
vOUT v 1 IN
2
C1
vOUT
N175
+
vIN
-
R1
R2
C2
Example of 4th-Order SC Low-Pass filter
10-05
• • •
Gregorian, IEEE Proc. Aug 83, 941-986
N1713
A MOST as a switch
1 1 2 2
Ron =
1 KPn W (Vh-VT-Vsign) L
20 18 16 14 12 10 8 6 4 2 0 0 1 2 3
20 18 16 14 12 10 8 6 4 2 0 0
RpMOST
RnMOST
Rnmos Rpmos Ron
1
2
3
Input Signal
Willy Sansen
10-05
N1716
Low Voltage SC : MOST-Switch
gDS
3V
nMOST pMOST
gDS
1.3 V
VDD-VGS
W= 2 µm L = 0.7 µm KPn = 80 µA/V2 VT = 0.7 V Vh = 3 V
Input Signal
Willy Sansen
10-05
N1714
Double Switch or transmission gate
Switch:
Vin
Φ1 C Φ1 Vin
Φ1 C Φ1
• Introduction : principle • Technology: •
• MOS capacitors • MOST switches SC Integrator • SC integrator : Exact transfer function • Stray insensitive integrator • Basic SC-integrator building blocks SC Filters : LC ladder / bi-quadratic section Opamp requirements • Charge transfer accuracy • Noise McCreary, JSSC Dec 75, 371-379 Switched-current filters
Switched-capacitor filters
Willy Sansen
KULeuven, ESAT-MICAS Leuven, Belgium
willy.sansen@esat.kuleuven.be
Willy Sansen
10-05
N171
Switched-Capacitor Filters
Willy Sansen
10-05
• • •
Gregorian, IEEE Proc. Aug 83, 941-986
N178
Capacitors: metal-n+ & Metal-poly
Carea ≈ 5 fF/µm2 Cp ≈ 1.2 fF/µm2 Carea / Cp ≈ 1/4 • Voltage dependent • Rsub: noise
-
R1
R2
f-3dB
f
Ratio’s of R: 0.5% accuracy Absolute value of RC : 20 % accuracy
Willy Sansen
10-05
N174
Low-Pass Filter with switched C’s
C C
1 2
Av0 =
C1 C2
fc C2 f-3db = 2π C
c c
Leakage i = C
dVC
dt = Tc/2 with Tc = 1/fcmin i = 4 Hz or 4 kHz (125o) fcmin = 2 Cmin ∆Vc
Willy Sansen
10-05
N1721
Clock Feed-Through
Overlap Capacitors Covl C Covl ≈ W Covlo W ↑ ⇒ R ↓ but Covl ↑
VDD = 5V
VIN
3.0 4.0 5.0
VDD = 1.8 V
VIN
1.5 2.0
Willy Sansen
10-05
N1718
Time constant of Ron
Vin 1 Vout Vin C Ron Vout C
t Vout = Vin (1-exp()) RC Ø ts = RC ln(1/ε) ts ≈ 7 RC for ε = 0.1 % Speed Ø if large C (low noise) large R (small switch)
N1712
Switched-Capacitor Filters
• Introduction : principle • Technology: •
• MOS capacitors • MOST switches SC Integrator • SC integrator : Exact transfer function • Stray insensitive integrator • Basic SC-integrator building blocks SC Filters : LC ladder / bi-quadratic section Opamp requirements • Charge transfer accuracy • Noise McCreary, JSSC Dec 75, 371-379 Switched-current filters
Willy Sansen
10-05
N1723
Clock injection & Charge redistribution
Willy Sansen
10-05
Vin Vout ts
ε
time
N1719
Maximum frequency of operation
For W/L = 2 and VGS-VT ≈ 1 V Ron ≈ 10 kΩ For C ≈ 1 pF For ε ≈ 0.1% ts = 7 RC ≈ 70 ns Tc = 140 ns Ö fmax ≈ 7 MHz Due to only one switch Ö practical fmax : 1-10 MHz
C l o c k
Capacitors Switches Opamps
Willy Sansen
10-05
N177
Switched-Capacitor Filters
• Introduction : principle • Technology: •
• MOS capacitors • MOST switches SC Integrator • SC integrator : Exact transfer function • Stray insensitive integrator • Basic SC-integrator building blocks SC Filters : LC ladder / bi-quadratic section Opamp requirements • Charge transfer accuracy • Noise McCreary, JSSC Dec 75, 371-379 Switched-current filters
Willy Sansen
10-05
N1710
Random Error (σ)
1%
σ
0.1%
Log (C)
local vs global tox effects
Willy Sansen
10-05
N1711
Capacitances in nanometer CMOS
vias
• MIM capacitors • 5 metal layers, 0.35 fF/μm2 • Excellent matching • • • •
(V1-V2) R
For C = 1 pF & fc = 100 kHz R = 10 MΩ
Willy Sansen
10-05
N173
Low-Pass Filter with R’s and C
C Av Av0 vOUT 1
-20 dB/dec
Av0 =
R2 R1
1 f-3db = 2πR2C
+
vIN
Example : W = 3µm L = 0.7µm Covlo = 0.5 fF/µm
⇒ Covl ≈ 1 fF
∆V: Q = Covl (Vh-Vl) ≈ 1fF. 3V ≈ 3fC Q ⇒ ∆V ≈ ≈ 3fC/1pF ≈ 3 mV C
Willy Sansen
10-05
N1722
Charge redistribution
φ1
ts
Tmax = 1/fmax
L Ð Ö Ron Ð
Willy Sansen
10-05
N1720
Minimum frequency of operation
VC 0 φ1 φ2 φ1 φ2 t ∆VC
dt Tc i is 10 nA/cm2 at 25o is 10 µA/cm2 at 125o For Cmin ≈ 0.25 pF (mismatch) For 10x1 µm: 2 fA (25o) o) or 2 pA (125 ∆V = 1% of 0.1 V or ∆V = 1 mV
10-05
+
vOUT v 1 IN
2
C1
vOUT
N175
+
vIN
-
R1
R2
C2
Example of 4th-Order SC Low-Pass filter