Allegro操作说明(中文) Word 文档

26、非电气引脚零件的制作1、建圆形钻孔：（1）、parameter：没有电器属性（non-plated）（2）、layer：只需要设置顶层和底层的regular pad，中间层以及阻焊层和加焊层都是null。

注意：regular pad要比drill hole大一点27、Allegro建立电路板板框步骤：1、设置绘图区参数，包括单位，大小。

2、定义outline区域3、定义route keepin区域（可使用Z-copy操作）4、定义package keepin区域5、添加定位孔28、Allegro定义层叠结构对于最简单的四层板，只需要添加电源层和底层，步骤如下：1、Setup –> cross-section2、添加层，电源层和地层都要设置为plane，同时还要在电气层之间加入电介质，一般为FR-43、指定电源层和地层都为负片（negtive）4、设置完成可以再Visibility看到多出了两层：GND和POWER5、铺铜（可以放到布局后再做）6、z-copy –> find面板选shape（因为铺铜是shape）–> option面板的copy to class/subclass选择ETCH/GND（注意选择create dynamic shape）完成GND层覆铜7、相同的方法完成POWER层覆铜Allegro生成网表1、重新生成索引编号：tools –> annotate2、DRC检查：tools –> Design Rules Check，查看session log。

3、生成网表：tools –> create netlist，产生的网表会保存到allegro文件夹，可以看一下session log内容。

29、Allegro导入网表1、file –> import –> logic –> design entry CIS（这里有一些选项可以设置导入网表对当前设计的影响）2、选择网表路径，在allegro文件夹。

3、点击Import Cadence导入网表。

4、导入网表后可以再place –> manully –> placement list选components by refdes查看导入的元件。

5、设置栅格点，所有的非电气层用一套，所有的电气层用一套。

注意手动放置元件采用的是非电气栅格点。

6、设置drawing option，status选项会显示出没有摆放元件的数量，没有布线的网络数量30、Allegro手工摆放元件1、place –> manully –> components by refdes可以看到工程中的元件，可以利用selection filters进行筛选。

另外也可以手工摆放库里的元件。

还可以将对话框隐藏（hide），并且右键–> show就可以显示了。

2、如何镜像摆放到底层？方法一：先在option选mirror，在选器件方法二：先选器件，然后右键–> mirror方法三：setup –> drawing option –> 选中mirror，就可进行全局设置方法四：对于已摆放的零件，Edit –> mirror在find面板选中symbol，再选元件这样放好元件后就会自动在底层。

3、如何进行旋转？方法一：对于已经摆放的元件，Edit –> move 点击元件，然后右键–> rotate就可以旋转方法二：摆放的时候进行旋转，在option面板选择rotate35、Allegro快速摆放元件1、开素摆放元件：place –> quickplace –> place all components2、如何关闭和打开飞线？关闭飞线：Display –> Blank Rats –> All 关闭所有飞线打开飞线：Display –> Show Rats –> All 打开所有飞线3、快速找器件：Find面板–> Find By Name –> 输入名字36、Allegro布局基本知识1、摆放的方法：Edit –> move或mirror或rotate2、关于电容滤波，当有大电容和小电容同时对一点滤波时，应该把从小电容拉出的线接到器件管脚。

即靠近管脚的为最小的电容。

3、各层颜色设置：top –> 粉色；bottom –> 蓝色37、约束规则的设置概要1、约束的设置：setup –> constrains –> set standard values 可以设置线宽，线间距。

间距包括：pin to pin、line to pin、line to line等2、主要用spacing rule set 和physical rule set38、约束规则设置具体方法1、在进行设置时，注意在Constrain Set Name选择Default。

这样只要是没有特殊指定的网络，都是按照这个规则来的。

2、一般设置规则：pin to pin为6mil，其他为8mil。

3、Phsical Rule中设置最大线宽，最小线宽，颈状线（neck），差分对设置（这里设置的优先级比较低，可以不管，等以后专门对差分对进行设置），T型连接的位置，指定过孔4、添加一个线宽约束：先添加一个Constrain Set Name，在以具体网络相对应。

40、区域规则设置1、设定特定区域的规则，例如，对于BGA器件的引脚处需要设置线宽要窄一些，线间距也要窄一些。

2、setup –> constraints –> constraint areas –> 选中arears require aTYPE property –> add 可以看到options面板的class/subclass为BoardGeometry/Constraint_Area –> 在制定区域画一个矩形–> 点击矩形框，调出edit property –> 指定间距（net spacing type）和线宽(net physicaltype) –> 在assignment table进行指定41、创建总线1、打开约束管理器（electronical constraint spreadsheet）2、显示指定网络飞线：Display –> show rats –> net 然后在约束管理器中选择要显示的网3、如果要设置等长线，但是在线上有端接电阻，那么需要进行设置（x net），使得计算的就需要为每一个端接电阻设置仿真模型库，设置完成以后，就可以在约束管理器中的看到4、添加信号仿真模型库：Analyze –> SI/EMI Sim –> Library 添加模型库–> Add existin path5、对每个新建添加模型：Analyze –> SI/EMI Sim –> Model 会显示出工程中的器件，然后型。

对于系统库里面的元件有自己的模型库，可以利用Auto Setup自动完成。

对于系统库find model6、在约束管理器中，点击object –> 右键，即可利用filter选择需要选择的网络，可以选择7、创建总线：在约束管理器中，选择net –> routing –> wiring 然后选择需要创建为总线的–> bus42、设置拓扑约束44、线长约束规则设置1、对线长的要求，实际就是设置延时，可以按照长度来设置，也可以按照延时来设置2、打开约束管理器–> Electronic constraint set –> All constraint –> User–defined 选择在设置拓扑结构时设置好的网络–> 右键选择SigXplore–> 在pro delay里选择。

也就是说如果要想设置线长约束，需要先定义一个拓扑结构，然后再指定这个拓扑结构的网络约束。

45、相对延迟约束规则设置（即等长设置）1、在设置相对延迟约束之前也需要先建立拓扑约束2、在拓扑约束对话框–> set constraint –> Rel Prop Delay 设定一个新规则的名称–> 指定网络起点和终点–> 选择local（对于T型网络的两个分支选择此选项）和global（对于总线型信号）47、布线准备1、设置颜色：Display –> color/visibility 其中group主要设置：stack-up，geometry，component，area2、高亮设置：Display –> color/visibility –> display选项：temporaryhighlight和permanent highlight 然后再在display –> highlight选择网络就可以高亮了。

但是此时高亮的时候是虚线，可能看不清，可以在setup –>user preferences –> display –> display_nohilitefont 打开此选项也可以设置display_drcfill，将DRC显示也表示为实现，容易看到。

另外DRC 标志大小的设置在setup –> drawing option –> display –> DRC marker size3、布局的时候设置的栅格点要打一些，在布线的时候，栅格点要小一些4、执行每一个命令的时候，注意控制面板的选项，包括option，find，visibility5、不同颜色高亮不同的网络：display highlight –> find面板选择net –> option面板选择颜色，然后再去点击网络。

53、差分布线1、差分线走线：route –> conect然后选择差分对中的一个引脚，如果已经定义了差分对，就会自动进行差分对布线。

2、如果在差分布线时想变为单端走线，可以点击右键：single trace mode 54、蛇形走线1、群组走线：route –> 选择需要布线的飞线这样就可以多根线一起走线了–> 但快到走线的目的焊盘时，右键–> finish 可以自动完成–> 再利用slide进行修线2、常用的修线命令：（1）、edit –> delete 然后再find中可以选择Cline（删除整跟线）、vias、Cline Segs（只删除其中的一段）（2）、route –> slide 移动走线（3）、route –> spread between voids 并在控制面板的options栏输入void clearance即可进行自动避让。