组合逻辑电路的设计方法.ppt
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3. 变换：Z=A’BC+AB’C+ABC’+ABC 写成上式对应的形式： Z ABC ABC ABC ABC ＝0（ BC） A(BC ) A(BC) 1 (BC ) 两 式 对 照 ， 只 需A1 B、A0 C、D0 0、 D1 A、D2 A、D3 1即 可 。
4. 画出逻辑图
按 照 上 式 ， 只 需A2 A、A1 B、 A0 C， 并 将m3、m5、m6、m7 接 至与非门即可。
4. 画出逻辑图
二、选用数据选择器
1. 逻辑抽象 2. 写出逻辑表达式
正 常 工 作 状 态 下 （S＝1） ， Y D0 ( A1A0） D（1 A1 A0） D（2 A1 A0） D（3 A1 A0）
三、修改逻辑设计
只要逻辑函数在一定的条件下能化成Y=AA’ 或 Y=A+A’ 的形式，则可判定其电路有竞争—冒险的可能。 形式为Y=AA’的可能将出现正向尖峰脉冲； 形式为Y=A+A’的可能将出现负向尖峰脉冲。
如 Y=AB+A’C 在 B=C=1的条件下， Y=A+A’ ，可能将有负向尖峰脉冲出现。
1
00
1
01
0
1
若初态 Q = 0
0
10 0
若初态 Q = 1
S=1 、 R=1 状态不确定
无论初态Q 为0或1，触发器的次态Q*和Q’*都为0 。
触发器的输出既不是0态，也不是1态
1
0
当S、R 同时回到0时，由于两个或非
Βιβλιοθήκη Baidu
门的延迟时间无法确定，使得触发器
最终稳定状态也不能确定。
Z ABC ABC ABC ABC
输入变量 AB C 00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
输出 Z 0 0 0 1 0 1 1 1
3. 选用小规模集成的门电路 4. 化简
Z ABC ABC ABC ABC
用与门和或门
用与非门
Z AB AC BC
集成器件）。
例：要求为某旅店设计一个客房服务呼叫系统。已知该旅店有 1~9号共9个房间。每间内设置有一个呼叫开关，分别为K1~K9。 当1号房间的呼叫开关K1合上时，无论其他房间里的呼叫开关 K2~K9是否合上，服务员值班室的数码管显示器应显示数字1。 当K1没有合上而K2合上时，无论K3~K9是否合上，数码显示 器应显示数字2。依此类推，只有当K1~K8全未合上而K9合上 时，才显示数字9。
4.3.2 复杂电路的设计
采用层次化的设计方法
1. 将整个逻辑电路划分成若干个比较大的顶级模块。 2. 再将其逐级划分成更小的模块，直到划分为能够实现的、
规模较小的底层模块电路为止。
实现方式 1. 自顶向下：从获得最佳电路性能出发进行模块的划分和
设计，并不考虑这些模块是否已经存在。 2. 自底向上：力图将电路划分成已经有的电路模块（标准
解：根据对设计要求的分析，首先可以将整个呼叫系统逻 辑电路划分为优先编码器、代码转换电路和数码显示电路三个 模块。
数码显示电路又可划分为七段显示译码器、数码管驱动电 路和七段数码显示器。
按照信号的传递路线把现成的集成器件连接起来。
4.4 组合逻辑电路中的竞争－冒险现象
一、什么是“竞争”
两个输入信号“同时向相反的逻辑电平变化”，称存在 “竞争”
二、只要存在输入信号的竞争，就有可能产生输出尖 峰脉冲噪声的危险，这种现象称为“竞争－冒险” 现象。
AA’型(1型)冒险
A+A’型(0型)冒险
消除竞争－冒险现象的方法
一、在输出端与地之间并联滤波电容 缺点：增加了门电路的传输延迟时间，并使输出电压波形的
边沿变缓。 二、引入选通信号
将选通信号的有效作用时间选在输入信号变化结束后， S=1期间的输出信号不会出现尖峰。
4.3 组合逻辑电路的设计方法
4.3.1 简单电路的设计
1. 逻辑抽象 • 分析因果关系，确定输入/输出变量 • 定义逻辑状态的含意（赋值） • 列出真值表 2. 从真值表写出逻辑函数式 3. 选定器件的类型 4. 根据所选器件，化简或变换逻辑函数式： 若用SSI的门电路，则要求将逻辑式化为最简式 若用MSI组合逻辑电路，则要求将逻辑式变换成所用器件的
若将原逻辑关系 改为 Y=AB+A’C+BC 则可在B=C=1时，使Y=A+A’+1=1，
确保没有负向尖峰脉冲出现，消除了原逻辑设计中的竞争 — 冒险。
重点难点
重点： 组合逻辑电路的概念 组合逻辑电路的分析与设计方法 常用组合电路模块的功能及应用 组合电路的竞争-冒险的判断
难点： 灵活运用常用组合电路模块进行电路设计
0
11
0
00
0
0
0
1
若初态 Q = 1
若初态 Q = 0
R=0、S=0
状态不变
R=0、S=1 置1
无论初态Q为0或1，锁存器的次态为1态。 信号消失后新 的状态将被记忆下来。
0
11
0
01 0
1
0
若初态 Q = 1
1
01
若初态 Q = 0
R=1、S=0 置0
无论初态Q 为0或1，锁存器的次态为0态。 信号消失后 新的状态将被记忆下来。
第5章 触发器
5.1 SR锁存器
1. 由或非门组成的SR锁存器
电路有两个互补的输出端
Q端的状态定义为电路输出状态 “0”态：Q=0、Q’=1 “1”态：Q=1、Q’=0
R、S输入信号为高电平有效 R端称为复位端或清零（0）端 S端称为置位（1）端
1) 工作原理 现态：输入信号作用前Q端的状态，现态用Q 表示。 次态：输入信号作用后Q端的状态，次态用Q *表示。
Z (( AB AC BC )) (( AB)( AC )(BC ))
5. 画出逻辑图
采用中规模集成的常用组合逻辑电路设计
一、 选用译码器和门电路
1. 逻辑抽象 2. 写出逻辑表达式
Z ABC ABC ABC ABC
3. 变换
Z ABC ABC ABC ABC ＝m3 m5 m6 m7 ＝(m3m5m6m7 )
逻辑式相似的形式。 若用PLD，则可以通过在计算机上运行EDA软件自动完成。
5. 画出逻辑电路图
例：设计一个三人表决逻辑电路，规定必须有两人 以上同意，方案方可通过。
1. 逻辑抽象 三人态度为A、B、C，且1状态 代表同意，0状态代表不同意。 表决结果以Z表示，且1为提案通 过，0为未通过。
2. 写出逻辑表达式
4. 画出逻辑图
按 照 上 式 ， 只 需A2 A、A1 B、 A0 C， 并 将m3、m5、m6、m7 接 至与非门即可。
4. 画出逻辑图
二、选用数据选择器
1. 逻辑抽象 2. 写出逻辑表达式
正 常 工 作 状 态 下 （S＝1） ， Y D0 ( A1A0） D（1 A1 A0） D（2 A1 A0） D（3 A1 A0）
三、修改逻辑设计
只要逻辑函数在一定的条件下能化成Y=AA’ 或 Y=A+A’ 的形式，则可判定其电路有竞争—冒险的可能。 形式为Y=AA’的可能将出现正向尖峰脉冲； 形式为Y=A+A’的可能将出现负向尖峰脉冲。
如 Y=AB+A’C 在 B=C=1的条件下， Y=A+A’ ，可能将有负向尖峰脉冲出现。
1
00
1
01
0
1
若初态 Q = 0
0
10 0
若初态 Q = 1
S=1 、 R=1 状态不确定
无论初态Q 为0或1，触发器的次态Q*和Q’*都为0 。
触发器的输出既不是0态，也不是1态
1
0
当S、R 同时回到0时，由于两个或非
Βιβλιοθήκη Baidu
门的延迟时间无法确定，使得触发器
最终稳定状态也不能确定。
Z ABC ABC ABC ABC
输入变量 AB C 00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
输出 Z 0 0 0 1 0 1 1 1
3. 选用小规模集成的门电路 4. 化简
Z ABC ABC ABC ABC
用与门和或门
用与非门
Z AB AC BC
集成器件）。
例：要求为某旅店设计一个客房服务呼叫系统。已知该旅店有 1~9号共9个房间。每间内设置有一个呼叫开关，分别为K1~K9。 当1号房间的呼叫开关K1合上时，无论其他房间里的呼叫开关 K2~K9是否合上，服务员值班室的数码管显示器应显示数字1。 当K1没有合上而K2合上时，无论K3~K9是否合上，数码显示 器应显示数字2。依此类推，只有当K1~K8全未合上而K9合上 时，才显示数字9。
4.3.2 复杂电路的设计
采用层次化的设计方法
1. 将整个逻辑电路划分成若干个比较大的顶级模块。 2. 再将其逐级划分成更小的模块，直到划分为能够实现的、
规模较小的底层模块电路为止。
实现方式 1. 自顶向下：从获得最佳电路性能出发进行模块的划分和
设计，并不考虑这些模块是否已经存在。 2. 自底向上：力图将电路划分成已经有的电路模块（标准
解：根据对设计要求的分析，首先可以将整个呼叫系统逻 辑电路划分为优先编码器、代码转换电路和数码显示电路三个 模块。
数码显示电路又可划分为七段显示译码器、数码管驱动电 路和七段数码显示器。
按照信号的传递路线把现成的集成器件连接起来。
4.4 组合逻辑电路中的竞争－冒险现象
一、什么是“竞争”
两个输入信号“同时向相反的逻辑电平变化”，称存在 “竞争”
二、只要存在输入信号的竞争，就有可能产生输出尖 峰脉冲噪声的危险，这种现象称为“竞争－冒险” 现象。
AA’型(1型)冒险
A+A’型(0型)冒险
消除竞争－冒险现象的方法
一、在输出端与地之间并联滤波电容 缺点：增加了门电路的传输延迟时间，并使输出电压波形的
边沿变缓。 二、引入选通信号
将选通信号的有效作用时间选在输入信号变化结束后， S=1期间的输出信号不会出现尖峰。
4.3 组合逻辑电路的设计方法
4.3.1 简单电路的设计
1. 逻辑抽象 • 分析因果关系，确定输入/输出变量 • 定义逻辑状态的含意（赋值） • 列出真值表 2. 从真值表写出逻辑函数式 3. 选定器件的类型 4. 根据所选器件，化简或变换逻辑函数式： 若用SSI的门电路，则要求将逻辑式化为最简式 若用MSI组合逻辑电路，则要求将逻辑式变换成所用器件的
若将原逻辑关系 改为 Y=AB+A’C+BC 则可在B=C=1时，使Y=A+A’+1=1，
确保没有负向尖峰脉冲出现，消除了原逻辑设计中的竞争 — 冒险。
重点难点
重点： 组合逻辑电路的概念 组合逻辑电路的分析与设计方法 常用组合电路模块的功能及应用 组合电路的竞争-冒险的判断
难点： 灵活运用常用组合电路模块进行电路设计
0
11
0
00
0
0
0
1
若初态 Q = 1
若初态 Q = 0
R=0、S=0
状态不变
R=0、S=1 置1
无论初态Q为0或1，锁存器的次态为1态。 信号消失后新 的状态将被记忆下来。
0
11
0
01 0
1
0
若初态 Q = 1
1
01
若初态 Q = 0
R=1、S=0 置0
无论初态Q 为0或1，锁存器的次态为0态。 信号消失后 新的状态将被记忆下来。
第5章 触发器
5.1 SR锁存器
1. 由或非门组成的SR锁存器
电路有两个互补的输出端
Q端的状态定义为电路输出状态 “0”态：Q=0、Q’=1 “1”态：Q=1、Q’=0
R、S输入信号为高电平有效 R端称为复位端或清零（0）端 S端称为置位（1）端
1) 工作原理 现态：输入信号作用前Q端的状态，现态用Q 表示。 次态：输入信号作用后Q端的状态，次态用Q *表示。
Z (( AB AC BC )) (( AB)( AC )(BC ))
5. 画出逻辑图
采用中规模集成的常用组合逻辑电路设计
一、 选用译码器和门电路
1. 逻辑抽象 2. 写出逻辑表达式
Z ABC ABC ABC ABC
3. 变换
Z ABC ABC ABC ABC ＝m3 m5 m6 m7 ＝(m3m5m6m7 )
逻辑式相似的形式。 若用PLD，则可以通过在计算机上运行EDA软件自动完成。
5. 画出逻辑电路图
例：设计一个三人表决逻辑电路，规定必须有两人 以上同意，方案方可通过。
1. 逻辑抽象 三人态度为A、B、C，且1状态 代表同意，0状态代表不同意。 表决结果以Z表示，且1为提案通 过，0为未通过。
2. 写出逻辑表达式