最新(Multisim数电仿真)半加器和全加器

合集下载

实验二 组合逻辑电路(半加器、全加器)

实验二 组合逻辑电路(半加器、全加器)

《数字电子技术B》实验报告班级:姓名学号:实验二组合逻辑电路(半加器、全加器)一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及材料74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1片三、实验内容(如果有可能,附上仿真图)1.组合逻辑电路功能测试。

(1).用2片74LS00组成图2.1所示逻辑电路。

为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。

(2).图中A、B、C接电平开关,Y1,Y2接发光管电平显示。

(3).接表2.1要求,改变A、B、C的状态填表并写出Y1,Y2逻辑表达式。

(4).将运算结果与实验比较。

表2.1Y1=A+B Y2=(A’*B)+(B’*C)2.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知,半加器Y是A、B的异或,而进位Z是A、B相与,故半加器可有一个集成异或门和二个与非门组成如图2.2。

图2.2(1).在实验仪上用异或门和与门接成以上电路。

A、B接电平开关K,Y,Z接电平显示。

(2).按表2.2要求改变A、B状态,填表。

表2.23.(1).写出图2.3电路的逻辑表达式。

(2).根据逻辑表达式列真值表。

表2.3(5)按原理图选择与非门并接线进行测试,将测试结果记入表2.4,并与上表进行比较看逻辑功能是否一致。

4. 测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成,在实验中,常用一块双异或门、一个与或非门和一个与非门实现。

(1).画出用异或门、与或非门和非门实现全加器的逻辑电路图,写出逻辑表达式。

(2).找出异或门、与或非门和与门器件按自己画出的图接线。

接线时注意与或非门中不用的与门输入端接地。

(3).当输入端A i、B i及C i-1为下列情况时,用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。

半加器和全加器的设计

半加器和全加器的设计

一、一、 半加器和全加器的设计半加器和全加器的设计
1.1. 实验目的:通过一位全加器的设计和仿真,熟悉基于Quartus QuartusⅡ软件进行原理图设Ⅱ软件进行原理图设计的基本流程。

该全加器通过两步实现,首先设计一个半加器,将半加器生成原理图符号,以供调用,然后用半加器构成全加器。

以供调用,然后用半加器构成全加器。

2.2. 原理图设计源文件原理图设计源文件
(1)半加器的设计原理图)半加器的设计原理图
图1-1 半加器原理图半加器原理图
(2)全加器的设计原理图)全加器的设计原理图
图1-2 全加器原理图全加器原理图
3.3. 设计仿真图设计仿真图
(1) 半加器的功能仿真图半加器的功能仿真图
图1-3 半加器功能仿真图半加器功能仿真图
(2) 全加器的功能仿真图全加器的功能仿真图
图1-4 全加器功能仿真图全加器功能仿真图。

实验二组合逻辑电路实验(半加器、全加器)

实验二组合逻辑电路实验(半加器、全加器)

5、记录实验结果(三)
3.全加器组合电路的逻辑功能测试
Ai
Bi
Ci-1
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Z
X1
X2
X3
Si
Ci
5、记录实验结果(四)
自己设计实现逻辑函数,给出逻辑电路连接图,并连接调试。
5、记录实验结果(选做)
(1)画出用异或门、或非门和与非门实现全加器的逻辑电路图,写出逻辑表达式。 (2)找出异或门、或非门和与非门器件,按自己设计画出的电路图接线,注意:接 线时,或非门中不用的输入端应该接地。与非门中不用的输入端应该接VCC。 (3)当输入端Ai Bi Ci-1为下列情况时,测量Si和Ci的逻辑状态并填入表格中
0
0
1
0
1
1
1
0
1
1
1
输出
Y1
Y2
(1)按上图接线(注意数字编号与芯片管脚编号对应) (2)写出Y2的逻辑表达式并化简。 (3)图中A、B、C接实验箱下方的逻辑开关,Y1,Y2接实验箱上方的电平显示发光管。 (4)按表格要求,拨动开关,改变A、B、C输入的状态,填表写出Y1,Y2的输出状态。 (5)将运算结果与实验结果进行比较 。
每个小组在数字电路试验箱上找到本次实验所需要的芯片 ,并查看芯片形状是否完好,芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)

实验二组合逻辑电路实验(半加器、全加器)

实验二组合逻辑电路实验(半加器、全加器)
1 实验目的 2 实验设备 3 实验内容与步骤
掌握 验证 学会
实验目的
组合逻辑电路的功能测试
数 法半字加电器路和实全验加箱器及的示逻波辑器功的能使用方 二进制数的运算规律
实验设备
序号 名称
型号与规格 数量
1 数字电路实验箱
THD-1
1
2 二输入四与非门
74LS00
3
3 二输入四异或门
74LS86
0
0
1
0
1
1
1
0
1
1
1
输出
Y1
Y2
(1)按上图接线(注意数字编号与芯片管脚编号对应) (2)写出Y2的逻辑表达式并化简。 (3)图中A、B、C接实验箱下方的逻辑开关,Y1,Y2接实验箱上方的电平显示发光管。 (4)按表格要求,拨动开关,改变A、B、C输入的状态,填表写出Y1,Y2的输出状态。 (5)将运算结果与实验结果进行比较 。
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习,加强练习, 巩固成果,学以致用!
Goodbye!
每个小组在数字电路试验箱上找到本次实验所需要的芯片 ,并查看芯片形状是否完好,芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)
1.组合逻辑电路功能测试 (选用芯片74LS00)

数字电子技术 实验7 半加器、全加器、数据选择器、分配器及其应用

数字电子技术 实验7 半加器、全加器、数据选择器、分配器及其应用

教学时间:年月日第周星期节授课班级:本次课课时: 2 总第70节教学内容(课题):实验7 半加器、全加器、数据选择器、分配器及其应用教学目标:1.掌握中规模集成电路数据选择器的工作原理及逻辑功能。

2.熟悉利用译码器或者数据选择器构成任意逻辑函数的方法。

3.验证加法器的功能。

4.验证分配器的功能。

教学重点:数据选择器的应用。

教学难点:加法器和分配器的验证。

教学方法:课堂讲授教具及其他教学材料:多媒体课件、TAFE教材教学过程设计:复习并导入新课:问题:1.用译码器实现逻辑函数的方法是什么?2.用数据选择器实现逻辑函数的方法是什么?3.半加器和全加器的原理是什么?● 事先给学生的预习材料:实验课题:实验七 半加器、全加器、数据选择器、分配器及其应用一、实验目的:1、掌握中规模集成电路数据选择器的工作原理及逻辑功能。

2、熟悉利用译码器或者数据选择器构成任意逻辑函数的方法。

3、熟悉加法器、分配器的特点和应用。

二、实验原理电路:同学预习实验时自己画出。

三、实验设备及器件:数字逻辑电路实验箱1个。

74LS138 3-8线译码器1片,74LS151 8选1数据选择器1片。

74LS20 7-1所示。

(a )(c )74LS138 图7-1 集成电路引脚图四、实验测试电路由集成电路引脚图结合原理图,由同学自己画出。

五、实验内容与步骤1、用译码器实现函数F=AB+BC 。

参照原理图和测试电路图搭接电路,并观察电路的功能。

2、用数据选择器实现函数F=AB+C 。

参照原理图和测试电路图搭接电路,并观察电路的功能。

3、选做:用译码器74LS138实现全加器。

4、选做:用8选1数据选择器实现函数 F=ABC+D 。

六、实验注意事项:1、注意集成电路输入控制端和输出控制端的信号;2、74LS138集成块搭接中注意输出信号的处理;3、74LS20使用时注意NC 端的处理。

七、实验结论:● 新课讲解:1、用译码器实现函数F=AB+B C 。

(Multisim数电仿真)半加器和全加器教学总结

(Multisim数电仿真)半加器和全加器教学总结

(M u l t i s i m数电仿真)半加器和全加器实验3.5 半加器和全加器一、实验目的:1.学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。

2.学会用逻辑分析仪观察全加器波形:3.分析二进制数的运算规律。

4. 掌握组合电路的分析和设计方法。

5.验证全加器的逻辑功能。

二、实验准备:组合电路的分析方法是根据所给的逻辑电路,写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表),从而评定该电路的逻辑功能的方法。

一般是首先对给定的逻辑电路,按逻辑门的连接方法,逐一写出相应的逻辑表达式,然后写出输出函数表达式,这样写出的逻辑函数表达式可能不是最简的,所以还应该利用逻辑代数的公式或者卡诺图进行简化。

再根据逻辑函数表达式例Array如:要分析如图3.5.1所示电路的逻辑功能。

图3.5.11.写输出函数Y的逻辑表达式:W=..........................................3.5.1AABBABWWCX=.........................................3.5.2WCCXXDY=..........................................3.5.3DXD2.进行化简:W+=A=....................................................3.5.4 AB+BABBABAWCWC+=....................…..3.5.5=++X+ACABCACBBCABDCCBBYXDDXDAA+=++A++=DBCDABCCDB+...........................…...3.5.6A+A+CABDBCDCDBA3. 列真值表:表3.5.1:4.功能说明:逻辑图是一个检奇电路。

输入变量的取值中,有奇数个1 则有输出,否则无输出。

组合电路的设计目的就是根据实际的逻辑问题,通过写出它的真值表和逻辑函数表达式,最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。

《数字电路》组合逻辑电路(半加器全加器及逻辑运算)实验

《数字电路》组合逻辑电路(半加器全加器及逻辑运算)实验

《数字电路》组合逻辑电路(半加器全加器及逻辑运算)实验一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验设备74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片数字电子技术试验箱三、实验内容及步骤1、组合逻辑电路功能测试。

(1)用2片74LS00组成图5-1所示逻辑电路。

为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。

(2)图中A、B、C接电平开关(K1、K2、K3),Y1、Y2接发光管(L1、L2)电平显示。

(3)按表5-3要求,改变A、B、C的状态,填表并写出Y1、Y2逻辑表达式。

(4)将运算结果与理论值比较。

图5-1表5-3=A+A’BY1Y=A’B+B’C22、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知,半加器Y是A、B的异或,而进位Z是A、B 相与,故半加器可用一个集成异或门和二个与非门组成,如图5-2。

(1)在实验仪上用异或门和与非门接成以上电路。

A、B接电平开关K1、K2;Y、Z接电平显示(L1、L2)。

(2)按表5-4要求改变A、B状态,填表。

图5-2 表5-43、测试全加器的逻辑功能。

(1)写出图5-3电路的逻辑表达式。

(2)根据逻辑表达式列真值表。

(表5-5)(3)根据真值表画逻辑函数Si 、Ci的卡诺图。

图5-3(4)填写表5-5各点状态。

表5-5四、实验心得组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。

组合逻辑电路是指在任何时刻,输出状态只决定于同一时刻各输入状态的组合,而与电路以前状态无关,而与其他时间的状态无关。

分析方法:1、根据逻辑电路写出逻辑表达式。

2、逻辑表达式化简。

3、根据逻辑表达式画出真值表。

与逻辑表示只有在决定事物结果的全部条件具备时,结果才发生。

实验二 组合逻辑电路(半加器、全加器)

实验二 组合逻辑电路(半加器、全加器)

《数字电子技术B》实验报告班级:姓名学号:实验二组合逻辑电路(半加器、全加器)一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及材料74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1片三、实验内容(如果有可能,附上仿真图)1.组合逻辑电路功能测试。

(1).用2片74LS00组成图2.1所示逻辑电路。

为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。

(2).图中A、B、C接电平开关,Y1,Y2接发光管电平显示。

(3).接表2.1要求,改变A、B、C的状态填表并写出Y1,Y2逻辑表达式。

(4).将运算结果与实验比较。

表2.1Y1=A+B Y2=(A’*B)+(B’*C)2.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知,半加器Y是A、B的异或,而进位Z是A、B相与,故半加器可有一个集成异或门和二个与非门组成如图2.2。

图2.2(1).在实验仪上用异或门和与门接成以上电路。

A、B接电平开关K,Y,Z接电平显示。

(2).按表2.2要求改变A、B状态,填表。

表2.23.(1).写出图2.3电路的逻辑表达式。

(2).根据逻辑表达式列真值表。

表2.3(5)按原理图选择与非门并接线进行测试,将测试结果记入表2.4,并与上表进行比较看逻辑功能是否一致。

4. 测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成,在实验中,常用一块双异或门、一个与或非门和一个与非门实现。

(1).画出用异或门、与或非门和非门实现全加器的逻辑电路图,写出逻辑表达式。

(2).找出异或门、与或非门和与门器件按自己画出的图接线。

接线时注意与或非门中不用的与门输入端接地。

(3).当输入端A i、B i及C i-1为下列情况时,用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。

(Multisim数电仿真)半加器和全加器

(Multisim数电仿真)半加器和全加器

实验3.5半加器和全加器、实验目的:1. 学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。

2 •学会用逻辑分析仪观察全加器波形:3. 分析二进制数的运算规律。

4. 掌握组合电路的分析和设计方法。

5. 验证全加器的逻辑功能。

、实验准备:组合电路的分析方法是根据所给的逻辑电路,写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表),从而评定该电路的逻辑功能的方法。

一般是首先对给定的逻辑电路,按逻辑门的连接方法,逐一写出相应的逻辑表达式,然后写出输出函数表达式,这样写出的逻辑函数表达式可能不是最简的,所以还应该利用逻辑代数的公式或者卡诺图进行简化。

再根据逻辑函数表达式写出它的真值表,最后根据真值表分析出函数的逻辑功能。

例如:要分析如图3.5.1所示电路的逻辑功能。

图3.5.11. 写输出函数丫的逻辑表达式:W 二AAB ABB ......................................... 3.5.1X =WWC WCC ....................................... 3.5.2丫= XXD XDD ........................................ 3.5.32. 进行化简:W = AAB ABB 二AB AB ................................................................... 3.5.4X =WC Wc 二 ABC ABC ABC ABC ............................................... 5.5 …..3.Y =XD X D 二A BCD ABCD ABCD ABCD逻辑图是一个检奇电路。

输入变量的取值中,有奇数个 1则有输出,否则 无输出。

组合电路的设计目的就是根据实际的逻辑问题,通过写出它的真值表和逻辑 函数表达式,最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。

半加器和全加器实验报告

半加器和全加器实验报告

半加器和全加器实验报告数电实验报告半加全加器实验二半加/减器与全加/减器一、实验目的:(1)掌握全加器和半加器的逻辑功能。

(2)熟悉集成加法器的使用方法。

(3)了解算术运算电路的结构。

二、实验设备:1、74LS00(二输入端四与非门)2、74LS86(二输入端四异或门)3、数字电路实验箱、导线若干。

(74LS00引脚图)三、实验原理:两个二进制数相加,叫做半加,实现半加操作的电路,称为半加器。

A表示被加数,B表示加数,S表示半加和,Co 表示向高位的进位。

全加器能进行加数、被加数和低位来的信号相加,并给出该位的进位信号以及和。

四、实验内容:用74LS00和74LS86实现半加器、全加器的逻辑电路功能。

(一)半加器、半减器M=0时实现半加,M=1时实现半减,真值表如下:(74LS86引脚图)(半加器图形符号)2、S?B?A?A?BC?B(A?M)(二)全加器、全减器S?A?B?Ci-1Ci?BCi-1?(M?A)(B?C)五、实验结果半加器:S?B?A?A?B C?B(A?M)全加器:S?A?B?Ci-1Ci?C1M?C2M其中C1?(A?B)Ci?1?AB,C2?(AB)Ci?1?AB为了方便,以下Ci?1用C表示CI?(AB?AB)CM?(AB?AB)CM?ABM?ABM?ABCM?ABCM?ABCM?ABCM?ABM?ABM?ABCM?ABCM?ABCM?ABCM?(ABCM?ABCM?ABCM?ABCM ?BC?ABCM?ABCM?ABCM?ABCM?(M?A)(B?C)(BC)则Ci?BCi-1?(M?A)(B?C)六、心得体会本次实验做的是半加/减器和全加/减器两个电路,比上次实验复杂很多,因此充满了挑战性。

实验过程中,我认识到了在利用给定的电子元件进行实验设计来实现某一种或多种功能时,对电路的化简非常重要,而且要符合给定元件的限定条件,只有将电路化简成为能够与给定元件相符的情况下才能达到实验目的。

组合逻辑电路设计之全加器半加器

组合逻辑电路设计之全加器半加器

组合逻辑电路设计之全加器半加器全加器和半加器是组合逻辑电路中常用的两种基本电路。

全加器和半加器可以用于实现二进制数的加法运算。

在本文中,将详细介绍全加器和半加器的设计原理和电路结构。

一、半加器半加器是一个用于实现两个一位二进制数相加求和的电路。

半加器的输入包括两个二进制数A和B,输出包括二进制求和信号S和进位信号C。

```A----,--?--SB----,,--CGND```半加器的输出S等于输入A和B的异或(XOR)结果,输出C等于输入A和B的与(AND)结果。

半加器的真值表如下所示:A,B,S,C---,---,---,---0,0,0,00,1,1,01,0,1,01,1,0,1二、全加器全加器是一个用于实现三个一位二进制数相加求和的电路。

全加器的输入包括两个二进制数A和B,以及一个进位信号Cin(来自上一位的进位或者是初始进位信号),输出包括二进制求和信号S和进位信号Cout (输出给下一位的进位信号)。

```A----,--?---SB ----,,--CoutCin --,--?-------CGND```全加器的输出S等于输入A、B和Cin的异或(XOR)结果,输出Cout等于输入A、B和Cin的任意两个的与(AND)结果和输入A、B和Cin的三个的或(OR)结果的与(AND)结果。

全加器的真值表如下所示:A ,B , Cin , S , Cout---,---,-----,---,------0,0,0,0,00,0,1,1,00,1,0,1,00,1,1,0,11,0,0,1,01,0,1,0,11,1,0,0,11,1,1,1,1三、全加器的电路设计可以通过组合半加器的方式来设计一个全加器。

在全加器中,首先使用两个半加器实现输入A和B的求和结果(S1)和对应的进位(C1);然后再使用一个半加器将输入A和B之间的进位信号(Cin)与求和结果(S1)相加,得到最终的求和结果(S)和进位信号(Cout)。

实验二--组合逻辑电路实验(半加器、全加器)

实验二--组合逻辑电路实验(半加器、全加器)

实验步骤
1、检查芯片完好
每个小组在数字电路试验箱上找到本次实验所需要的芯片 ,并查看芯片形状是否完好,芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)
1.组合逻辑电路功能测试 (选用芯片74LS00)
输入
A
B
C
0
0
0
0
0
1
0
1
实验二组合逻辑电路实验半加实验二组合逻辑电路实验半加器全加器器全加器实验目的实验目的掌握掌握组合逻辑电路的功能测试验证验证数字电路实验箱及示波器的使用方学会学会二进制数的运算规律数字电路实验箱及示波器的使用方半加器和全加器的逻辑功能序号名称型号与规格数量数字电路实验箱thd1二输入四与非门74ls00二输入四异或门74ls86二输入端四或非门74ls022
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习,加强练习, 巩固成果,学以致用!
Goodbye!
以上有不当之处,请大家给与批评指正, 谢谢大家!
5、记录实验结果(二)
2.用异或门(74LS86)和与非门(74LS00)组成的半加器电路
输入
A
B
0
0
0
1
1
0
1
1
输出
Y
Z
(1)在数字电路实验箱上插入异或门和与非门芯片。输入端A、B接逻辑开 关,Y,Z接电平显示发光管。 (2)按表格要求,拨动开关,改变A、B输入的状态,填表写出y、z的输出 状态,并根据真值表写出y、z逻辑表达式。

实验二 组合逻辑电路(半加器、全加器)

实验二 组合逻辑电路(半加器、全加器)

《数字电子技术B》实验报告班级:姓名学号:实验二组合逻辑电路(半加器、全加器)一、实验目的1.掌握组合逻辑电路的功能测试。

2.验证半加器和全加器的逻辑功能。

3.学会二进制数的运算规律。

二、实验仪器及材料74LS00 二输入端四与非门 3片74LS86 二输入端四异或门 1 片74LS54 四组输入与或非门 1片三、实验内容(如果有可能,附上仿真图)1.组合逻辑电路功能测试。

(1).用2片74LS00组成图2.1所示逻辑电路。

为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。

(2).图中A、B、C接电平开关,Y1,Y2接发光管电平显示。

(3).接表2.1要求,改变A、B、C的状态填表并写出Y1,Y2逻辑表达式。

(4).将运算结果与实验比较。

表2.1Y1=A+B Y2=(A’*B)+(B’*C)2.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。

根据半加器的逻辑表达式可知,半加器Y是A、B的异或,而进位Z是A、B相与,故半加器可有一个集成异或门和二个与非门组成如图2.2。

图2.2(1).在实验仪上用异或门和与门接成以上电路。

A、B接电平开关K,Y,Z接电平显示。

(2).按表2.2要求改变A、B状态,填表。

表2.23.(1).写出图2.3电路的逻辑表达式。

(2).根据逻辑表达式列真值表。

表2.3(5)按原理图选择与非门并接线进行测试,将测试结果记入表2.4,并与上表进行比较看逻辑功能是否一致。

4. 测试用异或、与或和非门组成的全加器的逻辑功能。

全加器可以用两个半加器和两个与门一个或门组成,在实验中,常用一块双异或门、一个与或非门和一个与非门实现。

(1).画出用异或门、与或非门和非门实现全加器的逻辑电路图,写出逻辑表达式。

(2).找出异或门、与或非门和与门器件按自己画出的图接线。

接线时注意与或非门中不用的与门输入端接地。

(3).当输入端A i、B i及C i-1为下列情况时,用万用表测量S i和C i的电位并将其转为逻辑状态填入下表。

半加器、全加器实验

半加器、全加器实验

实验报告实验项目:半加器、全加器实验时间:2020.6.26 教师签字:批阅时间:7.3 综合成绩:93课程目标1权重课程目标2权重课程目标3权重课程目标4权重课程目标5权重课程目标6权重课程目标7权重实验目的1.学习用异或门组成二进制半加器和全加器,并测试其功能。

2.测试集成4位二进制全加器7483的逻辑功能。

3.学习用7483构成加减法电路。

实验设备Multisim工具软件13.0版实验原理或相关知识1.1位半加器半加器实现两个一位二进制数相加,并且不考虑来自低位的进位。

输入是A和B,输出是和S和进位CO。

半加器的电路图如图2-2-3所示。

其逻辑表达式是:ABCOBABABAS=⊕=+=图1半加器电路图2.全加器全加器实现1位二进制数的加法,考虑来自低位的进位,输入是两个一位二进制数A、B和来自低位的进位次CI,输出是S和向高位的进位CO,逻辑表达式是:I I I O IC B A AB BC A C B A AB C C B A S )(⊕+=++=⊕⊕=3.4位加法器7483是集成4位二进制加法器,其逻辑功能是实现两个4位二进制数 相加。

输入是0123A A A A 、0123B B B B 和来自低位的进位CI ,输出是0123S S S S 和向高位的进位CO 。

图 3 异或门功能测试1.7486型异或门功能测试图3中任一个异或门进行实验,输入端接逻辑开关,输出端接LED 显示。

将实验结果填入表1中,并判断功能是否正确,写出逻辑表达式。

图 3 异或门功能测试2.用异或门构成半加器电路如图4所示,输入端接逻辑开关,输出端接LED 显示。

将实验结果填入表2中,判断结果是否正确,写出和S 及进位CO 的逻辑表达式。

图 4 半加器3.一位二进制全加器(1) 将1位二进制全加器的真值表填入表3中。

(2) 写出和S 及进位CO 的逻辑表达式。

(3) 将逻辑表达式化简成合适的形式,画出用7486和7400实现的电路图。

实验二组合逻辑电路实验(半加器、全加器)

实验二组合逻辑电路实验(半加器、全加器)
每个小组在数字电路试验箱上找到本次实验所需要的芯片 ,并查看芯片形状是否完好,芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)
1.组合逻辑电路功能测试 (选用芯片74LS00)
No Image
输入
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习,加强练习, 巩固成果,学以致用!
Goodbye!
5、记录实验结果(二)
2.用异或门(74LS86)和与非门(74LS00)组成的半加器电路
输入
A
B
0
0
0
1
1
0
1
1
输出
Y
Z
(1)在数字电路实验箱上插入异或门和与非门芯片。输入端A、B接逻辑开 关,Y,Z接电平显示发光管。 (2)按表格要求,拨动开关,改变A、B输入的状态,填表写出y、z的输出 状态,并根据真值表写出y、z逻辑表达式。
1 实验目的 2 实验设备 3 实验内容与步骤
掌握 验证 学会
实验目的
组合逻辑电路的功能测试
数 法半字加电器路和实全验加箱器及的示逻波辑器功的能使用方 二进制数的运算规律

《数字电子技术》组合逻辑电路(半加器全加器及逻辑运算)

《数字电子技术》组合逻辑电路(半加器全加器及逻辑运算)

《数字电子技术》组合逻辑电路(半加器全加器及逻辑运算)一、实验目的1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验原理数字电路分为组合逻辑电路和时序逻辑电路两类。

任意时刻电路的输出信号仅取决于该时刻的输入信号,而与信号输入前电路所处的状态无关,这种电路叫做组合逻辑电路。

分析一个组合电路,一般从输出开始,逐级写出逻辑表达式,然后利用公式或卡诺图等方法进行化简,得到仅含有输入信号的最简输出逻辑函数表达式,由此得到该电路的逻辑功能。

两个一位二进制数相加,叫做半加,实现半加操作的电路称为半加器。

两个一位二进制数相加的真值表见表5-1,表中Si 表示半加和,Ci 表示向高位的进位,Ai 、Bi 表示两个加数。

表5-1 半加器真值表从二进制数加法的角度看,表中只考虑了两个加数本身,没有考虑低位来的进位,这也就是半加一词的由来。

由表5-1可直接写出半加器的逻辑表达式:Si=AiBi AiBi +、Ci=AiBi 由逻辑表达式可知,半加器的半加和Si 是Ai 、Bi 的异或,而进位Ci 是Ai 、Bi 相与,故半加器可用一个集成异或门和一个与门组成。

两个同位的加数和来自低位的进位三者相加,这种加法运算就是全加,实现全加运算的电路叫做全加器。

如果用Ai 、Bi 分别表示A 、B 两个多位二进制数的第i 位,1i C -表示低位(第i-1位)来的进位,则根据全加运算的规则可列出真值表如表5-2。

表5-2 全加器的真值表利用卡诺图可求出Si 、Ci 的简化函数表达式:i i i i-1i i i i i i S =A B C C =(A B )C +A B ⊕⊕⊕可见,全加器可用两个异或门和一个与或门组成。

如果将数据表达式进行一些变换,半加器还可以用异或门、与非门等元器件组成多种形式的电路(见图5-2,图5-3)。

三、实验仪器及材料器件:74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片四、预习要求1、预习组合逻辑电路的分析方法。

(Multisim数电仿真)半加器和全加器

(Multisim数电仿真)半加器和全加器

实验3.5 半加器和全加器一、实验目的:1.学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。

2.学会用逻辑分析仪观察全加器波形:3.分析二进制数的运算规律。

4. 掌握组合电路的分析和设计方法。

5.验证全加器的逻辑功能。

二、实验准备:组合电路的分析方法是根据所给的逻辑电路,写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表),从而评定该电路的逻辑功能的方法。

一般是首先对给定的逻辑电路,按逻辑门的连接方法,逐一写出相应的逻辑表达式,然后写出输出函数表达式,这样写出的逻辑函数表达式可能不是最简的,所以还应该利用逻辑代数的公式或者卡诺图进行简化。

再根据逻辑函数表达式写出它的真值W=..........................................3.5.1ABABABWCX=.........................................3.5.2WWCCXY=..........................................3.5.3XDDXD2.进行化简:AW+=....................................................3.5.4AB=+BABBAABX+WCW+=....................…..3.5.5C+=+ABCABCCABBCACDBBAXCYDXDAD+=++D++=DBCAABCCDB+...........................…...3.5.6A+A+BCDCDAABCDB3. 列真值表:4.功能说明:逻辑图是一个检奇电路。

输入变量的取值中,有奇数个 1 则有输出,否则无输出。

组合电路的设计目的就是根据实际的逻辑问题,通过写出它的真值表和逻辑函数表达式,最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。

例如:设计半加器逻辑电路。

1. 进行逻辑抽象:如果不考虑的来自低位的进位将两个1位二进制数相加,称为半加。

半加器和全加器及其应用

半加器和全加器及其应用

实验二半加器和全加器及其应用一、实验目的1.掌握全加器和半加器的逻辑功能。

2.熟悉集成加法器的使用。

3.了解算数运算电路的结构。

二、实验设备1. 数字电路试验箱;2. 74LS00 ,74SL86 。

三、实验原理半加器(m =0 半加,m=1 为半减)能实现两个一位二进制数的算术加法及向高位进位,而不考虑低位进位的逻辑电路。

它有两个输入端,两个输出端。

半加器电路是指对两个输入数据位进行加法,输出一个结果位和高位的进位,不考虑输入数据的进位的加法器电路。

是实现两个一位二进制数的加法运算电路。

数据输入 A 被加数、 B 加数,数据输出S 和数(半加和)、进位C0 。

同理,能对两个 1 位二进制数进行相减不考虑低位来的借位求得差及借位的逻辑电路称为半减器.设减数和被减数分别用 A 和B,表示差用S,表示向高位的借位用C0 。

全加器,全减器(m =0 为全加,m=1 为全减)全加器是实现两个一位二进制数及低位来的进位数相加(即将三个一位二进制数相加),求得和数及向高位进位的逻辑电路。

根据全加器功能,其真值表如下表所示。

表中 A 及 B 分别代表被加数及加数,C1 是低位来的进位,S 代表相加后得到的和位,C0 代表向高位的进位。

图中C1 是进位输入端,C0 是进位输出端。

同理,能对两个 1 位二进制数进行相减并考虑低位来的借位求得差及借位的逻辑电路称为全减器.设减数和被减数分别用 A 和 B 表示低位来的借位用C1, 表示差用S ,表示向高位的借位用C0 。

四、实验内容实验一、实现半加器,半减器,当M 为0 时实现逻辑变量A、 B 的半加功能,当M 为 1 时实现逻辑变量A、 B 的半减功能。

实验二、实现全加器,全减器,当M 为0 时实现逻辑变量A、B 的全加功能,C i 为进位值。

当M 为 1 时实现逻辑变量A、B 的全减功能,C i为借位值。

五、实验数据1 实现半加、半减器1) 真值表S=A⊕B3) C0的卡诺图S=B (M⊕ A)2 实现全加器(1)真值表1 0 1 0 1 11 0 1 1 0 11 1 0 0 1 01 1 0 1 0 01 1 1 0 0 01 1 1 1 1 1 S的卡诺图:BC1 \ AM 00 10 11 1000 0 1 0 101 1 0 1 011 0 1 0 110 1 0 1 0 S=A⊕ (B ⊕C)C0 的卡诺图:BC1 \ AM 00 10 11 1000 0 0 0 001 0 1 0 111 1 1 1 110 0 1 0 1 C0=BC i+(B⊕ C)(M⊕A)六.实验电路图及仿真半加半减的实现全加全减的实现实验二半加器和全加器及其应用七.实验心得通过本次实验,我将理论知识以及实践知识相结合,进一步了解到74LS00,74SL86 芯片的原理,并提升了自己的实际动手能力。

实验二--组合逻辑电路实验(半加器、全加器)

实验二--组合逻辑电路实验(半加器、全加器)

1
4 二输入端四或非门 74LS02
Hale Waihona Puke 1实验内容与步骤1. 组合逻辑电路功能测试 2.用异或门(74LS86)和与非门组成的半加
器电路 3.全加器组合电路的逻辑功能测试 4. 用与非门实现逻辑函数 F AB AC BC *5.用异或门、或非门、与非门组成的全加器
电路的逻辑功能测试(选做)
输入
Ai
Bi
Ci-1
0
0
0
输出
Si
Ci
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
认真复习,加强练习, 巩固成果,学以致用!
Goodbye!
以上有不当之处,请大家给与批评指正, 谢谢大家!
5、记录实验结果(三)
3.全加器组合电路的逻辑功能测试
Ai
Bi
Ci-1
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Z
X1
X2
X3
Si
Ci
5、记录实验结果(四)
F AB AC BC
自己设计实现逻辑函数,给出逻辑电路连接图,并连接调试。
5、记录实验结果(选做)
(1)画出用异或门、或非门和与非门实现全加器的逻辑电路图,写出逻辑表达式。 (2)找出异或门、或非门和与非门器件,按自己设计画出的电路图接线,注意:接 线时,或非门中不用的输入端应该接地。与非门中不用的输入端应该接VCC。 (3)当输入端Ai Bi Ci-1为下列情况时,测量Si和Ci的逻辑状态并填入表格中
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验3.5 半加器和全加器
一、实验目的:
1.学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。

2.学会用逻辑分析仪观察全加器波形:
3.分析二进制数的运算规律。

4. 掌握组合电路的分析和设计方法。

5.验证全加器的逻辑功能。

二、实验准备:
组合电路的分析方法是根据所给的逻辑电路,写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表),从而评定该电路的逻辑功能的方法。

一般是首先对给定的逻辑电路,按逻辑门的连接方法,逐一写出相应的逻辑表达式,然后写出输出函数表达式,这样写出的逻辑函数表达式可能不是最简的,所以还应该利用逻辑代数的公式或者卡诺图进行简化。

再根据逻辑函数表达式写出它的真值
W=..........................................3.5.1
A
B
AB
AB
WC
X=.........................................3.5.2
W
WC
C
X
Y=..........................................3.5.3
XD
D
XD
2.进行化简:
A
W+
=....................................................3.5.4
AB
=
+
B
AB
B
A
A
B
X+
W
C
W
+
=....................…..3.5.5
C
+
=
+
A
B
C
ABC
C
A
B
B
C
A
C
D
B
B
A
X
C
Y
D
X
D
A
D
+
=
+
+
D
+
+
=D
B
C
A
ABC
C
D
B
+...........................…...3.5.6
A
+
A+
BCD
C
D
A
AB
CD
B
3. 列真值表:
4.功能说明:
逻辑图是一个检奇电路。

输入变量的取值中,有奇数个 1 则有输出,否则无输出。

组合电路的设计目的就是根据实际的逻辑问题,通过写出它的真值表和逻辑函数表达式,最终找到实现这个逻辑电路的器件,将它们组成最简单的逻辑电路。

例如:设计半加器逻辑电路。

1. 进行逻辑抽象:
如果不考虑的来自低位的进位将两个1位二进制数相加,称为半加。

设A、B是两个加数,S是它们的和,Ci是向高位的进位。

则根据二进制数相加的规律,可以写出它们的真值表如表3.5.2所示。

表3.5.2:
2. 写出逻辑函数式:
⎩⎨
⎧=⊕=+=AB
Ci B
A B A B A S ................................................3.5.7
3. 选定器件的类型:
可选异或门来实现半加和;可选两片与非门(或一片与门)实现向高位的进位。

如图
三、计算机仿真实验内容:
1. 测试用异或门、与门组成的半加器的逻辑功能: (1). 按照图3.5.3所示,从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中调出所需元件:其中,异或门74LS86N 从“TTL ”库中调出;与门4081BD_5V 从“CMOS ”库中调出。

指示灯从电子仿真软件Multisim7基本界面左侧右列虚拟元件库中调出,X1选红灯;X2选蓝灯。

图3.5.3
(2).打开仿真开关,根据表3.5.3改变输入数据进行实验,并将结果填入表内。

输入输出
A B S Ci
0 0
0 1
1 0
1 1
2. 测试全加器的逻辑功能:
(1).从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中“CMOS”库中调出或门4071BD_5V、与门4081BD_5V;从“TTL”库中调出异或门74LS86D,组成仿真电路如图3.5.4所示。

图3.5.4
(2). 打开仿真开关,根据表3.5.4输入情况实验,并将结果填入表内。

输 入 输 出
A B 1 i C S i C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
3. 用逻辑分析仪观察全加器波形:
(1). 先关闭仿真开关,在图3.5.4中删除除集成电路以外的其它元件。

(2). 点击电仿真软件Multisim7基本界面右侧虚拟仪器工具条中的“Word Generator ”按钮,如图3.5.5(左图)所示,调出字信号发生器图标(右图)“XWG1”,将它放置在电子平台上。

图3.5.5
(3). 再点击虚拟仪器工具条中的“Logic Analyzer ” 按钮,如图3.5.6(左图)所示,调出逻辑分析仪图标(右图)“XLA1”,将它放置在电子平台上。

图3.5.6
(4). 连好仿真电路如图3.5.7所示。

图3.5.7
(5). 双击字信号发生器图标“XWG1”,将打开它的放大面板如图3.5.8所示。

它是一台能产生32位(路)同步逻辑信号的仪表。

按下放大面板的“Controls”栏的“Cycle”按钮,表示字信号发生器在设置好的初始值和终止值之间周而复始地输出信号;单选“Display”栏下的“Hex”表示信号以十六进制显示;“Trigger”栏用于选择触发的方式;“Frequency”栏用于设置信号的频率。

图3.5.8
(6). 按下“Controls”栏的“Set…”按钮,将弹出对话框如图3.5.9所示。

单选“Display Type”栏下的16进制“Hex”,再在设置缓冲区大小“Buffer Size”输入“000B”即十六进制的“11”,如图中鼠标手指所示,然后点击对话框右上角“Accept”回到放大面板。

图3.5.9
(7). 点击放大面板右边8位字信号编辑区进行逐行编辑,从上至下在栏中输入十六进制的00000000~0000000A共11条8位字信号,编辑好的11条8位字信号如图3.5.10所示,最后关闭放大面板。

图3.5.10
(8).打开仿真开关,双击逻辑分析仪图标“XLA1”,将出现逻辑分析仪放大面板如图3.5.11所示。

将面板上“Clock”框下“Clock/Div”栏输入12,再点击面板左下角”Reverse”按钮使屏幕变白,稍等扫描片刻,然后关闭仿真开关。

将逻辑分析仪面板屏幕下方的滚动条拉到最左边,见图中鼠标手指所示。

图3.5.11
(9). 拉出屏幕上的读数指针可以观察到一位全加器各输入、输出端波形,例
如:图3.5.12中读数指针所在位置表示输入信号A =0、B =1、
1-i C =1;S =0、i C =1。

(注:屏幕左侧标有“9”的波形表示A ;标有“10”的波形表示B ;标有“8”的波形表示1-i C ;标有“13”的波形表示S ;标有“14”的波形表示i C 。

) (10). 按表3.5.5要求,用读数指针读出4个观察点的状态,并将它们的逻辑
状态和逻辑分析波形填入表3.5.5中。

图3.5.12
测点 变量 1 2 3 4 状态 波形 状态 波形 状态 波形 状态 波形 输 入 A B 1-i C
1 0 0 0 1 0 1 1 0 1 0 1
输 出
S i C
四、实验室操作实验内容:
设计两个一位二进制数相加的全加器:
1.进行逻辑抽象分析:
考虑的来自低位的进位将两个1位二进制数相加,称为全加。

设A、B是两C为来之低位的进位,S是它们的和,Ci是向高位的进位。

则根据二个加数,
1-i
进制数相加的规律,可以写出它们的真值表。

2.写出全加器的S和Ci的逻辑表达表。

3. 根据全加器的逻辑表达表画出电路图。

3. 根据电路图选取集成电路,并在数字实验台上搭好实验电路。

4. 在实验台上进行全加器实验,并填好表3.
5.6。

表3.5.6:
五、实验报告要求:
1. 完成仿真实验中的表3.5.3~表3.5.5的填写。

2. 总结设计全加器实验的分析、步骤和体会,写出完整的设计报告。

六、实验设备及材料:
1. 仿真计算机及软件Multisim7。

2. THD-1型(或Dais-2B型)数电实验箱。

3. MF-10型万用表。

4.电子元件:数字集成电路:74LS86、CD4081、CD4071各一片。

目录
法定传染病分类与诊断标准
鼠疫 (5)
霍乱 (6)
传染性非典型性肺炎 (7)
艾滋病 (10)
病毒性肝炎 (11)
脊髓灰质炎 (16)
人感染高致病性禽流感 (18)
麻疹 (19)
流行性出血热 (20)
狂犬病 (21)
流行性乙型脑炎 (22)
登革热 (23)
炭疽 (24)
细菌性痢疾 (26)
阿米巴痢疾 (27)
肺结核 (28)。

相关文档
最新文档