南理工电子电工实验2(DOC)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子电工综合实验（II）
实验报告
——数字计时器设计
班级：9121042201
学号: 912104220132
姓名：董跃
目录
一、实验目的 (3)
二、实验要求 (3)
三、实验内容 (3)
四、实验器件 (3)
五、元器件引脚图及功能表 (4)
六、实验原理 (10)
1.秒脉冲发生电路 (11)
2.计时器电路 (11)
3.译码显示电路 (12)
4.报时电路 (13)
5.校分电路 (14)
6.清零电路 (15)
七、逻辑图 (16)
八、引脚接线图 (16)
九、实验总结 (16)
参考文献 (17)
一、实验目的
1.掌握常见集成电路的工作原理和使用方法。
2.学会单元电路的设计方法和单元间设计组合。
二、实验要求
实现从00′00″到59′59″的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。
三、实验内容
1．设计、安装、调试脉冲发生电路。
2．设计、安装、调试59′59″计时器电路。
3．设计、安装、调试译码显示电路。
4．设计、安装、调试任意状态清零电路。
5．设计、安装、调试快速校分电路。
6．设计、安装、调试整点报时电路（59′53″、59′55″、59′57″时发出频率为500Hz的低声；59′59″时发出频率为1KHz的高声）。
7．设计1－5项联接构成数字计时器电路
四、实验器件
1、集成电路：
NE555 1片(多谐振荡)
CD4040 1片（分频）
CD4518 2片（8421BCD码十进制计数器）
CD4511 4片（译码器）
74LS00 3片（与非门）
74LS20 1片（4输入与非门）
74LS21 2片（4输入与门）
74LS74 1片（D触发器）
2、电阻：
1KΩ1只
3KΩ1只
330Ω（300Ω）28只
3、电容：
0.047uf 1只
4、 共阴极双字屏显示器两块。
五．元器件引脚图及功能表 1.NE555
1片
(多谐振荡)：
(1)引脚布局图：
图1 NE555引脚布局图
（2）逻辑功能表：
(引脚4 ) V i1(引脚6) V i2(引脚2) V O (引脚3) 0 ×
×
0 1 >32
Vcc >31
Vcc 0 1 <32
Vcc <31
Vcc 1 1
<32
Vcc
>31
Vcc
不变
2.CD4040 1片 （分频）：
（1）引脚布局图：
图2 CD4040引脚布局图
（2）逻辑功能说明：
CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。
引脚图如图3所示，其中V
DD 为电源输入端，V
SS
为接地端，CP端为输入端CR
为清零端，Q
1~Q
12
为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。
3.CD4518 2片（8421BCD码十进制计数器）：
（1）引脚布局图：
图3 CD4518引脚布局图
（2）逻辑功能表：
输入输出
CR CP EN Q
3Q
2
Q
1
Q
清零 1 ××0 0 0 0
计数0 ↑ 1 BCD码加法计数
保持0 ×0 保持
计数0 0 ↓BCD码加法计数
保持0 1 ×保持
表2 CD4518逻辑功能表
4.CD4511 四片（译码器）：
（1）引脚布局图：
图4 CD4511引脚布局图
（2）逻辑功能表：
输入输出
LE D C B A g f e d c b a 字符测灯0 ×××××× 1 1 1 1 1 1 1 8 灭零 1 0 ×0 0 0 0 0 0 0 0 0 0 0 消隐锁存 1 1 1 ××××显示LE=0→1时数据译码 1 1 0 0 0 0 0 0 1 1 1 1 1 1 0
1 1 0 0 0 0 1 0 0 0 0 1 1 0 1
1 1 0 0 0 1 0 1 0 1 1 0 1 1 2
1 1 0 0 0 1 1 1 0 0 1 1 1 1 3
1 1 0 0 1 0 0 1 1 0 0 1 1 0 4
1 1 0 0 1 0 1 1 1 0 1 1 0 1 5
1 1 0 0 1 1 0 1 1 1 1 1 0 0 6
1 1 0 0 1 1 1 0 0 0 0 1 1 1 7
1 1 0 1 0 0 0 1 1 1 1 1 1 1 8
1 1 0 1 0 0 1 1 1 0 0 1 1 1 9
表3 CD4511逻辑功能表
5.74LS00 3片（与非门）：
（1）引脚布局图：
图5 74LS00引脚布局图
（2）逻辑功能表：
输入输出
B A Q
0 0 0
0 1 1
1 0 1
1 1 0
6.74LS20 一片（4输入与非门）：
（1）引脚布局图：
图6 74LS20引脚布局图
（2）逻辑功能表：
输入输出