《超大规模集成电路设计导论》第1章：概论
超大规模集成电路设计导论考试题及答案
1、MOS集成电路的加工包括哪些基本工艺？各有哪些方法和工序？答：（1）热氧化工艺：包括干氧化法和湿氧化法；（2）扩散工艺：包括扩散法和离子注入法；（3）淀积工艺：化学淀积方法：1 外延生长法；2 热CVD法；3 等离子CVD 法；物理淀积方法：1 溅射法；2 真空蒸发法（4）光刻工艺：工序包括：1 涂光刻胶；2 预烘干；3 掩膜对准；4 曝光；5 显影；6 后烘干；7 腐蚀；8 去胶。
2、简述光刻工艺过程及作用。
答：（1）涂光刻胶：为了增加光刻胶和硅片之间的粘附性，防止显影时光刻胶的脱落，以及防止湿法腐蚀产生侧向腐蚀；（2）预烘干：以便除去光刻胶中的溶剂；（3）掩膜对准：以保证掩模板上的图形与硅片上已加工的各层图形套准；（4）曝光：使光刻胶获得与掩模图形相同的感光图片；（5）显影：将曝光后的硅片浸泡在显影液中，使正光刻胶的曝光部分和负光刻胶的未曝光部分被溶解掉；（6）后烘干：使残留在光刻胶中的有机溶剂完全挥发掉，提高光刻胶和硅片的粘接性及光刻胶的耐腐蚀性；（7）腐蚀：以复制在光刻胶上图形作为掩膜，对下层材料进行腐蚀，将图形复制到下层材料中；（8）去胶：除去光刻胶。
3、说明MOS晶体管的工作原理答：MOS晶体管有四种工作状态：（1）截止状态：即源漏之间不加电压时，沟道各电场强度相等，沟道厚度均匀，S、D之间没有电流I ds=0；（2）线性工作状态：漏源之间加电压Vds时，漏端接正，源端接负，沟道厚度不再均匀，在D端电位升为V d，栅漏极电位差为Vgs-Vtn，电场强度变弱，反型层变薄，并在沟道上产生由D到S的电场E ds，使得多数载流子由S端流向D端形成电流I ds，它与V ds变化呈线性关系：I ds=βn[(V gs-V tn)-V ds/2]V ds（3）饱和工作状态：Vs继续增大到V gs-V tn时，D端栅极与衬底不足以形成反型层，出现沟道夹断，电子运动到夹断点V gs-V ds=V tn时，便进入耗尽区，在漂移作用下，电子被漏极高电位吸引过去，便形成饱和电流，沟道夹断后，（V gs-V tn）不变，I ds 也不变，即MOS工作进入饱和状态，I ds=V gs-V tn/R c（4）击穿状态：当Vds增加到一定极限时，由于电压过高，晶体管D端得PN结发生雪崩击穿，电流急剧增加，晶体管不能正常工作。
超大规模集成电路设计考试复习提纲
超大规模集成电路设计秋季学期考试复习提纲第一章集成电路设计进展一、基本概念1．集成电路制造工艺发展水平的衡量指标。
2．集成电路制造工艺的特点。
3．集成电路的分类方式与设计需具备的四个要素。
4．集成电路设计方法的演变过程。
5．新型EDA工具的发展趋势。
二、论述与分析1．集成电路制造工艺的发展趋势。
2．集成电路产业结构经历的变革。
3．何谓全定制设计、半全定制设计和定制设计。
4．基于EDA工具，简述一般IC的设计步骤。
5．集成电路的基本设计方法。
第二章集成电路制造工艺一、基本概念1．常用的集成电路制造工艺。
2．集成电路生产制造基本流程。
3．版图的定义、组成。
4．CMOS数字集成电路的延迟组成。
二、论述与分析1．Bipolar、MOS/CMOS等集成电路制造工艺的各自特性。
2．CMOS反相器的门延迟。
3．连线延迟。
第三章集成电路设计描述与仿真一、基本概念1．在数字系统集成电路设计中，需要完成两方面任务。
2．描述方式和描述域。
3．集成电路硬件设计通常的分层。
4．集成电路设计验证及常用方法。
5．集成电路设计验证中的逻辑仿真。
二、论述与分析1．描述方式一般选择原则。
2．模拟（或称仿真）过程与形式验证。
3．仿真建模与仿真流程。
第四章集成电路设计综合一、基本概念1．设计综合定义与分类。
2．逻辑综合定义、步骤和输入信息。
3．CMOS数字集成电路总功耗的组成。
4．高功耗对集成电路的影响。
5．功率优化应在不同的设计层次上进行。
二、论述与分析1．逻辑综合的方法与策略。
2．CMOS静态功耗的成因与动态功耗的成因。
3．静态功耗与动态功耗的常用优化方法。
第五章集成电路测试与可测试性设计一、基本概念1．集成电路测试的基本定义与概念。
2．逻辑门层次的故障模型。
3．测试生成一般方法和算法生成的一般步骤。
4．集成电路可测试性设计的相关概念与设计方法种类。
二、论述与分析1．集成电路测试的基本思想与面临的挑战。
2．对于数字集成电路建立故障模型的基本要求。
超大规模集成电路CAD 第一章 VLSI设计的概述教材
差））
1952 年，英国皇家雷达研究所的达默第一次提出“集成电 路”的设想； 1958年美国德克萨斯仪器公司基尔比为首的小组研制出世 界上第一块集成电路了双极性晶体管（由12个器件组成的 相移振荡和触发器集成电路），并于1959年公布—这就是 世界上最早的集成电路，是现代集成电路的雏形或先驱 ； （基尔比于2000年获得诺贝尔物理学奖） 1960年成功制造出MOS管集成电路； 1965年戈登· 摩尔发表预测未来集成电路发展趋势的文章， 就是“摩尔定律”的前身； 1968年Intel公司诞生。
2019/4/12 4
第1章 VLSI概述
集成电路的发展除了物理原理外还得益于许多新工艺的 发明：
50年美国人奥尔和肖克莱发明的离子注入工艺； 56年美国人富勒发明的扩散工艺； 60年卢尔和克里斯坦森发明的外延生长工艺； 60年kang和Atalla研制出第一个硅MOS管； 70年斯皮勒和卡斯特兰尼发明的光刻工艺，使晶体管从点接触 结构向平面结构过渡并给集成电路工艺提供了基本的技术支持。 因此，从70年代开始，第一代集成电路才开始发展并迅速成熟。
图1 – 1 “点接晶体管放大器” 2019/4/12 3
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索
第1章 VLSI概述
1948年，威廉· 肖克莱（William Shockley)—“晶体管之 父” ，提出结型晶体管的想法； 1951年，威廉· 肖克莱领导的研究小组成功研制出第一个可 靠的单晶锗NPN结型晶体管；（温度特性差、提纯度差、表面防护能力差(稳定性
路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索
超大规模集成电路的设计与制造技术
超大规模集成电路的设计与制造技术第一章：引言随着现代数字电子技术的飞速发展，超大规模集成电路（VLSI）的设计和制造技术已经成为了电子领域内的重要课题。
VLSI 代表了现代电子技术中的一个重要里程碑，在计算机科学、通信工程、嵌入式系统等课题中都有着广泛应用。
本文将讨论超大规模集成电路的概念及其设计与制造技术。
第二章：超大规模集成电路的概念VLSI 是指将数千万甚至数亿个晶体管和双极性器件集成到单个芯片上的技术。
随着设备的不断发展，集成电路规模的扩大和技术的更新换代，超大规模集成电路已经从过去的 10 万门电路乃至几百万门电路发展到现在的千万门电路。
超大规模集成电路实现了芯片功能的高度集成和小型化，大幅度提高了芯片的可靠性和集成度，降低了生产成本，提高了芯片的性能。
第三章：超大规模集成电路的设计技术超大规模集成电路的设计技术主要涉及到电子设计自动化（EDA）工具的开发。
EDA 工具是一类能够自动完成电路设计流程的软件系统，主要包括原理图输入、电路仿真、自动布线、物理布局等功能。
通过EDA 工具，可以高效地完成芯片设计和优化。
超大规模集成电路的设计过程涉及到原理图输入、功能仿真、逻辑合成、门级设计、布图设计、物理设计等步骤。
其中，原理图输入是指将电路的逻辑设计手绘出来，以电路图的方式进行输入。
功能仿真是指在计算机上对电路进行模拟并确认电路功能的正确性。
逻辑合成是将设计好的原理图转成可综合的门级电路。
门级设计将逻辑合成的电路变换成另一种级别的门级电路。
布图设计是将门级电路转换为物理电路图。
物理设计是根据物理约束将各个单元摆放好位置。
此外，超大规模集成电路的设计还需要考虑功耗、时序、容错、可测试性等方面因素，以保证芯片在运行过程中的可靠性和性能。
第四章：超大规模集成电路的制造技术超大规模集成电路的制造过程主要分为光刻、蚀刻、离子注入、热处理、载带加工、封装等步骤。
在芯片制造的过程中，需要采用微纳加工技术，进行复杂的加工过程，以实现制造复杂电路。
超大规模集成电路与系统导论(附光盘)
超大规模集成电路与系统导论（附光盘）
第1章VLSI概论 1.1复杂性与设计 1.1.1设计流程举例1.1.2VLSI芯片的类型 1.2基本概念 1.3本书安排 1.4参考资料第1部分硅片逻辑第2章MOSFET逻辑设计 2.1理想开关与布尔运算 2.2MOSFET开关 2.3基本的CMOS逻辑门 2.3.1非门（NOT门） 2.3.2CMOS或非门（NOR门） 2.3.3CMOS与非门（NAND 门） 2.4CMOS复合逻辑门 2.4.1结构化逻辑设计 2.4.2异或门（XOR）和异或非门（XNOR） 2.4.3一般化的AOI和OAI逻辑门 2.5传输门（TG）电路逻辑设计 2.6时钟控制和数据流控制 2.7参考资料 2.8习题第3章CMOS集成电路的物理结构第4章CMOS集成电路的制造第5章物理设计的基本要素第2部分从逻辑到电子电路第6章MOSFET的电气特性第7章CMOS逻辑门电子学分析第8章高速CMOS逻辑电路设计第9章CMOS逻辑电路的高级技术第3部分VLSI系统设计第10章用Verilog——硬件描述语言描述系统第11章常用的VLSI系统部件第12章CMOS VLSI运算电路第13章存储器与可编程逻辑第14章系统级物理设第15章VLSI时钟和系统设计第16章VLSI电路的可靠性与测。
超大规模集成电路第一章
人们总是需要更复杂的系统
S S I M S I
L S I
V L S I U L S I G S I
晶 体 管 数< 102 102~103 103~105 105~107 107~109 > 109
门 数 < 10 10~102 102~104 104~106 106~108 > 108
利用率高、速度快、功耗低的最优性能的芯片，但这种设计周期长、成本高，适用于要 求性能高或批量很大的芯片。 半定制设计：
半定制设计又可分为门阵列设计、标准单元设计、可编程逻辑器件设计。都是约束性 的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间
53
集成电路半定制设计方法+
门阵列设计 又称“母片”(Master Slice)法，是早期开发并得到广泛应用的ASIC技术，母片是IC工厂
EDA工具 ★ 电路分析、原理图设计、仿真、综合(可测性设计、功耗)、版图、时序分析等。
50
未来VLSI工艺已从深亚微米到超深亚微米迈进，对于功耗与速度提出了更高的要求。 互联——延迟，交扰，寄生等问题 功耗 复杂度——系统芯片，软硬件协同设计等
51
连线参数-
工艺特征等比改变时，连线的延迟基本不变。 ★ 沟道长度按等比因子缩小，因此晶体管开关延迟按因子减小。 ★ 电阻的长度按因子减小，但截面积按2减小，因此电阻按增大。 ★ 电容的平板面积按2减小，但中间绝缘层也按因子减小，因此电容按减小。
双极型RTL
nMOS
CMOS
26
VLSI中的低功耗
CMOS门电路需要的功耗比其它门电路小 尺寸是低功耗的本质因素
超大规模集成电路设计导论课程设计
超大规模集成电路设计导论课程设计介绍超大规模集成电路（Very Large-Scale Integration，简称VLSI）是指将许多电子器件、电子元件和电路系统高度集成在一起，形成一个功能强大的芯片。
VLSI 技术是电子信息科学与技术的重要分支之一，应用范围广泛，从计算机芯片到计算机网络、通信系统、控制系统等领域都有广泛的应用。
本文将介绍超大规模集成电路设计导论课程设计的相关内容。
课程设计任务超大规模集成电路设计导论课程设计的任务是设计一个最小的超大规模集成电路芯片，实现指定的功能。
学生需完成以下任务：1.设计一个基于MOSFET电路的逻辑电路。
学生需要掌握MOS场效应管的基本工作原理，了解CMOS电路的基本操作和管路的结构。
2.进行电路级仿真。
学生需要使用常用的电路设计软件进行电路仿真，如HSpice、Cadence等。
3.进行物理级设计。
学生需要熟悉并掌握芯片物理设计的相关知识，包括版图设计、布线、电源分配等。
4.进行芯片测试。
学生需要设计并实现相应的测试电路，并进行芯片测试，以验证芯片的正确性和稳定性。
设计流程超大规模集成电路设计导论课程设计的设计流程可以分为以下几个步骤：步骤一：确定电路功能在超大规模集成电路设计导论课程设计中，首先需要确定电路的功能。
学生需要根据课程要求，确定芯片的功能模块，例如逻辑门、存储器等。
步骤二：电路设计在确定电路功能之后，学生需要进行电路设计。
主要的工作包括选择电路拓扑结构，确定器件大小和参数等。
步骤三：电路仿真完成电路设计后，学生需要进行电路仿真。
通过仿真可以预测电路的性能和工作过程，根据仿真结果进行电路调整和参数优化。
步骤四：物理级设计完成电路仿真之后，需要进行物理级设计。
主要的工作包括版图设计、布线和电源分配等。
学生需要熟练运用芯片设计软件，如Cadence等。
步骤五：芯片制造完成物理级设计后，学生需要将设计好的芯片提交到芯片制造厂家进行生产加工。
学生需要了解芯片制造的相关知识和技术，如光刻工艺、腐蚀工艺等。
超大规模集成电路课程论文
标准单元设计方法（SC方法）
• · 概念：从标准单元库中调用实现经过精心设计的逻辑单元， 并排列成行，行间留有可调整的布线通道，再按照功能要 求将各内部单元以及输入/输出单元连接起来，形成所需 的专用电路。
•
芯片布局：芯片中心是单元区，输入/输出单元在芯片四周，基本单元具有等 高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。 • · 标准单元设计的主要资源是标准单元库，单元库中单元电路的多少盒设计质 量直接影响到设计能力。下面将对标准单元库及标准单元设计技术的特点进 行介绍。 • · 标准单元库：标准单元库中的单元使用人工优化设计的，力求达到最小的面 积和最好的性能，完成设计规则检查和电学验证。 ---描述电路单元在不同层级的属性的一组数据 · 逻辑符号（L）：单元名称与符号、I/O端：用于逻辑图 · 功能描述 · 电路结构、电学指标 · 拓扑版图（0）：拓扑单元名、单元宽度高度、I/O位置及名称 · 掩膜版图（A） • · 标准单元库主要包括 ---与非门、或非门、触发器、锁存器、移位寄存器 ---加法器、乘法器、除法器、算术运算单元、FIFO等较大规模单元 ---模拟单元模块：振荡器、比较器等。 • · 标准单元库的来源 ----Foundry、第三方单元库提供商、EDA公司或自行简历。 Foundry提供的单元库一般是一个仿真单元库。 第三方单元库提供商提供的单元库一般建立与Foundry工艺。 自行建立单元库，费用很高，但一般大的计算机公司、电子公司等多采 用这种方式，以保证产品的竞争力。
积木块设计方法（BBL方法）
• · 布图特点：任意形状的单元（一般为矩形或“L”型）、 任意位置、无布线通道。 • · BBL单元：较大规模的功能块（如ROM、RAM、ALU或 模拟电路单元等），单元可以用GA、SC、PLD或全定制 方法设计
集成电子学(第一、二章)
恒定电压等比例缩小规律(CV律)
– 保持电源电压Vds 和阈值电压Vth 不变，对其它 参数进行等比例缩小 – 按CV律缩小后对电路性能的提高远不如CE律， 而且采用CV律会使沟道内的电场大大增强 – CV律一般只适用于沟道长度大于1m的器件， 它不适用于沟道长度较短的器件。
准恒定电场等比例缩小规则（QCE律）
2 2 3 2
C V (恒 压 )律 1 / 1
2
Q C E (准 恒 场 )律 1 / / / / 1 /
2
1 1 / 1 /
3 2
1 / /
2 3 3 3 2
1 / 1 /
2 2
/ 1 /
2
2
四、微电子技术的发展方向
集成电子学
电子科技大学微固学院
课程介绍
教师：陈勇 83206779 yongchen@
计算机学院一楼东112
赵建民 83202193 jmzhao@
教材：《纳米CMOS器件》 甘学温 黄如 刘晓彦 张兴 编著 2004年 科学出版社出版 《超大规模集成物理学导论》童勤义编著 1989年 电子工业出版社
• 附图就是摩尔文章中所 给出的预测图形，据此， 摩尔明确预测， 1975年时集成电路上 的元件数将达到65 000。 果不其然，1975年64K RAM芯片问世，而所谓 64K的精确值正是65536， 即216。这使摩尔预言名 噪一时，并从此把它称 为摩尔定律。
Moore定律
描述 性能价格比
• 集成电路的集成度 • 在过去的20年中，改进 每三年增长四倍， 了1,000,000倍 • 特征尺寸每三年缩 • 在今后的20年中，还将 小 2 倍 改进1,000,000倍 • 很可能还将持续 10年
CMOS超大规模集成电路设计经典教材
Introduction
Integrated circuits: many transistors on one chip. Very Large Scale Integration (VLSI): bucketloads! Complementary Metal Oxide Semiconductor
12
CMOS NAND Gate
ABY 001 011 101 110
OOFNFNFF
OOFNF
Y
A 10
OOFNF
B 1010
OOFFNNFF
0: Introduction
CMOS VLSI Design 4th Ed.
13
CMOS NOR Gate
ABY
001
A
010
100
B
110
Y
பைடு நூலகம்
0: Introduction
nMOS transistor
pMOS transistor
CMOS VLSI Design 4th Ed.
VDD well tap
19
Detailed Mask Views
Six masks
n well
– n-well
– Polysilicon
Polysilicon
– n+ diffusion
15
CMOS Fabrication
CMOS transistors are fabricated on silicon wafer Lithography process similar to printing press On each step, different materials are deposited or
微电子与集成电路设计导论 第一章 概论
图1.5.4 国内集成电路的供求关系
图1.5.5 集成电路的进口量
➢ 我国的微电子技术的发展大致可以分为两个阶段：
第一个阶段：在2000年之前，1956年，北京大学、复旦大学、东北人民 大学、厦门大学、南京大学在北大联合创建半导体专业。1977年在北京 大学诞生了第一块大规模集成电路。而在1980年以后，初步形成了制造 业、设计业、封装业分离的状态。
➢ 膜集成电路：是在玻璃或陶瓷片等绝缘物体上，以膜的形式制作电阻、电 容等无源器件，并加以封装而成。
➢ 混合集成电路：在实际应用中，多半是在无源膜电路上外加半导体集成电 路或分立元件的二极管、三极管等有源器件，使之构成一个整体，这便是 混合集成电路。
图1.4.1 集成电路的分类
1.5 微电子产业的发展现状
ห้องสมุดไป่ตู้
3. 对信息社会的作用
图1.2.3 信息社会各应用产品市场领域的销售额
4. 对传统产业的带动作用
微电子对传统产业的渗透与带动作用。几乎所有的传统产业与微电子技术结 合，用集成电路芯片进行智能改造，都可以使传统产业重新焕发青春。
对风机、水泵采用变频调速等电子技术进行改造，每年即可节电500亿度以上. 和机械学科的结合，导致很多传统的机械产品逐步电子化。 和生物学结合，生物芯片的诞生得以实现对细胞、蛋白质、DNA以及其他生
图1.3.8 摩尔定律示意图
➢ 早期研制和生产的集成电路都是双极型的。 1930年，德国科学家Lilien-filed提出了关于MOS场效应晶体管的概念、工作原理 以及具体的实施方案。 1960年Kang和Atalla研制出第一个利用硅半导体材料制成的MOS晶体管。 1962年以后出现了由金属-氧化物-半导体（MOS）场效应晶体管组成的MOS集成 电路。
超大规模集成电路设计导论：全定制设计方法共35页
超大规模集成电路设计导论：全定制 设计方法
46、法律有权打破平静。——马·格林 47、在一千磅法律里，没有一盎司仁 爱。— —英国
48、法律一多，公正就少。——托·富 勒 49、犯罪总是以惩罚相补偿；只有处 罚才能 使犯罪 得到偿 还。— —达雷 尔
50、弱者比强者更能得到法律的保护 。—— 威·厄尔
超大规模集成电路物理设计 课程
超大规模集成电路物理设计课程第一节课程概述本课程旨在介绍超大规模集成电路（VLSI）的物理设计原理和技术，使学生掌握VLSI设计过程中的关键概念和方法。
通过学习本课程，学生将能够理解VLSI设计的基本原理，并能应用所学知识进行实际设计。
第二节 VLSI设计流程VLSI设计是一个复杂的过程，包括芯片规划、逻辑设计、验证、布局布线等多个环节。
本节将详细介绍VLSI设计流程的各个阶段，包括功能规划、RTL设计、仿真验证、综合等内容，帮助学生全面了解VLSI设计的整体框架。
第三节 VLSI设计工具为了完成VLSI设计，学生需要掌握各种VLSI设计工具的使用方法。
本节将介绍常用的VLSI设计工具，包括EDA软件、仿真工具、布局布线工具等。
通过学习本节，学生将能够熟练运用VLSI设计工具进行电路设计和验证。
第四节 VLSI物理设计原理物理设计是VLSI设计的核心内容，涉及到电路布局和布线技术。
本节将详细介绍VLSI物理设计的基本原理，包括布局规则、布线约束、时序优化等内容。
学生通过学习本节，可以掌握VLSI物理设计的关键技术，为后续实际设计提供基础。
第五节物理设计实践本节将以实际案例为基础，引导学生进行VLSI物理设计的实践操作。
学生将学习如何应用所学知识，通过设计小组合作完成一个VLSI电路的物理设计。
通过实践，学生将能够理解VLSI设计中的各种实际问题，并获得解决问题的能力。
第六节 VLSI设计的未来趋势本节将探讨VLSI设计的未来趋势，包括新技术的应用、设计方法的创新等内容。
学生通过学习本节，将了解到VLSI设计领域的最新发展动态，为未来的学习和研究提供参考。
通过本课程的学习，学生将能够全面了解VLSI设计的理论和实践，具备一定的VLSI设计能力。
希望同学们能够积极参与课程学习，充分发挥自己的创造力和动手能力，在VLSI设计领域有所成就。
祝同学们学习愉快！注：本文档为虚拟创作，仅用于模拟百度文库文档创作者角色练习。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4、电路设计（Circuit Design） 电路设计是将逻辑设计表达式转换成电路实现。 5、物理设计（Physical Design or Layout Design ） 物理设计或称版图设计是VLSI设计中最费时的一步。它 要将电路设计中的每一个元器件包括晶体管、电阻、电 容、电感等以及它们之间的连线转换成集成电路制造所 需要的版图信息。 6、设计验证（Design Verification）
目前商业化半导体芯片的线宽为0.09~0.13μ m，今后发展 的趋势是0.065μ m甚至0.045μ m以下。
2019/1/21
6
Moore’s Law and Future IC Technologies
Moore Law
--- 芯片集成度每18个月将翻一番。 --- 至少还会适用15年! (first published in 1965) 1997 National Technology Roadmap for Semiconductors
2019/1/21 8
表1 发展规划代次的指标
年份 最小线宽 (μ m） DRAM容量 1997 0.25 256M 1999 0.18 1G 21 440 1200 6-7 2001 0.15 1G~4G 40 385 1400 7
1.2-1.5
2003 0.13 4G 76 430 1600 7
1.2-1.5
2006 0.10 16G 200 520 2000 7-8
0.9-1.2
2009 0.07 64G 520 620 2500 8-9
0.6-0.9
2012 0.01 256G 1400 750 3000 9
0.5-0.6
每片晶体管数 11 （ M） 芯片尺寸 300 (平方毫米） 频率(兆赫） 750 金属化层层数 6
12
芯片面积
2019/1/21
电源电压
2.5 2
Vdd(v)
1.5 Vdd 1 0.5 0 1997 1999 2001 2003 2006 2009
13
2019/1/21
金属布线层数
10 9 8 7 6 5 4 3 2 1 0 1997
2019/1/21
金属层数
金属层数
1999
2001
2003
集成电路是微电子技术的核心
2019/1/21
3
1948年，美国贝尔实验室发明了点接触晶体管 1949年，肖克利（W.Shockley）提出结型晶体管的设想 1951年，制成了第一枚面结型的晶体管 1930年，利利费尔德（Lillienfenld)和海尔(Heil)提出了利用半 导体表面场效应原理制造固体放大器 40年代末，肖克利（W.Shockley）和皮尔逊（G.L.Pearson） 研究了这个问题。 1960年，卡恩格（D.Kanng)和阿塔纳（M.M.Atalla）用热氧 化硅结构制造了第一枚绝缘栅MOS晶体管。
（3）功耗、噪声和电迁移的分析工具。
（4）超深亚微米的布图设计工具。
（5）针对大规模芯片的阻、容、感提取工具。 （6）MFD可制造性设计工具。 （7）复杂芯片的物理验证、形式验证工具。 （8）确认和测试工具。
2019/1/21 25
三、VLSI设计步骤
1、系统规范化说明（System Specification）
0.13 2003 76M 1600 430 7
0.10 0.07 2006 2009 200M 520M 2000 2500 520 620 7-8 8-9
7
集成电路的发展特点
九十年代以来，集成电路工艺发展非常迅速，已从亚 微米(0.5到1微米)、深亚微米(小于0.5微米)到超深亚微 米或纳米(小于0.25微米)。其主要特点： 特征尺寸越来越小 芯片面积越来越大 单片上的晶体管数越来越多 时钟频率越来越高 电源电压越来越低 布线层数越来越多 I/O引线越来越多
成功的设计取决于优秀的设计工具。
2019/1/21
20
IC 设计的发展
• •
设计附属于制造，手工设计。 设计业独立，Fabless， Design House。
•
•
设计追求时间和成品率。
SOC+IP+VDSM+大规模的设计。
2019/1/21
21
2019/1/21
22
集成电路计算机辅助设计的发展
70年代，第一代的IC CAD系统为IC设计师提供方便的版图编 辑、设计验证和数据转换等功能。
80年代，IC CAD技术进入了第二代，为设计师提供了方便的 原理图编辑、仿真和物理版图的布图、验证功能。
90年代，IC CAD技术进入了第三代，包括有系统级的设计及 验证工具。
目前，第四代IC CAD工具―EDA工具正在研发中，主要是面 向VDSM工艺、IP核复用和SOC设计。
•
• • •
四是开发产品的复杂程度加深。
五是开发产品的上市时限紧迫。
16
2019/1/21
器件及互连线延迟
4
3.5 3 器件内部延迟 2厘米连线延迟 （优化） 2厘米连线延迟 （未优化） 2厘米连线延迟约束
延迟值(ns)
2.5 2 1.5 1 0.5 0 1997 1999 2001 2003 2006 2009
2019/1/21
17
市场增长
市场衰减
及时投入市场的 年度曲线
延误投入市场的 年度曲线 W 市场窗口 2W 时间
市场窗口
2019/1/21 18
世界集成电路产业发展现状
• 世界集成电路加工工艺水平为0.13微米，正在向0.09
微米过渡。
• 系统芯片（SOC）正在成为集成电路产品的主流。 • 集成电路设计业、制造业、封装业三业并举，相对游 离。
•
•
第四代：正在研制面向VDSM + SOC+IP的新一代EDA系统。
Cadence, Synopsys, Magma.
设计工具改进所增加的设计1
24
目前EDA面临的关键问题：
（1）设计方法学的研究：理论和设计流程。
（2）IP核的复用技术。
Technology (um) 0.25 0.18 1997 1999 Year 11M 21M # transistors On-Chip Clock (MHz) 750 1200 300 340 Area (mm2) 6 6-7 Wiring Levels
2019/1/21
0.15 2001 40M 1400 385 7
VLSI设计导论
清华大学计算机系
2019/1/21 1
集成电路与计算机
Design
Testing EDA Tools
Manufacture Computer
2019/1/21
Packaging
2
第一章 概 论
第一节
•
引 言
信息产业值占国民经济总值的40%~60%是支柱
•
•
微电子工业是国民经济信息化的基石
最低供电电压 1.8-2.5 11.5-1.8 （v） 最大晶圆直径 200 300 （mm）
2019/1/21
300
300
300
450
450
9
工艺特征尺寸
0.3 0.25 0.2 0.15 0.1 0.05 0 1997
2019/1/21
特征尺寸（微米）
工艺尺寸
1999
2001
2003
2006
2009
10
单个芯片上的晶体管数
600 500
晶体管数（M）
400 300 200 100 0 1997 1999 2001 2003 2006 2009
11
晶体管数
2019/1/21
芯片面积
700
芯片面积（平方毫米）
600 500 400 300 200 100 0 1997 1999 2001 2003 2006 2009
2019/1/21
4
1952年，英国科学家达默提出电路集成化的最初设想。 1959年，美国得克萨斯仪器公司的一位工程师基尔比， 按照上述设想，制成了世界上第一块集成电路。 1959年，美国仙童公司赫尔尼等人发明的“平面工艺”， 被移到集成电路的制作中，使集成电路很快从实验室研 制阶段进入工业生产阶段。 1959年，得克萨斯仪器公司首先宣布建成世界上第一条 集成电路生产线。 1962年，世界上出现了第一块集成电路正式商品，这预 示着第三代电子器件已正式登上电子学舞台。
• 超大规模集成电路IP复用（IP Reuse）水平日益提高。
• 设计能力滞后于制造工艺，设计工具落后于设计水平。
2019/1/21
19
二、集成电路设计与EDA软件工具
集成电路产业是以市场、设计、制造、应用 为主要环节的系统工程。设计是连接市场和制造
之间的桥梁，是集成电路产品开发的入口。
成功的产品来源于成功的设计。
包括系统功能、性能、物理尺寸、设计模式、制造工艺、 设计周期、设计费用等等。 2、功能设计及描述（Function Design ） 将系统功能的实现方案设计并用 VHDL等硬件描述语言描 述出来。 3、寄存器传输级设计（ RTL Design） 将系统功能结构化，确定系统的时序，给出系统的状态图 及各子模块之间的数据流图。 4、逻辑设计（Logic Design） 通常以文本、原理图、逻辑图表示设计结果，有时也采用 布尔表达式来表示设计结果。
2019/1/21
23
IC CAD的发展
•