《超大规模集成电路设计导论》第1章：概论
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10
单个芯片上的晶体管数
600 500
晶体管数（M）
400 300 200 100 0 1997 1999 2001 2003 2006 2009
11
晶体管数
2019/1/21
芯片面积
700
芯片面积（平方毫米）
600 500 400 300 200 100 0 1997 1999 2001 2003 2006 2009
2019/1/21 8
表1 发展规划代次的指标
年份 最小线宽 (μ m） DRAM容量 1997 0.25 256M 1999 0.18 1G 21 440 1200 6-7 2001 0.15 1G~4G 40 385 1400 7
1.2-1.5
2003 0.13 4G 76 430 1600 7
成功的设计取决于优秀的设计工具。
2019/1/21
20
IC 设计的发展
• •
设计附属于制造，手工设计。 设计业独立，Fabless， Design House。
•
•
设计追求时间和成品率。
SOC+IP+VDSM+大规模的设计。
2019/1/21
21
2019/1/21
22
集成电路计算机辅助设计的发展
最低供电电压 1.8-2.5 11.5-1.8 （v） 最大晶圆直径 200 300 （mm）
2019/1/21
300
300
300
450
450
9
工艺特征尺寸
0.3 0.25 0.2 0.15 0.1 0.05 0 1997
2019/1/21
特征尺寸（微米）
工艺尺寸
1999
2001
2003
2006
2009
2019/1/21
17
市场增长
市场衰减
ห้องสมุดไป่ตู้
及时投入市场的 年度曲线
延误投入市场的 年度曲线 W 市场窗口 2W 时间
市场窗口
2019/1/21 18
世界集成电路产业发展现状
• 世界集成电路加工工艺水平为0.13微米，正在向0.09
微米过渡。
• 系统芯片（SOC）正在成为集成电路产品的主流。 • 集成电路设计业、制造业、封装业三业并举，相对游 离。
VLSI设计导论
清华大学计算机系
2019/1/21 1
集成电路与计算机
Design
Testing EDA Tools
Manufacture Computer
2019/1/21
Packaging
2
第一章 概 论
第一节
•
引 言
信息产业值占国民经济总值的40%~60%是支柱
•
•
微电子工业是国民经济信息化的基石
• 超大规模集成电路IP复用（IP Reuse）水平日益提高。
• 设计能力滞后于制造工艺，设计工具落后于设计水平。
2019/1/21
19
二、集成电路设计与EDA软件工具
集成电路产业是以市场、设计、制造、应用 为主要环节的系统工程。设计是连接市场和制造
之间的桥梁，是集成电路产品开发的入口。
成功的产品来源于成功的设计。
12
芯片面积
2019/1/21
电源电压
2.5 2
Vdd(v)
1.5 Vdd 1 0.5 0 1997 1999 2001 2003 2006 2009
13
2019/1/21
金属布线层数
10 9 8 7 6 5 4 3 2 1 0 1997
2019/1/21
金属层数
金属层数
1999
2001
2003
集成电路是微电子技术的核心
2019/1/21
3
1948年，美国贝尔实验室发明了点接触晶体管 1949年，肖克利（W.Shockley）提出结型晶体管的设想 1951年，制成了第一枚面结型的晶体管 1930年，利利费尔德（Lillienfenld)和海尔(Heil)提出了利用半 导体表面场效应原理制造固体放大器 40年代末，肖克利（W.Shockley）和皮尔逊（G.L.Pearson） 研究了这个问题。 1960年，卡恩格（D.Kanng)和阿塔纳（M.M.Atalla）用热氧 化硅结构制造了第一枚绝缘栅MOS晶体管。
•
•
第四代：正在研制面向VDSM + SOC+IP的新一代EDA系统。
Cadence, Synopsys, Magma.
设计工具改进所增加的设计能力必须超过工艺增长速度，才能适应工艺的快速发展。
2019/1/21
24
目前EDA面临的关键问题：
（1）设计方法学的研究：理论和设计流程。
（2）IP核的复用技术。
70年代，第一代的IC CAD系统为IC设计师提供方便的版图编 辑、设计验证和数据转换等功能。
80年代，IC CAD技术进入了第二代，为设计师提供了方便的 原理图编辑、仿真和物理版图的布图、验证功能。
90年代，IC CAD技术进入了第三代，包括有系统级的设计及 验证工具。
目前，第四代IC CAD工具―EDA工具正在研发中，主要是面 向VDSM工艺、IP核复用和SOC设计。
2019/1/21
4
1952年，英国科学家达默提出电路集成化的最初设想。 1959年，美国得克萨斯仪器公司的一位工程师基尔比， 按照上述设想，制成了世界上第一块集成电路。 1959年，美国仙童公司赫尔尼等人发明的“平面工艺”， 被移到集成电路的制作中，使集成电路很快从实验室研 制阶段进入工业生产阶段。 1959年，得克萨斯仪器公司首先宣布建成世界上第一条 集成电路生产线。 1962年，世界上出现了第一块集成电路正式商品，这预 示着第三代电子器件已正式登上电子学舞台。
2006
2009
14
时钟频率
3000 2500
Clock(MHz)
2000 1500 1000 500 0 1997 1999 2001 2003 2006 2009
15
Clock
2019/1/21
集成电路朝着几个方向发展：
•
一是在发展微细加工技术的基础上，开发超高速、 超高集成度的电路。 二是迅速、全面地利用已达到的或已成熟的工艺 技术、设计技术、封装技术和测试技术等发展各 种专用集成电路（ASIC）。 三是开发产品的电路规模增加。
1.2-1.5
2006 0.10 16G 200 520 2000 7-8
0.9-1.2
2009 0.07 64G 520 620 2500 8-9
0.6-0.9
2012 0.01 256G 1400 750 3000 9
0.5-0.6
每片晶体管数 11 （ M） 芯片尺寸 300 (平方毫米） 频率(兆赫） 750 金属化层层数 6
（3）功耗、噪声和电迁移的分析工具。
（4）超深亚微米的布图设计工具。
（5）针对大规模芯片的阻、容、感提取工具。 （6）MFD可制造性设计工具。 （7）复杂芯片的物理验证、形式验证工具。 （8）确认和测试工具。
2019/1/21 25
三、VLSI设计步骤
1、系统规范化说明（System Specification）
2019/1/21
23
IC CAD的发展
•
第一代：七十年代以Applicon, Calma, CompterVision为代表 的版图编辑+DRC。
•
第二代：八十年代以Mentor, Daisy, Valid为代表的IC CAD系 统，原理图输入、模拟、分析、自动布图及验证。
第三代：九十年代以Cadence, Synopsys, Avant!等为代表的 EDA系统，包括有系统级的设计工具。
目前商业化半导体芯片的线宽为0.09~0.13μ m，今后发展 的趋势是0.065μ m甚至0.045μ m以下。
2019/1/21
6
Moore’s Law and Future IC Technologies
Moore Law
--- 芯片集成度每18个月将翻一番。 --- 至少还会适用15年! (first published in 1965) 1997 National Technology Roadmap for Semiconductors
在版图设计完成以后，非常重要的一步工作是版图验证。 主要包括：设计规则检查（ DRC）、版图的电路提取 （ NE）、电学规检查（ ERC）和寄生参数提取（ PE）。
2019/1/21 27
包括系统功能、性能、物理尺寸、设计模式、制造工艺、 设计周期、设计费用等等。 2、功能设计及描述（Function Design ） 将系统功能的实现方案设计并用 VHDL等硬件描述语言描 述出来。 3、寄存器传输级设计（ RTL Design） 将系统功能结构化，确定系统的时序，给出系统的状态图 及各子模块之间的数据流图。 4、逻辑设计（Logic Design） 通常以文本、原理图、逻辑图表示设计结果，有时也采用 布尔表达式来表示设计结果。
2019/1/21
5
一、集成电路的发展
自从1959年集成电路诞生以来，经历了小规模（SSI）、中 规模（MSI）、大规模（LSI）的发展过程，目前已进入 超大规模（VLSI）和甚大规模集成电路（ULSI）阶段， 进入片上系统（SOC)的时代。
第一代16位的8086芯片中，共容纳了约2.8万个晶体管。 32位以上的586级计算机微处理器，如“奔腾”芯片内的 晶体管数目则高达500万以上。目前一个芯片已经可以集 成上亿个晶体管。
Technology (um) 0.25 0.18 1997 1999 Year 11M 21M # transistors On-Chip Clock (MHz) 750 1200 300 340 Area (mm2) 6 6-7 Wiring Levels
2019/1/21
0.15 2001 40M 1400 385 7
•
• • •
四是开发产品的复杂程度加深。
五是开发产品的上市时限紧迫。
16
2019/1/21
器件及互连线延迟
4
3.5 3 器件内部延迟 2厘米连线延迟 （优化） 2厘米连线延迟 （未优化） 2厘米连线延迟约束
延迟值(ns)
2.5 2 1.5 1 0.5 0 1997 1999 2001 2003 2006 2009
0.13 2003 76M 1600 430 7
0.10 0.07 2006 2009 200M 520M 2000 2500 520 620 7-8 8-9
7
集成电路的发展特点
九十年代以来，集成电路工艺发展非常迅速，已从亚 微米(0.5到1微米)、深亚微米(小于0.5微米)到超深亚微 米或纳米(小于0.25微米)。其主要特点： 特征尺寸越来越小 芯片面积越来越大 单片上的晶体管数越来越多 时钟频率越来越高 电源电压越来越低 布线层数越来越多 I/O引线越来越多
2019/1/21 26
4、电路设计（Circuit Design） 电路设计是将逻辑设计表达式转换成电路实现。 5、物理设计（Physical Design or Layout Design ） 物理设计或称版图设计是VLSI设计中最费时的一步。它 要将电路设计中的每一个元器件包括晶体管、电阻、电 容、电感等以及它们之间的连线转换成集成电路制造所 需要的版图信息。 6、设计验证（Design Verification）
单个芯片上的晶体管数
600 500
晶体管数（M）
400 300 200 100 0 1997 1999 2001 2003 2006 2009
11
晶体管数
2019/1/21
芯片面积
700
芯片面积（平方毫米）
600 500 400 300 200 100 0 1997 1999 2001 2003 2006 2009
2019/1/21 8
表1 发展规划代次的指标
年份 最小线宽 (μ m） DRAM容量 1997 0.25 256M 1999 0.18 1G 21 440 1200 6-7 2001 0.15 1G~4G 40 385 1400 7
1.2-1.5
2003 0.13 4G 76 430 1600 7
成功的设计取决于优秀的设计工具。
2019/1/21
20
IC 设计的发展
• •
设计附属于制造，手工设计。 设计业独立，Fabless， Design House。
•
•
设计追求时间和成品率。
SOC+IP+VDSM+大规模的设计。
2019/1/21
21
2019/1/21
22
集成电路计算机辅助设计的发展
最低供电电压 1.8-2.5 11.5-1.8 （v） 最大晶圆直径 200 300 （mm）
2019/1/21
300
300
300
450
450
9
工艺特征尺寸
0.3 0.25 0.2 0.15 0.1 0.05 0 1997
2019/1/21
特征尺寸（微米）
工艺尺寸
1999
2001
2003
2006
2009
2019/1/21
17
市场增长
市场衰减
ห้องสมุดไป่ตู้
及时投入市场的 年度曲线
延误投入市场的 年度曲线 W 市场窗口 2W 时间
市场窗口
2019/1/21 18
世界集成电路产业发展现状
• 世界集成电路加工工艺水平为0.13微米，正在向0.09
微米过渡。
• 系统芯片（SOC）正在成为集成电路产品的主流。 • 集成电路设计业、制造业、封装业三业并举，相对游 离。
VLSI设计导论
清华大学计算机系
2019/1/21 1
集成电路与计算机
Design
Testing EDA Tools
Manufacture Computer
2019/1/21
Packaging
2
第一章 概 论
第一节
•
引 言
信息产业值占国民经济总值的40%~60%是支柱
•
•
微电子工业是国民经济信息化的基石
• 超大规模集成电路IP复用（IP Reuse）水平日益提高。
• 设计能力滞后于制造工艺，设计工具落后于设计水平。
2019/1/21
19
二、集成电路设计与EDA软件工具
集成电路产业是以市场、设计、制造、应用 为主要环节的系统工程。设计是连接市场和制造
之间的桥梁，是集成电路产品开发的入口。
成功的产品来源于成功的设计。
12
芯片面积
2019/1/21
电源电压
2.5 2
Vdd(v)
1.5 Vdd 1 0.5 0 1997 1999 2001 2003 2006 2009
13
2019/1/21
金属布线层数
10 9 8 7 6 5 4 3 2 1 0 1997
2019/1/21
金属层数
金属层数
1999
2001
2003
集成电路是微电子技术的核心
2019/1/21
3
1948年，美国贝尔实验室发明了点接触晶体管 1949年，肖克利（W.Shockley）提出结型晶体管的设想 1951年，制成了第一枚面结型的晶体管 1930年，利利费尔德（Lillienfenld)和海尔(Heil)提出了利用半 导体表面场效应原理制造固体放大器 40年代末，肖克利（W.Shockley）和皮尔逊（G.L.Pearson） 研究了这个问题。 1960年，卡恩格（D.Kanng)和阿塔纳（M.M.Atalla）用热氧 化硅结构制造了第一枚绝缘栅MOS晶体管。
•
•
第四代：正在研制面向VDSM + SOC+IP的新一代EDA系统。
Cadence, Synopsys, Magma.
设计工具改进所增加的设计能力必须超过工艺增长速度，才能适应工艺的快速发展。
2019/1/21
24
目前EDA面临的关键问题：
（1）设计方法学的研究：理论和设计流程。
（2）IP核的复用技术。
70年代，第一代的IC CAD系统为IC设计师提供方便的版图编 辑、设计验证和数据转换等功能。
80年代，IC CAD技术进入了第二代，为设计师提供了方便的 原理图编辑、仿真和物理版图的布图、验证功能。
90年代，IC CAD技术进入了第三代，包括有系统级的设计及 验证工具。
目前，第四代IC CAD工具―EDA工具正在研发中，主要是面 向VDSM工艺、IP核复用和SOC设计。
2019/1/21
4
1952年，英国科学家达默提出电路集成化的最初设想。 1959年，美国得克萨斯仪器公司的一位工程师基尔比， 按照上述设想，制成了世界上第一块集成电路。 1959年，美国仙童公司赫尔尼等人发明的“平面工艺”， 被移到集成电路的制作中，使集成电路很快从实验室研 制阶段进入工业生产阶段。 1959年，得克萨斯仪器公司首先宣布建成世界上第一条 集成电路生产线。 1962年，世界上出现了第一块集成电路正式商品，这预 示着第三代电子器件已正式登上电子学舞台。
2006
2009
14
时钟频率
3000 2500
Clock(MHz)
2000 1500 1000 500 0 1997 1999 2001 2003 2006 2009
15
Clock
2019/1/21
集成电路朝着几个方向发展：
•
一是在发展微细加工技术的基础上，开发超高速、 超高集成度的电路。 二是迅速、全面地利用已达到的或已成熟的工艺 技术、设计技术、封装技术和测试技术等发展各 种专用集成电路（ASIC）。 三是开发产品的电路规模增加。
1.2-1.5
2006 0.10 16G 200 520 2000 7-8
0.9-1.2
2009 0.07 64G 520 620 2500 8-9
0.6-0.9
2012 0.01 256G 1400 750 3000 9
0.5-0.6
每片晶体管数 11 （ M） 芯片尺寸 300 (平方毫米） 频率(兆赫） 750 金属化层层数 6
（3）功耗、噪声和电迁移的分析工具。
（4）超深亚微米的布图设计工具。
（5）针对大规模芯片的阻、容、感提取工具。 （6）MFD可制造性设计工具。 （7）复杂芯片的物理验证、形式验证工具。 （8）确认和测试工具。
2019/1/21 25
三、VLSI设计步骤
1、系统规范化说明（System Specification）
2019/1/21
23
IC CAD的发展
•
第一代：七十年代以Applicon, Calma, CompterVision为代表 的版图编辑+DRC。
•
第二代：八十年代以Mentor, Daisy, Valid为代表的IC CAD系 统，原理图输入、模拟、分析、自动布图及验证。
第三代：九十年代以Cadence, Synopsys, Avant!等为代表的 EDA系统，包括有系统级的设计工具。
目前商业化半导体芯片的线宽为0.09~0.13μ m，今后发展 的趋势是0.065μ m甚至0.045μ m以下。
2019/1/21
6
Moore’s Law and Future IC Technologies
Moore Law
--- 芯片集成度每18个月将翻一番。 --- 至少还会适用15年! (first published in 1965) 1997 National Technology Roadmap for Semiconductors
在版图设计完成以后，非常重要的一步工作是版图验证。 主要包括：设计规则检查（ DRC）、版图的电路提取 （ NE）、电学规检查（ ERC）和寄生参数提取（ PE）。
2019/1/21 27
包括系统功能、性能、物理尺寸、设计模式、制造工艺、 设计周期、设计费用等等。 2、功能设计及描述（Function Design ） 将系统功能的实现方案设计并用 VHDL等硬件描述语言描 述出来。 3、寄存器传输级设计（ RTL Design） 将系统功能结构化，确定系统的时序，给出系统的状态图 及各子模块之间的数据流图。 4、逻辑设计（Logic Design） 通常以文本、原理图、逻辑图表示设计结果，有时也采用 布尔表达式来表示设计结果。
2019/1/21
5
一、集成电路的发展
自从1959年集成电路诞生以来，经历了小规模（SSI）、中 规模（MSI）、大规模（LSI）的发展过程，目前已进入 超大规模（VLSI）和甚大规模集成电路（ULSI）阶段， 进入片上系统（SOC)的时代。
第一代16位的8086芯片中，共容纳了约2.8万个晶体管。 32位以上的586级计算机微处理器，如“奔腾”芯片内的 晶体管数目则高达500万以上。目前一个芯片已经可以集 成上亿个晶体管。
Technology (um) 0.25 0.18 1997 1999 Year 11M 21M # transistors On-Chip Clock (MHz) 750 1200 300 340 Area (mm2) 6 6-7 Wiring Levels
2019/1/21
0.15 2001 40M 1400 385 7
•
• • •
四是开发产品的复杂程度加深。
五是开发产品的上市时限紧迫。
16
2019/1/21
器件及互连线延迟
4
3.5 3 器件内部延迟 2厘米连线延迟 （优化） 2厘米连线延迟 （未优化） 2厘米连线延迟约束
延迟值(ns)
2.5 2 1.5 1 0.5 0 1997 1999 2001 2003 2006 2009
0.13 2003 76M 1600 430 7
0.10 0.07 2006 2009 200M 520M 2000 2500 520 620 7-8 8-9
7
集成电路的发展特点
九十年代以来，集成电路工艺发展非常迅速，已从亚 微米(0.5到1微米)、深亚微米(小于0.5微米)到超深亚微 米或纳米(小于0.25微米)。其主要特点： 特征尺寸越来越小 芯片面积越来越大 单片上的晶体管数越来越多 时钟频率越来越高 电源电压越来越低 布线层数越来越多 I/O引线越来越多
2019/1/21 26
4、电路设计（Circuit Design） 电路设计是将逻辑设计表达式转换成电路实现。 5、物理设计（Physical Design or Layout Design ） 物理设计或称版图设计是VLSI设计中最费时的一步。它 要将电路设计中的每一个元器件包括晶体管、电阻、电 容、电感等以及它们之间的连线转换成集成电路制造所 需要的版图信息。 6、设计验证（Design Verification）