实验五全加器的设计及应用
设计全加器实验报告
一、实验目的1. 掌握全加器的基本原理和设计方法。
2. 熟悉使用Quartus II软件进行原理图输入、编译、仿真和下载等操作。
3. 培养学生动手实践能力和创新思维。
二、实验原理全加器是一种能够进行二进制加法运算的数字电路，它能够处理来自低位的进位输入。
全加器由两个半加器和两个或门组成。
其中，两个半加器分别用于处理两个一位二进制数的相加，而两个或门则用于处理来自低位的进位输入。
全加器的输入信号包括三个：两个加数A和B，以及来自低位的进位输入Cin。
输出信号包括两个：和S和进位Cout。
全加器的逻辑表达式如下：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (A ∧ Cin)三、实验器材1. Quartus II软件2. FPGA开发板3. 连接线4. 电源四、实验步骤1. 创建工程（1）打开Quartus II软件，选择“File”→“New Project Wizard”创建新工程。
（2）填写工程名称、工程路径等信息，点击“Next”。
（3）选择目标器件，点击“Next”。
（4）选择“Block Diagram/Schematic File”作为工程类型，点击“Next”。
（5）填写工程文件名称，点击“Finish”。
2. 设计全加器原理图（1）在原理图编辑窗口中，双击鼠标左键弹出元件输入对话框。
（2）在对话框右侧打开元件库，找到所需的半加器、或门等元件。
（3）将半加器和或门等元件拖入原理图编辑窗口。
（4）连接元件，形成全加器电路。
3. 编译工程（1）选择“Processing”→“Start Compilation”开始编译。
（2）等待编译完成，检查编译报告。
4. 仿真（1）选择“Simulation”→“Start Simulation”开始仿真。
（2）在仿真窗口中观察波形，验证全加器电路的功能。
5. 下载到FPGA开发板（1）选择“Tools”→“Programmer”打开编程器。
实验五全加器的设计及应用
实验五全加器的设计及应用一、实验目的（1）进一步加深组和电路的设计方法。
（2）会用真值表设计半加器和全加器电路，验证其逻辑功能。
（3）掌握用数据选择器和译码器设计全加器的方法。
二、预习要求（1）根据表5-1利用与非门设计半加器电路。
（2）根据表5-2利用异或门及与非门设计全加器电路。
三、实验器材（1）实验仪器：数字电路实验箱、万用表；（2）实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153；四、实验原理1.半加器及全加器电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的，因此加法器便成了计算机中最基本的运算单元。
（1）半加器只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的进位看成0），称为半加，完成半加功能的电路为半加器。
框图如图5-1所示。
一位半加器的真值表如表5-1所示。
表5-1 半加器真值表0 0 00 1 01 0 0 1 1 0 1 02 0 1 0 0 0图5-1 半加器框图由真值表写逻辑表达式：画出逻辑图，如图5-2所示：（a）逻辑图（b）逻辑符号图5-2 半加器（2）全加器能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功能的电路为全加器。
根据求和结果给出该位的进位信号。
即一位全加器有3个输入端：（被加数）、（加数）、（低位向本位的进位）；2个输出端：（和数）、（向高位的进位）。
下面给出了用基本门电路实现全加器的设计过程。
1）列出真值表，如表5-2所示。
表5-2 全加器真值表半加器全加器0 0 00 1 01 0 0 1 1 0 1 02 0 1 0 0 10 0 10 1 11 0 1 1 1 1 1 0 1 11 12 1从表5-2中看出，全加器中包含着半加器，当时，不考虑低位来的进位，就是半加器。
而在全加器中是个变量，其值可为0或1。
实验五1位全加器的文本输入（波形仿真应用）
实验五 1位全加器的文本输入（波形仿真用）1.实验目的通过此实验让学生逐步了解、熟悉和掌握FPGA开发软件Quartus II的使用方法及VHDL 的编程方法。
学习电路的仿真方法。
2.实验内容本实验的内容是建立一个1位全加器。
在实验箱上的按键KEY1~KEY3分别为A、B 和Cin，并通过LED1~LED3指示相应的状态。
输出Sum和Cout通过LED7和LED8指示。
3.实验原理1位全加器的真值表如下所示。
表1位全加器逻辑功能真值表4.实验步骤(1) 启动Quartus II，建立一个空白工程，然后命名为full_add.qpf。
(2) 新建full_add.vhd源程序文件，编写代码。
然后进行综合编译。
若在编译过程中发现错误，则找出并更正错误，直到编译成功为止。
也可采用原理图文件的输入方式，建立半加器，然后在组成１位全加器。
原理图如下所示半加器设计1位全加器设计(3) 波形仿真步骤如下：① 在Quartus II 主界面中选择File → New 命名，打开新建文件对话框，从中选择V ector Waveform File ，如下图所示。
单击OK 建立一个空的波形编辑窗口。
选择File →Saveas 改名为full_add.vwf。
此时会看到窗口内出现如下图所示。
图 新建文件对话框 图 新建波形文件界面② 在上图所示的Name 选项卡内双击鼠标左键，弹出如图 所示的对话框。
在该对话框中单击Node Finder 按钮，弹出如图 所示的对话框。
图 添加节点对话框③ 按照下图所示进行选择和设置，先按下“list ”按钮，再按下“>>”按钮添加所有节点，最后按下“ok ”按钮。
图添加节点④波形编辑器默认的仿真结束时间为1us，根据仿真需要可以设置仿真文件的结束时间。
选择Edit→ End Time命令可以更改。
这里采用默认值不需更改。
图添加完节点的波形图⑤编辑输入节点的波形。
编辑时将使用到波形编辑工具栏中的各种工具。
实验五 半加器和全加器
实验五半加器和全加器实验五半加器和全加器一、实验目的1(掌握组合逻辑电路的分析和设计方法。
2(验证半加器、全加器、奇偶校验器的逻辑功能。
二、实验原理使用中、小规模集成门电路分析和设计组合逻辑电路是数字逻辑电路的任务之一。
本实验中有全加器的逻辑功能的测试，又有半加器、全加器的逻辑设计。
通过实验要求熟练掌握组合逻辑电路的分析和设计方法。
实验中使用的二输入端四异或门的电路型号为74LS86，四位二进制全加器的型号为74LS83A，其外引线排列及逻辑图如下:14 13 12 11 10 9 8VCC=1 =174LS86=1 =1GND1 2 3 4 5 6 774LS86引脚排列16 15 14 13 12 11 10 9C C GND B AΣ 44011 BΣ4174LS83AA 2A Σ AB V Σ B 4333CC221 2 3 4 5 6 7 874LS83引脚排列74LS83A是一个内部超前进位的高速四位二进制串行进位全加器，它接收两个四位二进制数(A~A，B~B)，和一个进位输入(C)，并对每一位产生二进制和14140 (Σ~Σ)输出，还有从最高有效位(第四位)产生的进位输出(C)。
该组件有144越过所有四个位产生内部超前进位的特点，提高了运算速度。
另外不需要对逻辑电平反相，就可以实现循环进位。
三、实验仪器和器件1(实验仪器(1)DZX-2B型电子学综合实验装置(2)万用表(MF47型)2(器件(1)74LS00(二输入端四与非门)(2)74LS86(二输入端四异或门)(3)74LS83(四位二进制全加器)(4)74LS54(双二双三输入端与或非门)四、实验内容1(设计用纯与非门组成的半加器，分析、验证其逻辑功能;解:?根据设计任务列出真值表输入输出A B Y C0 0 0 00 1 1 01 0 1 01 1 0 1?根据真值表写出逻辑表达式C=AB Y,AB，AB?对逻辑表达式进行化简Y =A?B C=AB?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式Y =A?B= C=AB,AB AAB,BAB?根据整理后的逻辑表达式画出逻辑图? Y2 & 接A 逻=AB Y? 辑1& & YY 1 接电Y=A AB 电2平 ? B 平& Y=B AB ?3 Y3 显Y=A?B 示 ? & C=AB C图5-1 半加器设计参考图?根据逻辑图装接实验电路，测试其逻辑功能并加以修正表5-1’(验证) 表5-1(分析)输入输出输入逐级输出Y B C B A B Y C A B YYYY C 1 2 3A 0 1 A 0 1 0 0 0 0 0 0 1 1 1 0 00 0 1 0 0 0 0 1 1 0 0 1 1 1 0 1 01 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 01 1 0 1 1 1 0 1 1 0 1 卡诺图Y= A?B C=AB 2(设计用异或门组成半加器，并测试其逻辑功能; 解:???步骤同上?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式Y =A?B C= AB,AB?根据整理后的逻辑表达式画出逻辑图?根据逻辑图装接实验电路，测试其逻辑功能并加以修正表5-2输入输出接接=1 A Y ? 逻电A B Y C 辑平显电0 0 0 0 平示 B ? C ? & & 0 1 1 0 图5-2测量由异或门组成的半加器的逻辑功能 1 0 1 01 1 0 12(设计用74LS54、74LS86、74LS00组成全加器，并测试其逻辑功能;解:?根据设计任务列出真值表输入输出 ?根据真值表写出逻辑表达式 Y C A B C 00 0 0 0 0 Y,ABC，ABC，ABC，ABC00000 1 0 1 0C,ABC，ABC，ABC，ABC00001 0 0 1 01 1 0 0 1 ?对逻辑表达式进行化简0 0 1 1 0，，，，，，，，Y,AB，ABC，AB，ABC,A,BC，A,BC0 1 1 0 1 00001 0 1 0 1 ，，，，，，,A,BC，A,BC,A,B,C0001 1 1 1 1，，，，，，C,ABC，C，AB，ABC,AB，A,BC0000?根据所用逻辑门的类型将化简后的逻辑表达式整理成符合要求的形式，， Y,A,B,C0，， C,AB，A,BC0?根据整理后的逻辑表达式画出逻辑图?根据逻辑图装接实验电路，测试其逻辑功能并加以修正表5-3接电平显示 C 输入输出 Y A B CY C 074LS00 & 0 0 0 0 0 ? 0 1 0 1 0 ?1 0 0 1 0 ?1 =1 =11 1 0 0 1 & & & & 0 0 1 1 0 1/2 74LS860 1 1 0 1 ? ? ? ? ? ? ? 1 0 1 0 1 ? A B C0 1 1 1 1 1 74LS54 接逻辑电平图5-34(分析四位二进制全加器74LS83A的逻辑功能;接电平显示Σ Σ Σ Σ 4321接接电“0” CC4 0 FAFAFAFA4 3 2 1 平或显“1” ? ? 示 ? ?74LS83A A/AA/AB/BB/B24 13 24 24接逻辑电平图5-4 分析四位二进制全加器74LS83A的逻辑功能表5-4输出输入C=0 C=1 00B/BA/A B/B A/A ΣΣΣΣCΣΣΣΣC24 2413131 2 3 4 4 1 2 3 4 4 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 10 1 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 1 0 0 0 0 0 1 0 11 1 0 0 1 0 1 1 0 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 0 0 0 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 0 1 1 1 0 00 0 1 0 1 1 0 1 0 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 0 1 1 0 1 01 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1*5(用加法器74LS83A实现BCD码和余三码之间的相互转换。
全加器及其应用实验报告
一、实验目的1. 理解全加器的原理和结构。
2. 掌握全加器的逻辑功能及其实现方法。
3. 学习全加器在实际电路中的应用。
二、实验原理全加器是一种组合逻辑电路，用于实现两个二进制数相加，同时考虑来自低位的进位信号。
全加器由三个输入端和两个输出端组成，输入端分别为两个加数位（A、B）和来自低位的进位信号（Cin），输出端分别为和位（S）和进位输出信号（Cout）。
全加器的逻辑功能如下：- 当A、B和Cin都为0时，S为0，Cout为0；- 当A、B和Cin中有一个为1时，S为1，Cout为0；- 当A、B和Cin中有两个为1时，S为0，Cout为1；- 当A、B和Cin都为1时，S为1，Cout为1。
全加器可以通过半加器（HAdder）和与门（AND）来实现。
半加器实现两个一位二进制数相加的功能，而与门用于实现进位信号的产生。
三、实验器材1. 74LS系列集成电路芯片（如74LS00、74LS86等）；2. 实验箱；3. 电源；4. 导线；5. 万用表；6. 示波器。
四、实验步骤1. 根据全加器的逻辑功能，设计全加器的原理图，包括半加器和与门；2. 将设计好的原理图连接到实验箱上，包括输入端（A、B、Cin）和输出端（S、Cout）；3. 使用万用表检测各个芯片的引脚电压，确保电路连接正确；4. 使用示波器观察输入信号和输出信号的变化，验证全加器的逻辑功能；5. 改变输入信号，观察全加器的输出信号，进一步验证其逻辑功能；6. 将全加器应用于实际电路，如实现多位加法器等。
五、实验结果与分析1. 实验结果表明，全加器能够实现两个二进制数相加，同时考虑来自低位的进位信号；2. 通过示波器观察，发现全加器的输出信号与输入信号符合逻辑功能；3. 将全加器应用于实际电路，如实现多位加法器，实验结果表明电路能够正常工作。
六、实验心得1. 全加器是一种重要的组合逻辑电路，在数字电路中具有广泛的应用；2. 在实验过程中，需要掌握全加器的原理和结构，熟悉各个芯片的功能和引脚连接；3. 实验过程中，要注意电路的连接和信号的观察，确保实验结果的准确性；4. 通过本次实验，加深了对全加器的理解，为以后的学习和工作打下了基础。
全加器应用实验报告
一、实验目的1. 理解全加器的逻辑功能和工作原理。
2. 掌握全加器的组成和电路结构。
3. 学习全加器在实际电路中的应用。
4. 培养动手实践能力和分析问题、解决问题的能力。
二、实验原理全加器是一种能够实现二进制加法运算的数字电路，它由半加器和与门组成。
全加器有三个输入端：两个加数输入端A和B，以及一个进位输入端Cin；三个输出端：进位输出端Cout，和输出端Sum，以及一个进位输入端Cin。
全加器的逻辑功能如下：- 当Cin为0时，全加器相当于一个半加器，即A和B相加，进位输出Cout为0，和输出Sum为A+B。
- 当Cin为1时，全加器将A、B和Cin相加，进位输出Cout为1，和输出Sum为A+B+Cin。
三、实验仪器与设备1. 数字电路实验箱2. 集成芯片（如74LS00、74LS86等）3. 导线4. 逻辑分析仪或示波器5. 实验指导书四、实验步骤1. 搭建全加器电路(1) 使用74LS86芯片搭建半加器电路，连接A、B和Sum端。
(2) 使用74LS00芯片搭建与门电路，连接Sum和Cin端，输出为Cout。
(3) 将半加器和与门电路连接起来，形成全加器电路。
2. 验证全加器功能(1) 将A、B和Cin端分别接入逻辑电平开关。
(2) 通过逻辑电平开关改变A、B和Cin端的电平，观察Cout和Sum端的输出。
(3) 将实验结果与理论计算结果进行对比，验证全加器的功能。
3. 全加器在实际电路中的应用(1) 使用全加器搭建一个4位加法器电路。
(2) 将A、B和Cin端分别接入4位二进制数输入端。
(3) 观察Cout和Sum端的输出，验证4位加法器电路的功能。
五、实验结果与分析1. 全加器功能验证通过实验验证，全加器能够实现二进制加法运算，其逻辑功能与理论计算结果一致。
2. 全加器在实际电路中的应用通过实验验证，全加器可以应用于4位加法器电路，实现多位二进制数的加法运算。
六、实验总结1. 全加器是一种能够实现二进制加法运算的数字电路，具有广泛的应用。
数字电路实验报告——全加器
数字电路实验报告——全加器一、实验目的1.了解全加器的工作原理和应用。
2.掌握全加器的逻辑电路。
3.能够实现全加器的电路。
二、实验原理1.全加器的概念全加器是将三个二进制数相加的电路，其中两个输入用于加，另一个输入用于进位。
目前计算机中都采用二进制数系，因此采用全加器电路可以将二进制数计算的加、减、乘、除等运算转化为逻辑电路控制。
2.全加器电路原理全加器一般包括两个半加器，也就是相邻的两位之间的进/退位。
全加器的三个输入：A、B：相邻位的输入。
Cin：低一级的进位数。
输出：S：相邻位的和。
Cout：进位输出。
半加器（HA）是组成全加器的基本单元，其有两个输入和两个输出。
半加器的输出只考虑了A、B两个输入相加的进位情况，而对于进位需要从低一位的进位来考虑是否产生进位。
因此，需要将半加器和前一位的进位一起运算才能得到正确结果。
三、实验装置1.数字实验箱。
2.全加器IC 7483。
3.数字示波器。
四、实验步骤1. 将全加器IC 7483插在数字实验箱的插孔上。
2. 根据全加器的逻辑关系，接线如下图所示。
3. 输入逻辑信号，并观察全加器的输出结果。
4. 将输出结果接入数字示波器中，观察波形。
五、实验结果及分析本次实验使用全加器IC 7483进行数字电路的设计与实现，由于全加器具有计算机中常见的二进制数加法功能，因此在缺少专业计算机设备或软件的情况下，可以使用数字逻辑电路来进行二进制数的计算。
在实验中，传入的逻辑信号为001和010，分别作为相邻位的数字输入A、B，Cin输入为0，代表即不需要进位。
从输出结果中可以看出，在全加器电路的输出端正确得到了二进制数001和010的相加结果，即为011。
通过实验，可以发现全加器的工作原理和应用，掌握全加器的逻辑电路，并能够实现全加器电路。
六、实验结论1.全加器是一个能够将三个二进制数相加的电路。
2.全加器由两个半加器组成，每个半加器有两个输入和两个输出。
3.在计算机中常用全加器电路进行二进制数的计算。
全加器实验报告
全加器实验报告一、实验目的1、了解全加器工作原理2、设计全加器电路二、实验原理1设A 和B 分别为加数与被加数,Ci 为低位进位,S 为本位和数,Co 为向高位的进位数。
2、根据全加器的工作原理可以写出真值表输入 输出A B Ci Co S0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 13、由真值表可以写出卡诺图根据卡诺图可以写出逻辑表达式ABC C B A C B A C B A S +++=C B A ⊕⊕=BC A C B A AB C ++=o()C B A AB ⊕+=0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1S C4、根据逻辑表达式可以设计出逻辑电路图三、实验工具EWB电路仿真实验软件四、实验步骤1、查找4030,4070,4081三种芯片的基本参数，清楚实验原理2、打开EWB仿真软件，把所需要的元件从器件栏中找出放在工作区内，并按照一定的顺序摆放整齐，为连线做准备3、用检测仪器检测各器件是否正常工作4、确保各元件正常后，按照所设计的电路图链接电路5、检测电路是否链接完好，6、用检测器生成真值表并与设计的真值表对照五、实验结果电路图真值表输入输出A B Ci Co S0 0 0 0 0 0 0 1 0 1 0 1 0 0 10 1 1 1 01 0 0 0 1 1 0 1 1 0 1 1 0 1 01 1 1 1 1。
实验五 全加器的应用20页PPT
41、俯仰终宇宙，不乐复何如。 42、夏日长抱饥，寒夜无被眠。 43、不戚戚于贫贱，不汲汲于富贵。 44、欲言无予和，挥杯劝孤影。 45、盛年不重来，一日难再晨。及时 当勉励 ，岁月 不待人 。
56、书不仅是生活，而且是现在、过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次，但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许，为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处， 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
拉
60、生活的道路一旦选定，就要勇敢地
实验五组合逻辑电路
实验五组合逻辑电路（实验报告）一、实验目的1．掌握组合逻辑电路的设计方式2．熟悉常常利用组合逻辑器件的利用方式3．熟悉用逻辑门电路、74LS138和74LS151进行综合性设计的方式二、实验设备和器件设备：数字电子技术实验箱器件：74LS00，74LS20，74LS86，74LS138，74LS151三、实验内容及步骤1.实现一名全加器(1)依照组合逻辑电路的一般设计步骤，用大体门电路（74LS00，74LS20，74LS86）实现一名全加器；(2)用1片74LS138和1片74LS20实现一名全加器。
2.设计一个监测信号灯工作状态的逻辑电路，每一组信号灯由红、黄、绿三盏组成，仅有红灯R亮、仅有绿灯G亮、黄灯Y和绿灯G同时亮为正常工作状态，其余为故障状态。
故障状态时要发出报警信号。
要求用74LS151实现。
(1)逻辑抽象。
红黄绿三盏信号灯的状态为输入变量，别离用R、Y、G表示，并规定灯亮时为1，灭时为0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1；(2) 列真值表于表3-1；(3) 按照真值表写出用最小项表示的Z的逻辑表达式。
(4) 依照逻辑表达式进行电路连接，画出电路连接图，并对电路进行测试。
四、实验结果及数据分析1．实现一名全加器（1）列真值表（2）由真值表得：S=ABC-1 ,C0=（3）按照逻辑表达式，画出逻辑电路图如下：用1片74LS138和1片74LS20实现一名全加器。
按照真值表得最小项表达式S=,C0=,故电路如图：经实验验证，两组实验的结果与真值表一致，以上电路正确实现了一名全加器的逻辑功能。
2．信号灯监测电路设计。
按照设计要求进行逻辑抽象和列真值表：由真值表列逻辑表达式：Z=；按照逻辑表达式列写最小项表达式：Z=,于是取得电路如图所示：通过实验验证，实验结果符合预期，电路实现了故障诊断的逻辑功能。
六、实验总结本次实验比较成功，通过本实验，我大体掌握了组合逻辑电路的设计方式，熟悉了常常利用组合逻辑器件的利用方式，进一步学习了用逻辑门电路、74LS138和74LS151进行综合性设计的方式，而且，本实验加深了我对组合逻辑电路的理解，锻炼了我的实验能力。
实验五全加器及其应用
实验五全加器及其应用一、实验目的1. 掌握全加器设计方法；2. 掌握全加器的应用。
二、实验要求1. 上机前要作好充分准备，预习实验。
2. 实验完成后，写出详细实验报告。
三、实验内容及步骤用74HC283D设计一个8421BCD码加法电路，完成两个一位8421BCD码的加法运算。
输入、输出均采用8421BCD码表示。
两个一位十进制数相加，若考虑低位来的进位，其和应为0～19，8421BCD码加法器的输入、输出都采用8421BCD码表示，其进位规律为逢十进一，而74HC283D是按两个四位二进制数进行运算的，其进位规律为逢十六进一，故二者的进位关系不同，当和数大于9时，8421BCD码应产生进位，而十六进制还不可能产生进位。
为此应对结果进行修正，当结果大于9时，需要加6(0110B)修正。
故修正电路应含一个判9电路，当结果大于9时对结果加0110，小于等于9时加0000。
spanstyle='mso-ignore:vglayout;;z-index:1;left:0px;margin-left:26px;margin-top:41px;width:507px; height:29px'大于9的数是最小项的m10～m15，除了上述情况大于9时外，如相加结果产生了进位位，其结果必定大于9，因此大于9的条件为全加器74HC283D的A4A3A2A1、B4B3B2B1为两个四位二进制数输入端，SUM1、SUM2、SUM3、SUM4为相加的和，C0为低位来的进位，C4为向高位产生的进位。
1. 创建电路用字信号发生器产生8421BCD码，并用显示器件显示8421BCD码。
（1）在元（器）件库中单击CMOS，再单击74HC系列，选中74HC283D_2v, 如图5-1：图5-1 选择元件单击OK确认。
这时会出现一个器件，拖到指定位置点击即可，如图5-2：图5-2 74系列元件（2）在器件库中单击TTL，再单击74系列，选中二输入与非门7400N和三输入与非门7410N 芯片。
应用全加器实验报告
一、实验目的1. 理解全加器的原理和结构，掌握其设计方法。
2. 学会使用Quartus II软件进行全加器的原理图输入、编译、综合、适配和仿真。
3. 通过实验加深对组合逻辑电路的理解，提高电子线路设计能力。
二、实验原理全加器是一种能够实现两个二进制数相加，并考虑进位的组合逻辑电路。
它由两个半加器和一个或门组成，其中两个半加器分别处理两个加数和来自低位的进位信号，或门则将两个半加器的进位输出合并为一个进位输出。
三、实验内容与步骤1. 半加器设计- 使用Quartus II软件，创建一个新的原理图文件。
- 在原理图编辑窗口中，插入两个半加器符号和两个或门符号。
- 将半加器符号的输入端和输出端分别连接到或门的输入端。
- 编译、综合、适配和仿真半加器电路。
2. 全加器设计- 在半加器设计的基础上，创建一个新的原理图文件。
- 在原理图编辑窗口中，插入四个半加器符号和四个或门符号。
- 将四个半加器符号的输入端和输出端按照全加器的结构连接起来。
- 编译、综合、适配和仿真全加器电路。
3. 4位全加器设计- 在全加器设计的基础上，创建一个新的原理图文件。
- 在原理图编辑窗口中，插入四个全加器符号。
- 将四个全加器符号的输入端和输出端按照4位全加器的结构连接起来。
- 编译、综合、适配和仿真4位全加器电路。
四、实验结果与分析1. 半加器仿真结果- 当输入端a和b的值分别为0和1时，输出端s的值为1，输出端c的值为0。
- 当输入端a和b的值分别为1和0时，输出端s的值为1，输出端c的值为0。
- 当输入端a和b的值分别为1和1时，输出端s的值为0，输出端c的值为1。
2. 全加器仿真结果- 当输入端a、b和cin的值分别为0、1和0时，输出端sum的值为1，输出端cout的值为0。
- 当输入端a、b和cin的值分别为1、0和0时，输出端sum的值为1，输出端cout的值为0。
- 当输入端a、b和cin的值分别为1、1和0时，输出端sum的值为0，输出端cout的值为1。
实验五__用原理图输入法设计8位全加器
实验五用原理图输入法设计8位全加器1、实验目的：熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。
2、实验原理：利用EDA工具进行原理图输入设计的优点是，设计者能利用原有的电路知识迅速入门，完成较大规模的电路系统设计，而不必具备被许多诸如编程技术、硬件语言等新知识。
除了最初的图形编辑输入外，其他处理流程都与文本（如VHDL文件）输入设计完全一致。
先由一个半加器构成一个全加器，再由一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相临的高位加法器的最低进位输入信号cin相接。
3、主要仪器设备：EDA实验箱、QuartusII软件和计算机。
4、实验内容及过程：利用QuartusII完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，键2、键1输入8位加数；键4、键3输入8位被加数；数码6/5显示加和；D8显示进位cout。
在E:/EDA/下建立一个新的文件夹为ADDER8。
本设计的思路是先设计1个1位半加器，因此建立新建文件夹E:/EDA/ ADDER8/h_adder；要利用1位的半加器构造1位的全加器，因此建立新建文件夹E:/EDA/ ADDER8/f_adder；要利用1位的全加器构造8位的全加器，因此建立新建文件夹E:/EDA/ ADDER8/adder8；(1)、用原理图输入法构造1位半加器打开QuartusII软件，选择新建一个原理图文件，进入原理图编辑窗。
在空白编辑窗的地方电击鼠标右键，选择加入模块。
此图电击OK，为加入输入引脚。
以同样的方法加入其它模块，如下图所示。
对其连线。
连线时注意，若信号为1位，则用导线进行连接，若信号为多位，则用总线进行连接。
注意连线时，最后连好的线平滑，无x等标识方能表明线正确连接。
全加器数电实验报告
全加器数电实验报告全加器数电实验报告引言：数电实验是电子信息工程专业的一门重要课程，通过实践操作，能够更好地理解和掌握数字电路的原理和设计方法。
本次实验主要是关于全加器的设计和实现，全加器是数字电路中的基本组成部分，用于实现两个二进制数的相加运算。
通过本次实验，我将深入了解全加器的工作原理和内部结构，并通过实际搭建电路和观察信号波形来验证其正确性。
一、实验目的：1. 理解全加器的工作原理；2. 掌握全加器的逻辑电路设计方法；3. 通过实验验证全加器的正确性。
二、实验原理：全加器是一种能够实现两个二进制数相加的电路，由于二进制数的相加可能会产生进位，所以全加器有三个输入端：两个二进制数的输入端和一个来自低位的进位输入端。
全加器的输出端有两个：一个是相加结果，另一个是向高位的进位输出。
全加器的逻辑电路设计如下：1. 对两个输入二进制数进行异或运算，得到相加结果；2. 对两个输入二进制数进行与运算，得到进位输出；3. 将进位输入与相加结果进行异或运算，得到最终的和输出。
三、实验步骤：1. 准备实验所需器材和元件：集成电路芯片、电路板、导线等；2. 根据实验原理，设计全加器的逻辑电路图；3. 将电路图转化为实际电路连接方式，搭建电路；4. 使用示波器观察输入信号和输出信号的波形；5. 调整输入信号，观察输出信号的变化；6. 验证全加器的正确性，比较输出信号和预期结果。
四、实验结果与分析：在实验过程中，我按照实验步骤搭建了全加器的电路，并通过示波器观察了输入信号和输出信号的波形。
通过调整输入信号，我可以清晰地观察到输出信号的变化。
在输入信号为0和0的情况下，输出信号为0，符合预期结果。
在输入信号为1和0的情况下，输出信号为1，也符合预期结果。
在输入信号为1和1的情况下，输出信号为0，但同时产生了一个进位输出信号，这也是全加器的特点。
通过对比输出信号和预期结果，可以验证全加器的正确性。
如果输出信号与预期结果一致，说明全加器的设计和实现是正确的。
实验5-6报告
实验五加减法电路一、实验目的掌握一位全加器的实现逻辑，掌握多位可控加减法电路的实现逻辑，熟悉Logisim 平台基本功能，能在 logisim 中实现多位可控加减法电路。
二、实验内容在 Logisim 模拟器中打开 alu.circ 文件，在对应子电路中利用已经封装好的全加器设计8位串行可控加减法电路，其电路引脚定义如图所示，用户可以直接使用在电路中使用对应的隧道标签，其中 X，Y 为两输入数，Sub 为加减控制信号，S 为运算结果输出，Cout 为进位输出，OF 为有符号运算溢出位。
三、电路框架相关引脚说明：四、实验结果（1）请描述你的电路设计原理（文字），比如用到了整体哪些元件，元件的输入和输出分别是什么，使用该元件的作用或目的是什么。
电路设计原理：将8个一位全加器FA的进位链串联即可得到8位加法器，由于补码符号位也可以参与运算，所以此电路既可以用于有符号数运算，也可以用于无符号数运算，但二者在溢出检测上有一定区别，这里OF的判定以有符号数加法运算是否溢出为标准。
溢出检测：根据运算过程中，最高数据位的进位与符号位的进位位是否一致进行检测。
V= Cd xor Cf。
sub = 0，执行减法操作。
0和二进制数异或运算得到其本身，然后通过一位全加器FA执行加法运算。
sub = 1，执行减法操作。
1和二进制数异或运算相当于对二进制数进行取反操作，然后将sub = 1，传入FA进行+1操作。
（由[y]补求[-y]补，全部位取反后加一）。
高位进位的产生依赖于低位进位的输入，串行进位加法器的速度较慢。
输入：操作数1X的8位数据X7-X0，操作数2Y的八位数据Y7-Y0。
最低位进位Cin，加减法控制项Sub。
输出：运算结果S的八位数据S7-S0，最高位进位Cout，有符号运算溢出判断OF。
（2）改变输入组合如下所示9种情况，观察输出结果是否符合（贴图）。
1.X Y Sub S Cout OF2.1021031003.7f02081014.ff fe 0 fd 105.8182003116.10 df 131007.7f fe 181018.ff 021 fd 109.817e1031123456789实验六快速加法器设计电路一、实验目的掌快速加法器中先行进位的原理，能利用相关知识设计4位先行进位电路，并利用设计的4位先行进位电路构造4位快速加法器，能分析对应电路的时间延迟。
全加器实训报告
一、实验目的1. 理解全加器的原理和组成。
2. 掌握全加器电路的设计和搭建方法。
3. 通过实验验证全加器的逻辑功能。
4. 提高电子电路实验操作技能。
二、实验原理全加器是一种能够进行二进制加法运算的数字电路，它能够同时处理来自两个加数和一个来自低位的进位信号，并将结果输出。
全加器由两个半加器和一个或门组成，其中两个半加器分别负责处理加数和进位信号，或门则将两个半加器的输出相加得到最终结果。
三、实验仪器与材料1. 数字电路实验箱2. 74LS00（四路2-3-3-2输入与或非门）3. 74LS86（异或门）4. 导线5. 连接器四、实验步骤1. 设计电路图：根据全加器的原理，设计出电路图，包括半加器和或门的连接方式。
2. 搭建电路：按照电路图，在实验箱上搭建全加器电路。
3. 连接测试：将电路的输入端分别连接到数字电路实验箱的输入端口，将输出端连接到相应的输出端口。
4. 测试验证：通过改变输入端口的电平，观察输出端口的电平变化，验证全加器的逻辑功能。
五、实验结果与分析1. 半加器测试：通过将两个输入端分别连接到高电平和低电平，观察输出端口的电平变化，验证半加器的逻辑功能。
2. 全加器测试：将一个半加器的输出端连接到另一个半加器的进位输入端，将或门的输入端连接到两个半加器的输出端，通过改变输入端口的电平，观察输出端口的电平变化，验证全加器的逻辑功能。
六、实验心得体会1. 通过本次实验，我深入理解了全加器的原理和组成，掌握了全加器电路的设计和搭建方法。
2. 在实验过程中，我学会了如何使用数字电路实验箱和相应的元器件，提高了电子电路实验操作技能。
3. 通过实验验证全加器的逻辑功能，我对数字电路的基本概念有了更深入的理解。
七、实验总结本次全加器实训实验，让我对数字电路的基本原理和组成有了更深入的理解，提高了我的电子电路实验操作技能。
在实验过程中，我遇到了一些问题，但在老师和同学的指导下，我成功解决了这些问题，收获颇丰。
全加器的实验报告
一、实验目的1. 理解全加器的概念和组成原理。
2. 掌握全加器的逻辑功能及其在数字电路中的应用。
3. 通过实验，验证全加器的逻辑功能，加深对全加器电路的理解。
二、实验原理全加器是一种能够实现两个二进制数相加，同时考虑来自低位进位信号的加法器。
它由两个半加器和一个与门组成。
其中，两个半加器分别用于实现两个加数的加法运算，与门用于处理来自低位的进位信号。
全加器的逻辑表达式如下：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (Cin ∧ A)其中，S为全加器的和输出，Cout为进位输出，A和B为两个加数，Cin为进位输入。
三、实验器材1. 数字电路实验箱2. 集成芯片：74LS86（异或门）、74LS08（与门）、74LS32（或门）3. 导线四、实验步骤1. 搭建全加器电路（1）根据实验原理图，在实验箱上连接两个半加器和两个与门。
（2）将A、B、Cin分别接入相应的电平开关，将S和Cout分别接入发光二极管。
（3）检查电路连接是否正确。
2. 测试全加器功能（1）设置A、B、Cin的不同电平组合，观察发光二极管显示的S和Cout状态。
（2）记录实验数据，验证全加器的逻辑功能。
3. 比较实验结果与理论值（1）根据实验数据，分析全加器的逻辑功能是否与理论值相符。
（2）对实验过程中出现的问题进行分析和总结。
五、实验结果与分析1. 实验数据| A | B | Cin | S | Cout ||---|---|-----|---|-------|| 0 | 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 | 0 || 0 | 1 | 0 | 1 | 0 || 0 | 1 | 1 | 0 | 1 || 1 | 0 | 0 | 1 | 0 || 1 | 0 | 1 | 0 | 1 || 1 | 1 | 0 | 0 | 1 || 1 | 1 | 1 | 1 | 1 |2. 分析通过实验数据可以看出，全加器的逻辑功能与理论值相符。
设计全加器的实验报告
设计全加器的实验报告设计全加器的实验报告一、引言在数字电路设计中，全加器是一种基本的组合逻辑电路，用于实现两个二进制数的相加运算。
全加器的设计对于计算机的运算速度和准确性至关重要。
本实验旨在通过设计和实现一个全加器电路，来深入了解全加器的原理和功能。
二、实验目的1. 了解全加器的工作原理和功能；2. 学习使用逻辑门和触发器设计和实现全加器电路；3. 掌握数字电路的布线和测试技巧。
三、实验器材和材料1. 逻辑门集成电路（如AND、OR、XOR等）；2. 触发器集成电路（如D触发器）；3. 连接线、电源等。
四、实验步骤1. 设计全加器的逻辑电路图；2. 根据逻辑电路图，选取合适的逻辑门和触发器进行电路实现；3. 进行电路布线，注意连接线的方向和接触的牢固性；4. 连接电源，检查电路是否正常工作；5. 使用示波器或逻辑分析仪对电路进行测试，验证全加器的功能和准确性。
五、实验结果与分析经过实验，我们成功设计并实现了一个全加器电路。
在输入两个二进制数和进位位的情况下，电路能够正确输出相应的和与进位结果。
通过观察示波器或逻辑分析仪上的波形图，我们可以清晰地看到电路的工作过程和信号传递路径。
六、实验总结通过本次实验，我们深入了解了全加器的原理和功能，并学会了使用逻辑门和触发器设计和实现全加器电路。
在实验过程中，我们也掌握了数字电路的布线和测试技巧。
通过实际操作和观察，我们对全加器的工作原理有了更深刻的理解。
然而，在实验中也遇到了一些问题。
例如，电路布线时容易出现连接错误或短路的情况，需要仔细检查和调试。
此外，选取适合的逻辑门和触发器也需要一定的经验和知识。
在今后的学习和实践中，我们将进一步加强对数字电路设计的理解和掌握，提高实验技能和解决问题的能力。
七、参考文献[参考书目1][参考书目2]以上为本次实验的报告内容，感谢老师和助教的指导和支持。
通过这次实验，我们不仅巩固了所学的理论知识，还提高了实践能力和解决问题的能力。
全加器实验总结
全加器实验总结引言：全加器是数字电路中的基本组件之一，它用来实现二进制加法运算。
全加器通过对输入信号进行逻辑运算，将两个二进制数字相加，并输出相应的结果。
在本次实验中，我们通过搭建一个全加器电路，对其进行了测试和验证，掌握了全加器的工作原理和应用。
一、实验目的本次实验的主要目的是研究全加器的工作原理，理解其逻辑运算和加法运算的过程。
通过设计和搭建全加器电路，掌握其实际应用和功能。
二、实验设备和材料1. 电路板2. 电子元器件（包括逻辑门、开关等）3. 示波器4. 电源供应器三、实验步骤1. 检查电路板和电子元器件的连接是否正确，确保没有短路或接触不良的问题。
2. 根据课程设计要求，选择适当的逻辑门和开关进行连接，并进行必要的调试。
3. 打开电源供应器，给电路板提供所需的工作电压。
4. 分别输入不同的二进制数字，观察输出端的信号变化。
5. 借助示波器，对输入和输出信号进行波形分析和判断，并与理论结果进行对比。
四、实验结果和分析在实验过程中，我们成功搭建了一个全加器电路，并进行了测试。
通过输入不同的二进制数字，我们观察到了输出端的相应变化。
当输入为0和0时，输出结果为0；当输入为0和1，或者1和0时，输出结果为1；当输入为1和1时，输出结果为10，其中的0作为当前位的输出，而1作为进位。
根据实验结果，我们可以得出以下结论：1. 全加器的逻辑运算符合二进制数的加法运算规则，能够正确地实现数字的相加。
2. 全加器的输出结果为两位二进制数，其中的低位作为当前位的输出，而高位作为进位输出。
3. 全加器的工作原理是通过逻辑门的组合，将输入信号进行逻辑运算，并得到相应的结果输出。
五、实验总结本次实验对于全加器的实际应用和工作原理有了更深入的了解。
通过自己动手搭建电路并进行测试，我们对全加器的逻辑运算和加法运算有了更深刻的认识。
通过本次实验，我还意识到了以下几个方面的问题和改进措施：1. 在实验过程中，应更加仔细地检查电路板和元器件的连接，以避免引发不必要的错误。
全加器的设计实验报告
一、实验目的1. 掌握全加器的基本原理和设计方法。
2. 熟悉Quartus II软件的使用，包括原理图输入、编译、仿真和编程下载等操作。
3. 培养动手实践能力和团队合作精神。
二、实验原理全加器是一种能够处理两个二进制数相加，并考虑来自低位进位信号的组合逻辑电路。
一个n位全加器可以由n个1位全加器级联而成。
本实验设计一个1位全加器，其原理如下：1. 半加器：半加器是全加器的基础，它只考虑两个一位二进制数的相加，不考虑来自低位进位数的运算电路。
半加器的输出包括一个和位S和一个进位位C。
2. 全加器：全加器由两个半加器和一个或门组成。
当输入两个一位二进制数A和B以及一个来自低位的进位信号Cin时，全加器的输出包括一个和位S和一个进位位Cout。
全加器的逻辑表达式如下：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (A ∧ Cin)三、实验内容和步骤1. 创建工程：在Quartus II中创建一个新工程，命名为“全加器设计”。
2. 设计原理图：在原理图编辑窗口中，从元件库中分别选取两个半加器（HAdder）和一个或门（Or），并按照全加器的逻辑表达式连接起来。
3. 编译工程：完成原理图设计后，进行编译操作。
Quartus II将对原理图进行综合、实现和编程下载等步骤。
4. 仿真：在仿真环境中，通过输入不同的A、B和Cin值，观察全加器的输出S和Cout是否符合预期。
5. 下载编程：将编译好的程序下载到FPGA开发板上，通过硬件测试验证全加器的功能。
四、实验结果与分析1. 仿真结果：在仿真环境中，我们分别输入以下值进行测试：A B Cin0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1仿真结果显示，全加器的输出S和Cout与预期逻辑表达式相符。
2. 硬件测试结果：将编译好的程序下载到FPGA开发板上，通过硬件测试验证全加器的功能。
测试结果与仿真结果一致，说明全加器设计正确。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五全加器的设计及应
用
The following text is amended on 12 November 2020.
实验五全加器的设计及应用一、实验目的
（1）进一步加深组和电路的设计方法。
（2）会用真值表设计半加器和全加器电路，验证其逻辑功能。
（3）掌握用数据选择器和译码器设计全加器的方法。
二、预习要求
（1）根据表5-1利用与非门设计半加器电路。
（2）根据表5-2利用异或门及与非门设计全加器电路。
三、实验器材
（1）实验仪器：数字电路实验箱、万用表；
（2）实验器件：74LS04、74LS08、74LS20、74LS32、74LS86、74LS138、74LS153；
四、实验原理
1.半加器及全加器
电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则运算——加、减、乘、除都是分解成加法运算进行的，因此加法器便成了计算机中最基本的运算单元。
（1）半加器
只考虑了两个加数本身，而没有考虑由低位来的进位（或者把低位来的进位看成0），称为半加，完成半加功能的电路为半加器。
框图如图5-1所示。
一位半加器的真值表如表5-1所示。
由真值表写逻辑表达式：
画出逻辑图，如图5-2所示：
（a）逻辑图（b）逻辑符号
图5-2 半加器
（2）全加器
能进行加数、被加数和低位来的进位信号相加，称为全加，完成全加功能的电路为全加器。
根据求和结果给出该位的进位信号。
即一位全加器有3个输入端：i A （被加数）、i B （加数）、1-i C （低位向本位的进位）；2个输出端：i S （和数）、i C （向高位的进位）。
下面给出了用基本门电路实现全加器的设计过程。
1）列出真值表，如表5-2所示。
从表5-2中看出，全
加器中包含着半加器，当01=-i C 时，不考虑低位来的进位，就是半加器。
而在
全加器中1-i C 是个变量，
其值可为0
或1。
i S 、i C 的卡
2）画出诺图，如图5-3所示。
（a ） i S （b ） i C
图5-3 全加器的卡诺图
3）由卡诺图写出逻辑表达式：
如用代数法写表达式得：
即：
4）画出逻辑图，如图5-4（a ）所示；图5-4（b ）是全加器的逻辑符号。
（a ）逻辑图 （b ）逻辑符号
图5-4 全加器
五、实验内容
1．利用异或门及与非门实现一位全加器，并验证其功能。
答：逻辑电路图如下：
2. 试用全加器实现四位二进制全减器。
3. 试用一片四位二进制全加器将一位8421BCD 码转换成余3码，画出电路图，并测试其功能。
4. 试用一片3—8线译码器及四输入与非门设计一位全加器，要求电路最简，画出设计电路图，并测试其功能。
5. 试用74LS86组成二个四位二进制数的比较电路，要求两数相等时其输出为“1” ，反之为“0”。
6. 试用双四选一数据选择器和与非门分别构成全加器及全减器，写出表达式，画出逻辑图，要求电路最简，并测试其功能。
半加器 全加器
六、实验报告及要求
1．在熟知实验基本原理的基础上，实验报告中要简明阐述实验原理。
2．整理实验结果、图表，并对实验结果进行分析讨论。
3．总结组合逻辑电路的设计方法。