数字电路逻辑设计8-1
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
人邮社数字电路逻辑设计习题答案
习题参考解答第1章基本知识1．什么是数字信号？什么是模拟信号？（注：所有蓝色标题最后均去掉！）答案：数字信号：指信号的变化在时间上和数值上都是断续的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
模拟信号：指在时间上和数值上均作连续变化的信号。
例如，温度、交流电压等信号。
2．数字系统中为什么要采用二进制？答案：二进制具有运算简单、物理实现容易、存储和传送方便、可靠等优点。
3．机器数中引入反码和补码的主要目的是什么？答案：将减法运算转化为加法运算，统一加、减运算，使运算更方便。
4．BCD码与二进制数的区别是什么?答案：二进制数是一种具有独立进位制的数，而BCD码是用二进制编码表示的十进制数。
5．采用余3码进行加法运算时，应如何对运算结果进行修正？为什么？答案：两个余3码表示的十进制数相加时，对运算结果修正的方法是：如果有进位，则结果加3；如果无进位，则结果减3。
为了解决四位二进制运算高位产生的进位与一位十进制运算产生的进位之间的差值。
6．奇偶检验码有哪些优点和不足？答案：奇偶检验码的优点是编码简单，相应的编码电路和检测电路也简单。
缺点是只有检错能力，没有纠错能力，其次只能发现单错，不能发现双错。
7．按二进制运算法则计算下列各式。
答案：（1）110001 （2）110.11 （3）10000111 （4）1018．将下列二进制数转换成十进制数、八进制数和十六进制数。
答案：（1）（117）10 ，（165）8 ，（75）16（2）（0.8281）10 ，（0.65）8 ，（0.D4）16（3）（23.25）10 ，（27.2）8 ，（17. 4）169．将下列十进制数转换成二进制数、八进制数和十六进制数（精确到二进制小数点后4位）。
答案：（1）（1000001）2 ，（101）8 ，（41）16（2）（0.0100）2 ，（0.20）8 ，（0.40）16（3）（100001.0101）2 ，（41.24）8 ，（21.50）1610．写出下列各数的原码、反码和补码。
数字电子技术基础实验-8选1数据选择器74LS151
数字电⼦技术基础实验-8选1数据选择器74LS1518选1数据选择器74LS151简介74LS151是⼀种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输⼊端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。
74LS151引脚图选择控制端（地址端）为C～A，按⼆进制译码，从8个输⼊数据D0～D7中，选择⼀个需要的数据送到输出端Y，G为使能端，低电平有效。
（1）使能端G＝1时，不论C～A状态如何，均⽆输出（Y＝0，W＝1），多路开关被禁⽌。
（2）使能端G＝0时，多路开关正常⼯作，根据地址码C、B、A的状态选择D0～D7中某⼀个通道的数据输送到输出端Y。
如：CBA＝000，则选择D0数据到输出端，即Y＝D0。
如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。
74LS151功能表数据选择器的应⽤数据选择器除实现有选择的传送数据外，还有其他⽤途，下⾯介绍⼏种典型应⽤。
（1）逻辑函数产⽣器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输⼊数据D0～D7的与或函数。
式中mi是C、B、A构成的最⼩项。
显然。
当Di＝１时，其对应的最⼩项mi在与或表达式中出现，当Di＝0时，对应的最⼩项就不出现。
利⽤这⼀点，不难实现组合逻辑函数。
已知逻辑函数，利⽤数据选择器构成函数产⽣器的过程是，将函数变换成最⼩项表达式，根据最⼩项表达式确定各数据输⼊端的⼆元常量。
将数据选择器的地址信号C、B、A作为函数的输⼊变量，数据输⼊D0～D7，作为控制信号，控制各最⼩项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为⼀个3变量的函数产⽣器。
例1 试⽤8选1数据选择器74LS151产⽣逻辑函数解：把式变换成最⼩项表达式：显然D3、D5、D6、D7，都应该等于１，⽽式中没有出现的最⼩项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产⽣器的逻辑图：、例2 试⽤与上例相同的8选1数据选择器产⽣从表中可以看出，凡使L值为1的那些最⼩项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。
数字逻辑电路
数字逻辑电路数字逻辑电路是现代电子领域中的重要概念，它是指在数字信号处理中使用的集成线路电子设备。
数字逻辑电路通过控制与门、或门、非门等组合来实现逻辑运算，从而处理数字信息。
数字逻辑电路在计算机、通信系统、数字信号处理等领域中都有着广泛的应用。
1. 数字逻辑电路的基本概念数字逻辑电路使用不同的门电路（如与门、或门、非门）来实现不同的逻辑功能。
其中，与门输出为1的条件是所有输入均为1；或门输出为1的条件是至少有一个输入为1；非门将输入反转。
数字逻辑电路的设计和分析通常基于布尔代数，它是由乔治·布尔于19世纪中叶创立的代数体系。
利用布尔代数，可以描述逻辑运算的基本规则，并通过代数表达式描述数字逻辑电路的功能。
2. 数字逻辑电路的分类数字逻辑电路可以分为组合逻辑电路和时序逻辑电路两类。
•组合逻辑电路：组合逻辑电路的输出仅取决于当前输入的状态，与时间无关。
最简单的组合逻辑电路为三种基本门电路的组合，通过组合不同的门电路可以实现不同的逻辑功能。
•时序逻辑电路：时序逻辑电路的输出不仅受当前输入的影响，还受到系统内部状态的影响。
时序逻辑电路中通常包含寄存器、触发器等时序元件，可以实现存储和时序控制功能。
3. 通用逻辑门通用逻辑门是数字逻辑电路设计中常用的元件，它可以实现不同的逻辑功能。
常见的通用逻辑门包括与非门（NAND门）、或非门（NOR门）和异或门（XOR 门）等。
通用逻辑门的特点在于可以通过适当的电路连接和组合来实现各种复杂的逻辑功能，是数字逻辑电路设计中的核心组成部分。
4. 数字逻辑电路在计算机领域的应用数字逻辑电路在计算机体系结构设计中发挥着重要作用。
如CPU内部的控制逻辑、寄存器文件、算术逻辑单元（ALU）等模块，都是由数字逻辑电路实现的。
在计算机的数据通路设计中，数字逻辑电路用于数据的选择、传输、处理等操作，确保计算机可以正确高效地完成各种计算任务。
5. 结语数字逻辑电路作为数字电子技术的基础，对现代电子设备的设计和功能发挥起着至关重要的作用。
基础电子技术 习题解答 第8章 组合数字电路习题解答
第8章组合数字电路习题解答【8-1】分析图8-1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
A B &&&&&&&CY图8-1 题8-1电路图解：(0,3,5,6)Y ABC ABC ABC ABC m A B C=+++==⊕⊕∑真值表见表8.1表8.1Y C B A 10001000010011100101110111111000根据真值表可以判断该电路是三变量异或非电路。
【8-2】逻辑电路如图8-2所示：1．写出输出S 、C 、P 、L 的逻辑函数表达式；2．当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？=1&&1&&11&1XYZSC P L图8-2 题8-2电路图解：1．S=X Y Z ⊕⊕C =()X Y Z YZ XY XZ YZ ⊕+=++ P =Y Z ⊕ L =YZ2．当取S 和C 作为电路的输出时，此电路为全加器。
【8-3】 图8-3为由三个全加器构成的电路，试写出其输出F 1，F 2，F 3，F 4的表达式。
A iB iC i-1S i C iA iB iC S i C iA iB iC i-1S i C iX YZ12F 3F 4i-1图8-3 题8-3电路图解：F 1=X Y Z ⊕⊕ 2()F X Y Z =⊕⋅3F XY Z =⊕ 4F XYZ =【8-4】图8-4为集成4位全加器74LS283和或非门构成的电路，已知输入DCBA 为BCD8421码，写出B 2 B 1的表达式，并列表说明输出''''A B C D 为何种编码？A 3A 2A 1A 0S 3 S 2S 1 S 0C 0C 4D' C' B' A'74LS283D C B AB 3 B 2B 1B 041>1>1>图8-4 题8-4电路图解：21B B D B A D C D CB CA ==++++=++若输入DCBA 为BCD8421码，列表可知D 'C 'B 'A '为BCD2421码。
数字电子技术第8章可编程逻辑器件
前面介绍的FPLA的电路结构不含触发器，因此这 种FPLA只能用于设计组合逻辑电路，故称为组合型 FPLA。
为便于设计时序逻辑电路，在有些FPLA芯片内部 增加了若干触发器组成的寄存器。这种内部含有寄 存器的FPLA称为时序逻辑型FPLA，也称做可编程 逻辑时序器PLS（Programmable Logic Sequeneer）。
Q0n+1=Q3 Q2 Q1+Q3 Q2 Q1+Q3 Q2 Q1+ Q3 Q2 Q1
从上式即可写出每个触发器的驱动方程，即D端 的逻辑函数式。同时，考虑到要求具有置零功能， 故应在驱动方程中加入一项R。当置零输入信号 R=1时，在时钟信号到达后所有触发器置1，反相后 的输出得到Y3 Y2 Y1 Y0=0000。于是得到驱动方程为
图8.3.9 产生16种算术、逻辑运算的编程情况
(8-22)
十进 8.3.3PAL的应用举例
制数
二 进制 数
Y0 Y1 Y2
例8.3.1 用PAL器件设计一个数值判别电路.要求判断4位 D C B A 二进制数DCBA的大小属于0~5、6~10、11~15三个区间的 0 0 0 0 0 1 0 0 哪一个之内。 1 0 0 0 1 1 0 0
FPLA由可编程的与逻辑阵列和可编程的或逻 辑阵列以及输出缓冲器组成，如图所示。
(8-8)
PLA结构 逻辑功能可 变化的硬件 结构。
可编程
将FPLA和ROM 比较可发现，它们 的电路结构极为相 似，都是由一个与 逻辑阵列、一个或 逻辑阵列和输出缓 冲器组成。两者所 不同的是，FPLA的 与阵列可编程，而 ROM的与阵列（译 码器）是固定的。
第八章 可编程逻辑器件（PLD）
电子技术——几种常用的组合逻辑电路习题及答案
第六章几种常用的组合逻辑电路一、填空题1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。
2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。
一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。
对于优先编码器，当输入有多个低电平时，则。
3、（8-3易，中）译码是的逆过程，它将转换成。
译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。
n 个输入端最多可有个输出端。
4、（8-2易）74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。
5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。
6、（8-4中）译码显示电路由显示译码器、和组成。
7.（8-4易）译码器分成___________和___________两大类。
8.（8-4中）常用数字显示器有_________,_________________,____________等。
9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。
10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。
11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。
12.（8-4中）发光二极管正向工作电压一般为__________。
双4选1数据选择器实现8选1真值表
双4选1数据选择器实现8选1真值表在数字逻辑电路中，数据选择器是一种常见的集成电路，它通常用于从多个输入信号中选取一个输出信号。
其中，双4选1数据选择器是一种特殊的选择器，它有两个数据输入端，一个双输入选择端和一个输出端。
而8选1真值表是一种逻辑表，其中有8个输入和1个输出，用来描述逻辑门的功能和行为。
在本文中，我们将探讨如何通过双4选1数据选择器来实现8选1真值表的功能，以及其在数字逻辑电路中的应用。
1. 双4选1数据选择器的基本原理和结构双4选1数据选择器是由两个4选1数据选择器和一个双输入选择端组成的。
其基本原理是根据选择端的输入信号来决定输出端连接的哪一个数据输入端。
具体而言，当选择端的输入信号为00时，输出端连接第一个数据输入端的信号；当选择端的输入信号为01时，输出端连接第二个数据输入端的信号；当选择端的输入信号为10时，输出端连接第三个数据输入端的信号；当选择端的输入信号为11时，输出端连接第四个数据输入端的信号。
2. 实现8选1真值表的过程要实现8选1真值表的功能，首先需要将8个输入信号分别连接到两个双4选1数据选择器的数据输入端。
根据8个输入信号的组合，将选择端的输入信号设置为相应的二进制数。
当输入信号为000时，选择端的输入信号为00；当输入信号为001时，选择端的输入信号为01；依此类推。
根据选择端的输入信号来确定输出端连接的数据输入端，从而得到输出信号。
3. 应用及意义双4选1数据选择器实现8选1真值表在数字逻辑电路中有着广泛的应用。
在多路选择器、译码器和多功能逻辑电路中，都可以采用双4选1数据选择器实现8选1真值表的功能。
其优点是占用空间小、功耗低、成本低、性能稳定。
它可以通过逻辑门的组合来实现多种逻辑功能，具有很强的灵活性和通用性。
4. 个人观点和理解在我看来，双4选1数据选择器实现8选1真值表的功能是一种非常巧妙的设计。
通过利用双4选1数据选择器的特性，可以将多个输入信号转换成一个输出信号，实现信号的选择和控制。
八选一数据选择器逻辑表达式
八选一数据选择器逻辑表达式八选一数据选择器是一种逻辑电路，用于根据输入数据中的特定条件选择一个输出。
它通常用于数字电路设计中的多路选择功能。
八选一数据选择器有8个输入和1个输出，根据输入的数据选择其中一个作为输出。
它的名称“八选一”表示在八个输入中选择一个输出。
八选一数据选择器的功能可以通过逻辑表达式来描述。
逻辑表达式是用来表示逻辑运算关系的一种数学表达式。
在八选一数据选择器中，可以使用逻辑表达式来描述输入和输出之间的关系。
八选一数据选择器的逻辑表达式可以用如下形式表示：Y = S3'S2'S1'S0'A0 + S3'S2'S1'S0'A1 + S3'S2'S1S0'A2 +S3'S2S1'S0'A3 + S3'S2S1S0'A4 + S3S2'S1'S0'A5 + S3S2'S1S0'A6 + S3S2S1'S0'A7其中，Y表示输出，S3、S2、S1和S0表示选择输入的控制信号，A0到A7表示八个输入信号。
逻辑表达式中的每一项表示一个输入和控制信号的乘积。
如果一个输入和控制信号的乘积为1，则该输入被选择为输出的一部分。
逻辑表达式中的加号表示逻辑或运算，表示将所有选择的输入相加得到最终的输出。
例如，如果选择信号S3S2S1S0为“1001”，那么根据逻辑表达式，输出Y将为A2。
因为只有当S3S2S1S0为“1001”时，乘积为1的项为A2对应的项。
其他输入的乘积为0，不参与输出的计算。
八选一数据选择器的逻辑表达式描述了输入和输出之间的关系，可以在数字电路设计中使用它来实现八选一的功能。
设计师可以根据具体的需求来确定控制信号的取值，进而选择特定的输入作为输出。
除了逻辑表达式，八选一数据选择器还可以用逻辑门的符号来表示。
八加一数据选择器组合逻辑电路设计思路
八加一数据选择器组合逻辑电路设计思路下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!八加一数据选择器组合逻辑电路设计思路1. 简介在数字电路设计中，数据选择器是一种常见的组合逻辑电路，用于从多个输入中选择一个输出。
数字逻辑实验 门电路组合逻辑设计
VCC
&
：
&
GND
1 23 45 6 7
图1-1 74LS20逻辑框图、逻辑符号及引脚排列
1、与非门的逻辑功能 与非门的逻辑功能为：当输入端中有一个或一个以上是低电平时，输出 端为高电平；只有当输入端全部为高电平时，输出端才是低电平。
逻辑表达式为： Y=ABCD
2.与非门的逻辑功能测试 1）逻辑电路及74LS20芯片逻辑功能测试的连接方法如图1-3所示。
一、实验目的
1、掌握中规模集成芯片数据选择器和译码器的逻辑功能和使 用方法
2、熟悉组合功能器件的应用
二、实验原理
1、数据选择器 数据选择器又叫多路选择器或多路开关，它是多输入，单输
出的组合逻辑电路。由地址码控制器多个数据通道。实现单 个通道数据输出，还可以实现数据传输与并串转换等多种功 能。 它基本是由三部分组成：数据选择控制（或称地址输入）、 数据输入电路和数据输出电路，它的种类多样有原码形式输 出、反码形式输出，现以74LS153为例进行应用设计。
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 01111111 10111111 11011111 11101111 11110111 11111011 11111101 11111110 11111111 11111111
SY70
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
YS1357026432
E
1
0
A B F1 F2
F2 = ABE = ABE
南北 东西 3、电路图：
╳╳ 0 0 A 0010
B
&
&&
& F1
0 0 1 0 1 E
数字电路逻辑设计课后答案
《数字电路与逻辑设计》习题答案一、填空1．（51．625）10 = （110011.101 ）2= （33.A ）162．（110101.1011）2 =（35.B ）163．（1997）10= （0100 1100 1100 1010）余3BCD= （0001 1001 1001 0111）8421BCD 4．（0110 1001 1000）8421BCD= （689）10（0110 1001 1000）余3BCD = （365）105．（BF.5）16= （1011 1111. 0101）26．16；67．4位8．除2取余法，乘2取余法9．1×2 3 ＋0×2 2 ＋1×2 1 ＋1×2 0 ＋0×2－1 ＋1×2－210．2 i ，N i11．奇校验码12．1，113．与、或、非14．逻辑式、真值表、逻辑图15．输出值“1”的对应最小项相加16．三进制及三进制以上进制的算术加，二进制算术加，逻辑加，模2加17．2 n18．相邻码组之间只有一位不同19．n个相领项20．开通，延迟，上升，t ON ＝t d ＋t r21．关闭，存储，下降，t OFF ＝t s ＋t f22．从负载流（灌）入反相器（或与非门），低23．从反相器（或与非门）流（拉）到负载，高24．与非门允许多大的噪声电压叠加到输入信号的高、低电平上，而不致破坏其正常逻辑状态，抗干扰能力越强25．最多可以带动10个同类型门电路。
26．t PHL ，t PLH ，（t PHL ＋t PLH）/227．短接，短接F 1 •F 2 ，线与28．“0”，“1”，“高阻”29．PMOS，NMOS，CMOS反相器，PMOS，NMOS，CMOS传输门30．V D＋0.7V，－0.7V，极小，激增31．数字，模拟32．电路功耗低、抗干扰能力强、集成度高等33．V NL= V iL(max) －V oL(max)34．电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关35．只包含门电路（无存储元件）36．37．确定它的逻辑功能，并加以改进38．两数的本位加，不带低位的进位加，带进位加39．16个，低电平“0”，高电平“1”40．它们都有两个稳态，可以触发翻转，故具有记忆能力41．特性表、特性方程、波形图42．D、T'、T、RS、JK43．可以用CP控制其翻转时刻，同步触发器、主从触发器、边沿触发器，电平触发、主从触发、边沿触发44．主从、边沿触发器可以克服空翻，而同步触发器不能克服空翻45．两门之间因交叉耦合而产生的自锁作用46．RS＝0，R、S不能同时为“1”47．0，148．可控制的计数，计数翻转，保持原状态49．下降，上升，150．边沿触发方式51．同步时序电路，异步时序电路52．触发器53．统计计数脉冲个数54．Q i－1 Q i－2‥‥‥Q 1 Q 0 ，Q n－1 Q n－2 ‥‥‥Q 1Q 055．暂存，平移56．串/并转换57．16μS58．波形变换、整形、脉冲鉴幅二、选择题:1. A D2. B C D3. A B4. D5. C6. A B D7. D.8. C9. B10. D11. B12. A.13. B14. A B三、化简下列各题1．用代数法化简下列函数为最简与或表达式（1）F＝A B＋B C＋AC＝B（A＋C）＋AC＝B AC＋AC＝B＋AC（2）F＝C D＋CD＋C D＋C D＝（C D＋C D）＋（CD＋C D）＝C＋C＝1（3）F＝AB C＋AB＋B C＋AC＝AB＋B C＋AC＝AB＋B C（4）F＝A＋CDAD＝A＋BCD＋AD＋B＋B＋B＝A＋B2．将下列函数式化为最小项表达式（1）F＝AB＋BC＋AC＝AB（C＋C）＋（A＋A）BC＋A（B＋B）C ＝ABC＋AB C＋A BC＋A B C（2）F＝BCAB ＝AB＋BC＝AB（C＋C）＋（A＋A）BC＝ABC＋AB C＋A BC3．用代数法证明下列等式（1）左式＝（A B＋B）＋（A CD＋C）＋D＝A＋B＋A D＋C＋D＝A ＋B ＋D ＋C ＋D＝1（2）A ⊕0＝A ·0＋A ·1＝A（3）A ⊕1＝A ·1＋A ·1 ＝A（4）A ⊕A ＝A ·A ＋A ·A＝A ＋A ＝14．直接写出下列各函数的对偶式F'，并用反演规则写出其反演式F（1）F'＝（A ＋B ）（B ＋C ）（C ＋A D ）F ＝（A ＋B ）（B ＋C ）（C ＋A D ）（2）F'＝A ·）＋（E D C BF ＝A ·）＋（E D C B5．用对偶规划求下列各式的对偶等式（1）左式的对偶式为（A ＋B ）（A ＋C ）（B ＋C ＋D ）右式的对偶式为（A ＋B ）（A ＋C ）∴其对偶等式为：（A ＋B ）（A ＋C ）（B ＋C ＋D ）＝（A ＋B ）（A ＋C ）（根据对偶规则两式相等，则其对偶式也相等）（2）左式的F'1 ＝C B A ⋅⋅右式的F'2 ＝A ＋B ＋C其对偶等式为：C B A ⋅⋅＝A ＋B ＋C6．试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式（1）最小项表达式F （A 、B 、C ）＝∑），，，，（54310 或F ＝A B C ＋A B C ＋A BC ＋A B C ＋A B C 最简与或式F ＝A C ＋B（2）最小项表达式F （A 、B 、C 、D ）＝），，，，，（1086420∑或F ＝A B C D ＋A B C D ＋A B C D ＋A BC D ＋A B C D ＋A B C D ；最简与或式F ＝B D ＋A D7．用卡诺图法化简下列函数为最简与或式（1）F ＝A B C ＋AD ＋D （B ＋C ）＋A C ＋A D ＝A ＋B C ＋D（2）10157φ32869）＋（，（11，，，，，，，＝A B＋A C＋B D＋CD9．（1）错(2) 错(3) 对10．⋅⋅=+F⋅BCBAC1⋅B=C+⊕F⋅BCA2+⋅=3⋅⋅BCF⋅ACBA11．当控制信号BC=00时，输出是输入变量的反码。
8.1数字电路认识.
8.1 数字电路认识在实现市电接入控制电路中，我们要搭建组合逻辑电路实现输入与输出的逻辑对应关系，首先要理解数字电路的特点、二进制数的表示及转换等问题。
【案例引入】下图8.2为某一电路的输出波形图，试从波形图描述输出值的变化情况及规律。
A通道信息B通道信息C通道信息图8.2 波形图【项目任务】二进制、十进制、BCD 码的转换。
【预习练习】1. 模拟信号是指在时间、数值上都是连续变化的信号。
数字信号是指在时间和数值上都是不连续的(离散的)信号2. 数字信号是一种，如电子表的秒信号等。
二值信号，用两个电平(高电平和低电平)分别来表示两个逻辑值(逻辑1 和逻辑 0)。
正逻辑体制规定：高电平为逻辑 1，低电平为逻辑 03. (576)10=。
576；(108.4)8=（ ）10；(101.01)2＝( 5.25【信息单】)10 。
8.1.1模拟信号与数字信号1．模拟信号模拟信号是指在时间、数值上都是连续变化的信号，如温度、速度、压力等信号。
传输和处理模拟信号的电路称为模拟电路。
模拟信号的优点是直观且容易实现，但存在保密性差、抗干扰能力弱、传播距离较短、传递容量小等缺点。
常见模拟信号波形如图8.3所示。
2．数字信号数字信号是指在时间和数值上都是不连续的(离散的)信号，如电子表的秒信号等。
下面以周期性的矩形波信号为例来介绍数字信号的特性。
⑴数字信号的特点数字信号在时间上和数值上均是离散的。
数字信号在电路中常表现为突变的电压或电流，由图8.3可知，数字信号只存在高低量之分。
(a)模拟信号 (b)数字信号图8.3 模拟信号与数字信号⑵正逻辑与负逻辑数字信号是一种二值信号，用两个电平(高电平和低电平)分别来表示两个逻辑值(逻辑1 和逻辑 0)。
描述数字信号有两种逻辑体制。
正逻辑体制规定：高电平为逻辑1，低电平为逻辑0。
负逻辑体制规定：低电平为逻辑1，高电平为逻辑0。
如果采用正逻辑，图8.3所示的数字电压信号就成为图 8.4 所示的逻辑信号，这也是常用的逻辑体制。
《数字电路-分析与设计》第四章习题及解答2(部分) 北京理工大学出版社
4-15试分析图题4-15所示各电路的逻辑功能。
列出真值表，写出函数表达式。
解： （a ）加中间变量如右图所示：.)()(;;;32413121B A B A B A B A B AG G G B A B AB B G G B A AB A G A G B A G ⊕=+=+++=⋅=+=+=⋅=+=+=⋅=⋅=∴;B A )B A B A (A G A F =+⋅=⋅=41A B A G F =⊕==42⊙B ； ;)(43B A B A B A B B G F =+=⋅=F 1、F 2和F 3的真值表如右所示：由F 1、F 2和F 3的逻辑表达式知，这是一位比较器。
（b ）加中间变量如右图所示： ;;;13121B A B AB B G G B A AB A G A G B A G +=+=⋅=+=+=⋅=⋅= ∴.;12321AB G F B A B A B A G G F ==⊕=+=+=F 1和F 2的真值表如右所示：由F 1和F 2的逻辑表达式知，这是一位半加器。
F 1是和，F 2是进位。
12 （b ）23（a ）112（b ）2 3（a ）14-16图题4-16是一个多功能逻辑运算电路，图中S3、S2、S1、S0为控制输入端。
试列表说明该电路在S3、S2、S1、S0的各种取值组合下F与A、B的逻辑关系。
解：由图写出F关于变量S3、S2、S1、S0、A、B的函数表达式：ABSSBSBAABSF++⊕+=123可以看出，以7与8号之间为分界线，上、下位置对称的函数F互为补函数。
4-19试分析图题4-19所示电路的逻辑功能。
列出真值表，写出函数表达式。
图题4-16F10图题4-19F1F2（a）F（b）解：由图（a ）知：∑∑=+++=⋅⋅⋅==++=⋅⋅=)7,4,2,1(;)6,5,3(01201201201201201201201220120120120120120121m A A A A A A A A A A A A A A A A A A A A A A A A F m A A A A A A A A A A A A A A A A A A FF 1和F 2的真值表如右所示：由图（b ）知：∑=+++++=+++=⋅+⋅+⊕⋅+⋅=)14,12,6,5,3,2(0)(m D C AB D ABC D BC A D C B A D C B A CD B A D AB D BC A D C B A C B AAB B A D C B A C B A F F 的真值表如右所示： 4-21写出图题4-21所示逻辑电路输出函数的最小项之和式与最大项之积式。
数字电路逻辑设计课后习题答案 王毓银 第三版 无水印
7421 码
0000 0001 0010 0011 0100 0101 0110 1000 1001 1010
8421 码
0000 0011 0010 0101 0100 0111 0110 1001 1000 1011
解（31.67）10＝（01100100.10011010）余3BCD码 （3）（465）10＝（？）2421BCD码 解（465）10＝（010011001011）2421BCD码 （4）（110110100011）631－BCD码＝（？）10 解 （110110100011）631－BCD码＝（870）10 （5）（1000020220010111）8421BCD码＝（？）10 解 （1000020220010111）8421BCD码＝（8597）10
2.用真值表证明下列等式：
（1） AB + AC + BC = (A + C)(A + B)
证明 当 A ，B ，C 取值在 000～111 变化时，左式和右式的逻辑值如表 2.5.2 所示，左式＝ 右式。 表 2.5.2
a
bc
左
右
0
00
0
0
0
01
1
1
0
10
0
0
0
11
1
1
1
00
0
0
1
01
0
0
1
10
整数部分 754
2
2 377
0
188
1
2
2 94
0
2 47
0
2 23
1
2 11
1
25
1
22
1
21
数字电路与逻辑设计课后题答案
驱动方程 J 1 K 1 Q3
J 2 K 2 Q1 Q Q , Q 1 2 K3 3 J 3
输出方程
Y Q3
5-1
Qn 1 Q Q Q Q Q Q J 1 K 1 Q3 3 1 3 1 3 1 状态方程： 1 n 1 K 2 Q1 Q2 Q1 Q2 Q1 Q2 Q1 Q2 J 2 Q Q , Q n 1 J3 K3 1 2 3 Q3 Q1 Q2 Q3 Q3 Q3 Q1 Q2 Q3
Z1 Y1 Y 0 Y1 Y 0 Z 2 Y1 Y 0 Y1 Y 0 Z 3 Y1 Y 0 Y1 Y 0 Z 4 Y1 Y 0 Y1 Y 0
注意:与输入无效情况 相，如何改进？
3-5 试画出用3线-8线译码器74LS138和门电路产生如下多输出 逻辑函数的逻辑图。
A0
n Q1 1 Q 2 n 1 Q 2 Q1 Q 2 Y Q 2 Q1
n 1 n 1 Q1 Q2 Y 0
状态转换图：
1 1 1 1
0
0
0
1
Q2Q1
A
Y
0
0
00
01
0 0
11
0 0
10
0 0
5-3 在图电路中，若两个移位寄存器中的原始数据分别为 A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号 作用以后两个寄存器中的数据如何？ 这个电路完成什么功能？
4-3 已知维持阻塞结构D触发器各输入端的电压波形如图所示， 试画出Q、 Q端对应的电压波形。
D:
Q: Q:
4-4 设图4.4中各触发器的初始状态皆为Q=0，试画出在CP 信号连续作用下各触发器输出端的电压波形。
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案一、选择题1.以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=12.一位十六进制数可以用C位二进制数来表示。
A.１B.２C.４D.163.当逻辑函数有n个变量时，共有D个变量取值组合？A.nB.2nC.n2D.2n4.逻辑函数的表示方法中具有唯一性的是A。
A.真值表B.表达式C.逻辑图D.状态图5.在一个8位的存储单元中，能够存储的最大无符号整数是D。
A.（256）10B.（127）10C.（128）10D.（255）106.逻辑函数F=B A A⊕⊕)(=A。
A.BB.AC.B A⊕D.B A⊕7．求一个逻辑函数F的对偶式，不可将F中的B。
A.“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC=C。
A.A+B B.A+C C.（A+B）（A+C） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
D A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
A A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD码表示为B。
A.10101B.00100101C.100101D.1010112．不与十进制数（53.5）10等值的数或代码为C。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)813．以下参数不是矩形脉冲信号的参数D。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为：BA.(100111.0101)2B.(27.6)16C.(27.3)16D.(100111.101)215.常用的BCD码有D。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Y2
×
&
××
& ≥1
Y3
ST
A0 A1
ST ST A0 A0 A1 A1
图8-1-17 例8-1简化示意图
以上只是简化的示意图，其中使用了四个逻辑单元，每个 单元都只使用了两个乘积项，其他乘积项没有画出。
例8-2 用PAL器件设计一个十进制异步计数器。
解 第一步：列写状态 转移方程。
Q0n1 [Q0n ] CP Q1n1 [Q3n Q1n ] Q0n Q2n1 [Q2n ] Q1n Q3n1 [Q3nQ2nQ1n ] Q0n
(a) 图8-1-2 FPLA基本结构示例
由一般标准门电路构成的FPLA基本结构示例。
通过对与阵列编程，产生四个与项；对或阵列编程，产生 两个与－或表达式形式的逻辑函数，其中的与项由与阵列编程 产生。
A A
1
B B
1
C C
1
VCC
可 编 程 与 阵 列
可编程或阵列
F1 AC BC F2 AB BC BC
带异步宏单元
器件编号 PAL10H8 PAL16L8 PAL16P8 PAL16C1 PAL20X10，PAL16X4 PAL16R8 PAL20S10 PALCE16V8 PAL16RA8 PALCE29MA16
２．典型 PAL器件介绍
以PAL16L8器件为例： 逻辑图 基本结构：可编程输入/输出型。 输入/输出引出端：引脚1～9以及引脚11作为输入端；引脚 13～18可根据用户需要配置为输入端或者输出端；引脚12和引 脚19只能作为输出端。所以，最多可有16个引出端作为输入端， 而输出端最多为8个。输出为低电平有效。
算术选通电路
≥1 ≥1 ≥1 ≥1
&
1
× & A＋B
×× & A
×
& A＋B
××
&B
× × × & AB
×
× & A+B
×
& A＋B
××
&A
××
× & AB
×××× & 0
×××
& AB
×
×
& A ·B
×
× × & AB
×
×&B
×
& A＋B
图8-1-10 算术选通电路
６．异步可编程寄存器输出型结构
≥1 P =1 P
≥1 P =1 P
VCC 可编程
VCC 可编程
(a) 输出高电平有效
(b) 输出低电平有效
图8-1-12 可编程异或门
在或门和D触发器之间增加了一个可编程异或门，其中一 个输入端是或门的输出，另一个是可编程异或门输出极性控制 端。通过对输出极性控制端编程，可以改变触发器输入信号的 极性。
可 编 程 阵 列 逻 辑 （ PAL － － Programmable Array Logic）器件是20世纪70年代末期出现的一种 低密度、一次性可编程逻辑器件。它是在现场可编 程逻辑阵列（FPLA－－Field Programmable Logic Array）器件之后，第一个具有典型实际意义的可 编 程 逻 辑 器 件 （ PLD － Programmable Logic Device）。 演 示
第二步：器件选型。由于输出表达式为组合型负逻辑函数， 应选用输出低电平有效的基本与－或阵列型结构或可编程输入/ 输出型PAL器件。又要求使能输出，故应选用带输出三态控制 的PAL器件。本例选用PAL16L8器件。
第三步：编程（画阵列图）
×
&
× × & ≥1
Y0
×
&
×
× & ≥1
Y1
×
&
××
& ≥1
图8-1-13 乘积项公用输出结构
相邻两个逻辑单元乘积项可同时接到两个或门。
８．宏单元输出结构
复位
宏单元
&
Ii'
·······
···
&
&
≥1
& &
输出选择
SQ 1D C1 Q
R
S1 S0
反馈选择
Ii/Oi
从其他输入及反馈端来
置位 时钟
图8-1-14 PAL22V10宏单元结构
PAL22V10的宏单元由一个触发器和两个可编程多路选择 器组成，通过对两个多路选择器进行编程，每个宏单元可以设 置４种输出结构形式和两种反馈信号，因而具有更强的通用性 和灵活性。
& &
Ii/Oi
& &
Ii'
·······
&
反馈缓冲器
从其他输入及反馈端来
图8-1-5 可编程输入/输出型结构
具有三态输出缓冲器和反馈缓冲器。反馈缓冲器可使三态 输出反馈到与阵列输入端，构成简单的触发器，使输出具有记 忆功能。
用户通过编程可以控制三态输出缓冲器的状态，从而实现 对输入/输出引出端数目的任意配置。
从其他输入端来
从其他输入端来
(a) 输出低电平有效
(b) 输出高电平有效
图8-1-4 基本与－或阵列型结构
由可编程的与阵列和固定的或阵列组成，没有输出反馈信 号，输入和输出引出端是固定的，不能由用户自行定义。只适 用于简单的组合逻辑电路设计。
２．可编程输入/输出型结构
第一乘积项
&
&
≥1
三态输出
&
缓冲器
这种结构的PAL器件特别适合设计复杂的异步时序逻辑电 路。
７．乘积项公用输出结构
I1
···· &
· &
&
≥1 =1
Q 1D
O1
&
&
C1
&
极性
Q
&
控制
相邻单元
&
本单元
&
· &
&
≥1 =1
Q 1D
O2
&
Q
&
C1
&
极性
&
控制
&
I2
·······
乘积项
时钟 输出使能
从其他输入及反馈序逻辑电路
的设计。
可编程与阵列
·固定连接
可编程连接
&&&&&&
··
≥1
··
≥1
· · ≥1
输出 反馈
O0 O1 O2
固定或阵列
输出反馈单元
图8-1-3 PAL器件的基本结构
8.1.3 PAL器件的输出和反馈结构
１．基本与－或阵列型结构
&
≥1
&
Oi
&
&
≥1
&
Oi
&
&
&
Ii
·····
Ii
·····
第二步：器件选型。
表8-1-4 十进制异步计数器状态转移表
序号 Q3n Q2n Q1n Q0n Q3n1Q2n1Q1n1 Q0n1
0 0000 0 0 0 1 1 0001 0 0 1 0 2 0010 0 0 1 1 3 0011 0 1 0 0 4 0100 0 1 0 1 5 0101 0 1 1 0 6 0110 0 1 1 1 7 0111 1 0 0 0 8 1000 1 0 0 1 9 1001 0 0 0 0
B 通电路
时钟 (共用)
输入信号
从其他输入及反馈端来
图8-1-9 算术选通反馈型结构
输出使能 (共用)
在异或型PAL的基础上增加算术选通电路，产生输入信号 和反馈信号的４个最大项。
算术选通电路产生
的４个最大项，加到与
A
B
阵列输入端，通过对与
阵 列 编 程 ， 可 得 到 16 种
逻辑组合输出。
算术选通反馈型 PAL 器 件 ， 主 要 用 于 实 现快速的加、减、大于、 小于等算术逻辑电路。
由于是异步时序逻辑电路，且需要三个时钟信号，所以只 能 选 用 异 步 可 编 程 寄 存 器 输 出 结 构 的 PAL 器 件 。 本 例 选 用 PAL16RA8器件。
第三步：编程（画阵列图）
&
×× ×
& ≥1
×&
Q 1D C1
Q3
··
× ×
··
&
Q
& ≥1 1D
Q2
&
C1
(5)若设计组合逻辑电路，可选用纯组合型PAL器件，也可 选用内部含有触发器的复合型或宏单元型PAL器件，通过编程， 使之成为纯组合型器件。
(6)若设计时序逻辑电路，应选用带触发器的PAL器件。设 计同步时序电路时，选用带反馈寄存器结构、异或结构和乘积 项公用输出结构的PAL器件；设计异步时序电路时，可选用异 步可编程寄存器输出结构的PAL器件。而宏单元结构的PAL器 件，可满足复杂程度不同的各种时序逻辑电路的设计要求。
专用乘积项
&
& &
&
SQ
1D
&
≥1
&
C1R
&
=1
Ii/Oi
&
极性控制
Ii'
·······
从其他输入及反馈端来
可编程控制单元
图8-1-11 异步可编程寄存器输出结构
有４个乘积项作为专用乘积项，分别控制三态输出缓冲器、 D触发器的时钟、置位和复位，可实现输入/输出端的动态配置 和器件中各触发器的异步控制。