各种逻辑电平介绍

合集下载

常用电平标准的讨论(TTL,ECL,PECL,LVDS,CMOS,CML,GTL,HSTL,SSTL)

常用电平标准的讨论(TTL,ECL,PECL,LVDS,CMOS,CML,GTL,HSTL,SSTL)

常用电平标准的讨论(TTL,ECL,PECL,LVDS、CMOS、CML, GTL, HSTL, SSTL)部分资料上说它们的逻辑标准,门限都是一样的,就是供电大小不同,这两种电平的区别就是这些么?是否LVTTL电平无法直接驱动TTL电路呢?另外,"因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。

" 中,关于改善噪声容限和系统功耗部分大家还有更深入的解释么?简单列个表把Voh Vol Vih Vil VccTTL 2.4 0.4 2.0 0.8 5CMOS 4.44 0.5 3.5 1.5 5LVTTL 2.4 0.4 2.0 0.8 3.3LVCMOS 2.4 0.5 2.0 0.8 3.3SSTL_2 1.82 0.68 1.43 1.07 2.5根据上表所示,LVTTL可以驱动TTL,至于噪声,功耗问题小弟就不理解了,希望高手赐教!TTL 和LVTTL 的转换电平是相同的, TTL 产生于1970 年代初, 当时逻辑电路的电源电压标准只有5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分TTL 电路成为LVTTL.LVTTLTTL 和LVTTL 的转换电平是相同的, TTL 产生于1970 年代初, 当时逻辑电路的电源电压标准只有5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分TTL 电路成为LVTTL.ECL电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称与TTL电路不同,ECL电路的最大特点是其基本门电路工作在非饱和状态所以,ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。

3.3v cmos 逻辑电平

3.3v cmos 逻辑电平

3.3v CMOS逻辑电平1. 什么是3.3v CMOS逻辑电平?在数字电子领域中,逻辑电平是指用来表示数字信号状态的电压水平。

而3.3v CMOS逻辑电平则是一种常见的逻辑电平标准,它使用3.3伏特的电压来表示逻辑高和逻辑低两种状态。

CMOS是“互补金属氧化物半导体”的缩写,指的是一种在集成电路中常用的技术。

在这种技术中,通过控制不同场效应晶体管的导通或截止来实现数字信号的处理和传输。

2. 3.3v CMOS逻辑电平的应用领域3.3v CMOS逻辑电平广泛应用于数字电路和数字信号处理领域。

在各种集成电路和数字系统中,3.3v CMOS逻辑电平都是常见的工作电压标准。

微控制器、FPGA(现场可编程门阵列)、数字信号处理器等数字集成电路都常使用3.3v CMOS逻辑电平。

许多现代的通信设备、计算机接口和各类传感器也都使用这种电平标准。

3. 3.3v CMOS逻辑电平的特点与其他逻辑电平标准相比,3.3v CMOS逻辑电平具有一些显著的特点。

它相对低功耗,能在电压较低的情况下工作,有利于减小系统功耗和热耗。

3.3v CMOS逻辑电平的噪声容限较高,能够在较差的信号环境下保持稳定的工作。

另外,这种电平标准的信号传输速率也相对较高,有利于提高系统的数据处理速度和响应速度。

4. 3.3v CMOS逻辑电平的优势和劣势尽管3.3v CMOS逻辑电平具有诸多优点,但也存在一些不足之处。

作为一种低电压标准,其抗干扰能力较弱,对信号干扰和噪声容限要求较高。

由于低电压容限的限制,3.3v CMOS逻辑电平在长距离传输和噪声环境下的稳定性可能会受到一定影响。

在一些特殊应用场景中,可能需要考虑使用其他逻辑电平标准。

5. 个人观点和总结3.3v CMOS逻辑电平作为一种常用的数字电路工作标准,在现代数字系统中发挥着重要作用。

它的低功耗、高速率等特点,使其在许多应用领域都有着广泛的应用前景。

我们也要充分认识到其在噪声环境下的一些不足之处,以便在实际设计和应用中进行合理的选择和折衷。

各种电平总结

各种电平总结

TTL和CMOS电平总结TTL和CMOS电平总结TTL——Transistor-Transistor LogicHTTL——High-speed TTLLTTL——Low-power TTLSTTL——Schottky TTLLSTTL——Low-power Schottky TTLASTTL——Advanced Schottky TTLALSTTL——Advanced Low-power Schottky TTLFAST(F)——Fairchild Advanced schottky TTLCMOS——Complementary metal-oxide-semiconductorHC/HCT——High-speed CMOS Logic(HCT与TTL电平兼容)AC/ACT——Advanced CMOS Logic(ACT与TTL电平兼容)(亦称ACL)AHC/AHCT——Advanced High-speed CMOS Logic(AHCT与TTL电平兼容)FCT——FACT扩展系列,与TTL电平兼容FACT——Fairchild Advanced CMOS Technology1,TTL电平:输出高电平>2.4V,输出低电平<0.4V。

在室温下,一般输出高电平是3.5V,输出低电平是0.2V。

最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。

2,CMOS电平:1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。

而且具有很宽的噪声容限。

3,电平转换电路:因为TTL和COMS的高低电平的值不一样(ttl 5v<==>cmos 3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压,没有什么高深的东西。

哈哈4,OC门,即集电极开路门电路,OD门,即漏极开路门电路,必须外界上拉电阻和电源才能将开关电平作为高低电平用。

逻辑电平分类与解释

逻辑电平分类与解释

逻辑电平分类与解释逻辑电平分类与解释一、逻辑电平的一些基本概念要了解逻辑电平的内容,首先要知道以下几个概念的含义:1、输入高电平(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。

2、输入低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平。

3、输出高电平(Voh):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh。

4、输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol。

5、阀值电平(Vt):数字电路芯片都存在一个阈值电平,就是电路刚刚勉强能翻转动作时的电平。

它是一个界于Vil、Vih之间的电压值,对于CMOS电路的阈值电平,基本上是二分之一的电源电压值,但要保证稳定的输出,则必须要求输入高电平> Vih,输入低电平<vil,而如果输入电平在阈值上下,也就是vil~vih这个区域,电路的输出会处于不稳定状态。

< p="">对于一般的逻辑电平,以上参数的关系如下: Voh > Vih > Vt > Vil > Vol。

6、Ioh:逻辑门输出为高电平时的负载电流(为拉电流)。

7、Iol:逻辑门输出为低电平时的负载电流(为灌电流)。

8、Iih:逻辑门输入为高电平时的电流(为灌电流)。

9、Iil:逻辑门输入为低电平时的电流(为拉电流)。

10、OC、OD、OE门门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式的门称为开路门。

开路的TTL门称为集电极开路(OC);开路的CMOS门称为漏极开路(OD);开路的ECL门称为发射极开路(OE);开路门使用时必须外接上拉电阻(OC、OD门)或下拉电阻(OE 门),才能将它们的开关电平作为高低电平用,否则它们只为大电压和大电流负载提供开关,所以又叫做驱动门电路。

各种电平知识总结

各种电平知识总结

各种电平知识总结噪声容限(Noise Margin)是指在前一极输出为最坏的情况下,为保证后一极正常工作,所允许的最大噪声幅度。

CMOS芯片的噪声容限比TTL通常大,因为VOH是离电源电压较近,并且最小值是离零较近。

噪声容限越大说明容许的噪声越大,电路的抗干扰性越好。

高电平噪声容限=最小输出高电平电压-最小输入高电平电压=VOH-VIH低电平噪声容限=最大输入低电平电压-最大输出低电平电压=VIL-VOL噪声容限=min{高电平噪声容限,低电平噪声容限}这里主要总结了TTL、CMOS、RS232、RS485和RS422电平的相关知识:TTL电平:TTL集成电路的全名是晶体管-晶体管逻辑集成电路(Transistor-Transistor Logic),主要有54/74系列标准TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五个系列。

TTL电路是电流控制器件,TTL电路的速度快,传输延时短,但是功耗较大(1~5mA/门);TTL一般可以提供25mA的驱动能力,而CMOS只能提供10mA左右的驱动能力;TTL 电平一般过冲都会比较严重,在电路中可以串22或33欧姆电阻(过冲:在某一时刻本应该为低电平时,由于下降沿不够理想,该时刻仍然是高电平,主要原因是高电平太高,不能及时下降至低电平,串接电阻可以降低电压);TTL电平输入引脚悬空时认为是高电平,悬空相当于接了一个无穷大的电阻;若要下拉应使用1K以下的电阻下拉,因为由TTL门电路的输入端负载特性可知,只有在输入端接的串联电阻小于910欧时,它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就一直呈现高电平;TTL输出不能驱动CMOS 输入,主要是因为TTL的VOH不一定大于CMOS的VIH;CMOS输出可以驱动TTL输入,主要因为CMOS的VOH>2.0V且VOL<0.8V;TTL驱动CMOS时需要加上拉电阻。

常用电平标准及转换方案

常用电平标准及转换方案

电路中的各电平标准简明介绍电路中有各种电平标准,下面总结一下。

和新手以及有需要的人共享一下^_^.现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL:Transistor-Transistor Logic 三极管结构。

Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。

因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。

所以后来就把一部分“砍”掉了。

也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL(Low Voltage TTL):Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。

2.5V LVTTL:Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。

更低的LVTTL不常用就先不讲了。

多用在处理器等高速芯片,使用时查看芯片手册就OK了。

TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻;TTL电平输入脚悬空时是内部认为是高电平。

要下拉的话应用1k以下电阻下拉。

TTL输出不能驱动CMOS输入。

CMOS:Complementary Metal Oxide Semiconductor PMOS+NMOS。

Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。

相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。

各种电平标准的讨论(TTL,ECL,PECL,LVDS、CMOS、CML, GTL, HSTL, SSTL.......)

各种电平标准的讨论(TTL,ECL,PECL,LVDS、CMOS、CML, GTL, HSTL, SSTL.......)

各种电平标准的讨论(TTL,ECL,PECL,LVDS、CMOS、CML, GTL,HSTL, SSTL.......)ECL电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称与TTL电路不同,ECL电路的最大特点是其基本门电路工作在非饱和状态所以,ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。

ECL电路的逻辑摆幅较小(仅约 0.8V ,而 TTL 的逻辑摆幅约为2.0V ),当电路从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是 ECL电路具有高开关速度的重要原因。

但逻辑摆幅小,对抗干扰能力不利。

由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以单元电路的功耗较大。

从电路的逻辑功能来看, ECL 集成电路具有互补的输出,这意味着同时可以获得两种逻辑电平输出,这将大大简化逻辑系统的设计。

ECL集成电路的开关管对的发射极具有很大的反馈电阻,又是射极跟随器输出,故这种电路具有很高的输入阻抗和低的输出阻抗。

射极跟随器输出同时还具有对逻辑信号的缓冲作用。

在通用的电子器件设备中,TTL和CMOS电路的应用非常广泛。

但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。

1. 几种常用高速逻辑电平1.1LVDS电平LVDS(Low Voltage Differential Signal)即低电压差分信号,LVDS 接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。

LVDS的典型工作原理如图1所示。

最基本的LVDS器件就是LVDS驱动器和接收器。

LVDS的驱动器由驱动差分线对的电流源组成,电流通常为3.5 mA。

逻辑电平介绍TTL,CMOS

逻辑电平介绍TTL,CMOS

逻辑电平介绍TTL,CMOSTTL电平:输出高电平>2.4V,输出低电平<0.4V。

在室温下,一般输出高电平是3.5V,输出低电平是0.2V。

最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<= 0.8V,噪声容限是0.4V。

2,CMOS电平:1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。

而且具有很宽的噪声容限。

3,电平转换电路:因为TTL和COMS的高低电平的值不一样(ttl 5v<==>cmos 3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压,没有什么高深的东西。

哈哈4,OC门,即集电极开路门电路,OD门,即漏极开路门电路,必须外界上拉电阻和电源才能将开关电平作为高低电平用。

否则它一般只作为开关大电压和大电流负载,所以又叫做驱动门电路。

5,TTL和COMS电路比较:1)TTL电路是电流控制器件,而coms电路是电压控制器件。

2)TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。

COMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。

COMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常现象。

TTL和CMOS的逻辑电平关系图2-1:TTL和CMOS的逻辑电平图上图为5V TTL逻辑电平、5V CMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。

5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平,注意他们的输入输出电平差别较大,在互连时要特别注意。

另外5V CMOS器件的逻辑电平参数与供电电压有一定关系,一般情况下,Voh≥Vcc-0.2V,Vih≥0.7Vcc;Vol≤0. 1V,Vil≤0.3Vcc;噪声容限较TTL电平高。

JEDEC组织在定义3. 3V的逻辑电平标准时,定义了LVTTL和LVCMOS逻辑电平标准。

LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近,从而给它们之间的互连带来了方便。

can逻辑电平

can逻辑电平

can逻辑电平摘要:1.CAN 总线的概述2.CAN 总线的逻辑电平3.CAN 总线的主要特点4.CAN 总线的应用领域正文:一、CAN 总线的概述控制器局域网络(Controller Area Network,简称CAN)是一种串行通信协议,最初由德国的Robert Bosch GmbH 公司于1980 年代开发,用于汽车电子设备的通信。

后来,CAN 总线逐渐被广泛应用于各种工业自动化领域。

二、CAN 总线的逻辑电平CAN 总线采用基于位级别的通信方式,其逻辑电平分为两种:显性电平(dominant level)和隐性电平(recessive level)。

显性电平一般表示为逻辑“0”,隐性电平表示为逻辑“1”。

1.显性电平:在CAN 总线中,显性电平是指在通信线上的电压值为2.5V 至4.5V 之间的范围。

当通信线上的电压在此范围内时,节点会检测到逻辑“0”。

2.隐性电平:隐性电平是指在通信线上的电压值为0V 至2.5V 之间的范围。

当通信线上的电压在此范围内时,节点会检测到逻辑“1”。

三、CAN 总线的主要特点CAN 总线具有以下主要特点:1.多主控制器结构:CAN 总线允许多个节点同时发送信息,具有多主控制器的结构。

2.较高的通信速率:CAN 总线的通信速率最高可达1Mbps。

3.较强的抗干扰能力:CAN 总线采用差分传输方式,具有较强的抗干扰能力。

4.节省成本:CAN 总线采用单根信号线进行通信,降低了成本。

5.灵活的扩展性:CAN 总线支持多节点的连接,具有较好的扩展性。

四、CAN 总线的应用领域CAN 总线在许多领域都有广泛应用,主要包括:1.汽车电子设备:CAN 总线最初是为汽车电子设备通信而设计的,目前仍然是汽车行业的标准通信协议。

2.工业自动化:CAN 总线在工业自动化领域也得到了广泛应用,如机器人控制、传感器数据采集等。

3.医疗设备:CAN 总线在医疗设备中也有应用,如心电图仪、监护仪等。

电平标准(总结)

电平标准(总结)

数字信号的标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

一、TTL电平TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。

TTL集成电路的全名是晶体管-晶体管逻辑集成电路(Transistor-Transistor Logic),主要有54/74系列标准TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五个系列。

1.标准TTL输入高电平最小2V,输出高电平最小2.4V,典型值3.4V,输入低电平最大0.8V,输出低电平最大0.4V,典型值0.2V(输入H>2V,输入L>0.8V;输出L=3.4V,输出L=0.2)。

2.S-TTL输入高电平最小2V,输出高电平最小Ⅰ类2.5V,Ⅱ、Ⅲ类2.7V,典型值3.4V,输入低电平最大0.8V,输出低电平最大0.5V。

3.LS-TTL输入高电平最小2V,输出高电平最小Ⅰ类2.5V,Ⅱ、Ⅲ类2.7V,典型值3.4V,输入低电平最大Ⅰ类0.7V,Ⅱ、Ⅲ类0.8V,输出低电平最大Ⅰ类0.4V,Ⅱ、Ⅲ类0.5V,典型值0.25V。

TTL:Transistor-Transistor Logic 三极管结构。

Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。

因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。

各种电平标准的讨论(TTL,ECL,PECL,LVDS,CMOS,CML)

各种电平标准的讨论(TTL,ECL,PECL,LVDS,CMOS,CML)

ECL电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称与TTL电路不同,ECL电路的最大特点是其基本门电路工作在非饱和状态所以,ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。

ECL电路的逻辑摆幅较小(仅约 0.8V ,而 TTL 的逻辑摆幅约为 2.0V ),当电路从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是ECL电路具有高开关速度的重要原因。

但逻辑摆幅小,对抗干扰能力不利。

由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以单元电路的功耗较大。

从电路的逻辑功能来看, ECL 集成电路具有互补的输出,这意味着同时可以获得两种逻辑电平输出,这将大大简化逻辑系统的设计。

ECL集成电路的开关管对的发射极具有很大的反馈电阻,又是射极跟随器输出,故这种电路具有很高的输入阻抗和低的输出阻抗。

射极跟随器输出同时还具有对逻辑信号的缓冲作用。

在通用的电子器件设备中,TTL和CMOS电路的应用非常广泛。

但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。

1 几种常用高速逻辑电平1.1LVDS电平LVDS(Low Voltage Differential Signal)即低电压差分信号,LVDS接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。

LVDS的典型工作原理如图1所示。

最基本的LVDS器件就是LVDS驱动器和接收器。

LVDS 的驱动器由驱动差分线对的电流源组成,电流通常为3.5 mA。

LVDS接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100 Ω的匹配电阻,并在接收器的输入端产生大约350 mV的电压。

逻辑电平及一些基本电平标准

逻辑电平及一些基本电平标准

TTL:Transistor Logic 三极管结构。
Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。
因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片,使用时查看芯片手册就OK了。
TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻;TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
CMOS:Complementary Metal Oxide Semiconductor PMOS+NMOS。
4:输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol。
5:阀值电平(Vt): 数字电路芯片都存在一个阈值电平,就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值,对于CMOS电路的阈值电平,基本上是 二分之一的电源电压值,但要保证稳定的输出,则必须要求输入高电平> Vih,输入低电平<Vil,而如果输入电平在阈值上下,也就是Vil~Vih这个区域,电路的输出会处于不稳定状态。
前面的电平标准摆幅都比较大,为降低电磁辐射,同时提高开关速度又推出LVDS电平标准。
LVDS:Low Voltage Differential Signaling
差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。

RS232电平 RS485电平 RS422电平 TTL电平

RS232电平 RS485电平 RS422电平 TTL电平

RS232电平RS485电平RS422电平TTL电平232电平或者说串口电平,有的甚至说计算机电平,所有的这些说法,指得都是计算机9针串口(RS232)得电平,采用负逻辑,-15v ~ -3v 代表1+3v ~ +15v 代表0RS485电平和RS422电平由于两者均采用差分传输(平衡传输)的方式,所以他们的电平方式,一般有两个引脚A,B发送端AB间的电压差+2 ~+6v 1-2 ~-6v 0接收端AB间的电压差大于+200mv 1小于-200mv 0定义逻辑1为B>A的状态定义逻辑0为A>B的状态AB之间的电压差不小于200mv一对一的接头的情况下RS232 可做到双向传输,全双工通讯最高传输速率20kbps422 只能做到单向传输,半双工通讯,最高传输速率10Mbps485 双向传输,半双工通讯, 最高传输速率10Mbps顺便在这里引用下/user4/rexdu/archives/2006/403924.shtml的文章,总结一下各种电平面总结一下各电平标准。

和新手以及有需要的人共享一下^_^.现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL:Transistor-Transistor Logic 三极管结构。

Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。

因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。

所以后来就把一部分“砍”掉了。

也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL:Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。

常见逻辑电平标准

常见逻辑电平标准

现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。

下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL:Transistor-Transistor Logic 三极管结构。

Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。

因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。

所以后来就把一部分“砍”掉了。

也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL:Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。

2.5V LVTTL:Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。

更低的LVTTL不常用就先不讲了。

多用在处理器等高速芯片,使用时查看芯片手册就OK了。

TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻;TTL电平输入脚悬空时是内部认为是高电平。

要下拉的话应用1k以下电阻下拉。

TTL输出不能驱动CMOS输入。

CMOS:Complementary Metal Oxide Semiconductor PMOS+NMOS。

Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。

相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。

对应3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。

常用电平介绍及相互转换

常用电平介绍及相互转换
4 / 17
LDVS 输出结构:电路输出阻抗为 1 Nhomakorabea0ohm
LDVS 输入结构
输入差分阻抗为 100Ω, 为适应共模电压宽范围内的变化, 输入级还包括一个自动电平调整电路, 该电路将共模电压调整为一固定值,该电路后面是一个 SCHMITT 触发器。SCHMITT 触发器为防止不 稳定,设计有一定的回滞特性,SCHIMTT 后级是差分放大器
TTL:Transistor-Transistor Logic 三极管结构
因为 2.4V 与 5V 之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还 会影响速度。所以后来就把一部分“砍”掉了。也就是后面的 LVTTL。 LVTTL 又分 3.3V、2.5V 以及更低电压的 LVTTL(Low Voltage TTL)。 TTL 使用注意:TTL 电平一般过冲都会比较严重,可能在始端串 22 欧或 33 欧电阻; TTL 电平输 入脚悬空时是内部认为是高电平。要下拉的话应用 1k 以下电阻下拉。TTL 输出不能驱动 CMOS 输入。 另外,I/O 為 OC 門時,由於只能吸收大電流而不能向外部提供電流,需要外部上拉或者外部電 源。
ECL 电路的最大特点是其基本门电路工作在非饱和状态,因此 ECL 又称为非饱和性逻辑。也正因为如 此,ECL 电路的最大优点是具有相当高的速度。这种电路的平均延迟时间可达几个 ns 数量级甚至更 少。传统的 ECL 以 VCC 为零电压,VEE 为-5.2 V 电源,VOH=VCC-0.9 V=-0.9 V,VOL=VCC-1.7 V=-1.7 V,所以 ECL 电路的逻辑摆幅较小(仅约 0.8 V) 。当电路从一种状态过渡到另一种状态时,对寄生电 容的充放电时间将减少,这也是 ECL 电路具有高开关速度的重要原因。另外,ECL 电路是由一个差分 对管和一对射随器组成的, 所以输入阻抗大, 输出阻抗小, 驱动能力强, 信号检测能力高, 差分输出,

3.3v以下的逻辑电平

3.3v以下的逻辑电平

3.3v以下的逻辑电平
逻辑电平是指数字电路中表示逻辑信号的电平范围,通常用高电平和低电平来表示两种不同的逻辑状态。

在数字电路中,常用的逻辑电平有5V、3.3V、2.5V、1.8V 等。

3.3V 以下的逻辑电平通常用于低功耗、低电压的应用场景,如移动设备、嵌入式系统等。

常见的3.3V 以下的逻辑电平包括1.8V、1.5V、1.2V 等。

在3.3V 以下的逻辑电平中,高电平通常表示逻辑“1”,低电平通常表示逻辑“0”。

例如,在 1.8V 逻辑电平中,高电平为 1.8V,低电平为0V;在1.5V 逻辑电平中,高电平为1.5V,低电平为0V。

需要注意的是,不同的逻辑电平之间可能存在兼容性问题,因此在设计数字电路时需要考虑电平转换和信号隔离等问题。

此外,不同的逻辑电平可能需要不同的供电电压和电流,因此在选择逻辑电平时需要考虑系统的功耗和电源管理等问题。

3.3V 以下的逻辑电平在低功耗、低电压的应用场景中具有重要的作用,需要在设计和应用中进行合理的选择和管理。

高低电平的判定

高低电平的判定

高低电平的判定
高低电平的判定通常是指对电信号的电压进行分析,以确定其是处于高电平还是低电平状态。

这在数字电路、通信系统和各种电子设备中非常常见。

判定的标准通常取决于具体的电路设计和应用需求,一般来说,以下是常见的判定标准:
1. 逻辑电平标准:在数字电路中,通常使用逻辑电平标准来判定高低电平。

例如,常见的TTL(晶体管—晶体管逻辑)电路中,0到0.8伏特被视为低电平,而2到5伏特被视为高电平。

2. CMOS电平标准:在CMOS(互补金属氧化物半导体)电路中,0到0.3伏特通常被视为低电平,而0.7到Vdd(电源电压)之间的电压被视为高电平。

3. 标准信号电平:在通信系统中,常常根据特定的协议或标准来定义高低电平。

例如,在RS-232标准中,负电压表示逻辑1(高电平),而正电压表示逻辑0(低电平)。

4. 自定义阈值:有时,根据具体的电路需求,可能会定义自定义的阈值来判定高低电平。

这种情况下,阈值的选择通常取决于电路的设计要求和环境条件。

无论是哪种标准,都需要合适的电路设计和合适的电压测量设备来准确地判定高低电平。

RS232、RS485、RS422电平,及常见逻辑电平标准

RS232、RS485、RS422电平,及常见逻辑电平标准

RS232、RS485、RS422电平,及常见逻辑电平标准RS232电平或者说串口电平,有的甚至说计算机电平,所有的这些说法,指得都是计算机9针串口(RS232)的电平,采用负逻辑,-15v ~ -3v 代表1+3v ~ +15v 代表0RS485电平和RS422电平由于两者均采用差分传输(平衡传输)的方式,所以他们的电平方式,一般有两个引脚 A,B发送端 AB间的电压差+2 ~+6v 1-2 ~-6v 0接收端 AB间的电压差大于+200mv 1小于-200mv 0定义逻辑1为B>A的状态定义逻辑0为A>B的状态AB之间的电压差不小于200mv一对一的接头的情况下RS232 可做到双向传输,全双工通讯最高传输速率 20kbps422 只能做到单向传输,半双工通讯,最高传输速率10Mbps485 双向传输,半双工通讯, 最高传输速率10Mbps常见逻辑电平标准下面总结一下各电平标准。

和新手以及有需要的人共享一下^_^.现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。

下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL:Transistor-Transistor Logic 三极管结构。

Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。

因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。

所以后来就把一部分“砍”掉了。

也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL:Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。

232 485 can电平标准

232 485 can电平标准

电平标准是指数字电路中用来表示逻辑高电平和逻辑低电平的标准数值范围和电压值。

在数字电路中,逻辑高和逻辑低分别对应于高电平和低电平,而这些电平的标准化对于数字电路的正常工作至关重要。

232 485 can标准电平是指在RS-232、RS-485和CAN总线通信标准中所规定的电平范围和电压数值。

1. RS-232电平标准RS-232是一种广泛应用于串行通信中的标准,其电平标准规定了逻辑高和逻辑低的电压范围。

在RS-232标准中,逻辑高电平的电压范围为+3V至+15V,而逻辑低电平的电压范围为-3V至-15V。

这种电平标准在许多串行通信设备中得到了广泛的应用。

2. RS-485电平标准RS-485是一种广泛应用于工业控制系统和远程监控系统中的标准,其电平标准与RS-232有所不同。

在RS-485标准中,逻辑高电平的电压范围为+1.5V至+6V,而逻辑低电平的电压范围为-1.5V至-6V。

相较于RS-232,RS-485的电平标准有所变化,适用于不同的应用场景。

3. CAN电平标准CAN总线是一种广泛应用于汽车、工业控制和航空航天领域的现场总线标准,其电平标准也是一项重要的技术规范。

在CAN标准中,逻辑高电平的电压范围为+2.5V至+3.3V,而逻辑低电平的电压范围为+1.5V至+2.3V。

CAN总线的电平标准经过精心设计,适用于复杂的工业环境和汽车电子系统。

总结232 485 can标准电平是数字通信领域中的重要概念,不同的标准对应着不同的电平范围和电压数值,其规范化有利于数字电路的稳定运行和互操作性。

在实际应用中,我们需要根据具体的通信标准选择合适的电平标准,以确保设备之间能够正常通信和数据传输。

希望本文能够帮助大家更好地理解232 485 can标准电平的重要性和应用价值。

在数字通信领域中,电平标准是确保不同设备之间能够正常通信和数据传输的重要因素。

在设计和使用数字电路时,了解并遵守不同通信标准的电平要求至关重要。

TTL电平

TTL电平

逻辑电平简介(转摘)2006-7-24 14:12:00推荐TTL电平:输出高电平>2.4V,输出低电平<0.4V。

在室温下,一般输出高电平是3.5V,输出低电平是0.2V。

最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0. 8V,噪声容限是0.4V。

2,CMOS电平:1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。

而且具有很宽的噪声容限。

3,电平转换电路:因为TTL和COMS的高低电平的值不一样(ttl 5v<==>cmos 3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压,没有什么高深的东西。

哈哈4,OC门,即集电极开路门电路,OD门,即漏极开路门电路,必须外界上拉电阻和电源才能将开关电平作为高低电平用。

否则它一般只作为开关大电压和大电流负载,所以又叫做驱动门电路。

5,TTL和COMS电路比较:1)TTL电路是电流控制器件,而coms电路是电压控制器件。

2)TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。

COMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。

COMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常现象。

TTL和CMOS的逻辑电平关系图2-1:TTL和CMOS的逻辑电平图上图为5V TTL逻辑电平、5V CMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。

5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平,注意他们的输入输出电平差别较大,在互连时要特别注意。

另外5V CMOS器件的逻辑电平参数与供电电压有一定关系,一般情况下,Voh≥Vcc-0.2V,Vih ≥0.7Vcc;Vol≤0. 1V,Vil≤0.3Vcc;噪声容限较TTL电平高。

JEDEC组织在定义3. 3V的逻辑电平标准时,定义了LVTTL和LVCMOS逻辑电平标准。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1X9非对称:应用领域:视频光端机,各类光纤监控系统。

视频信号(高速)采用PECL电平,控制信号84M以下(低速)采用TTL电平,155M以上采用PECL 电平ECL电路是射极耦合逻辑,ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。

各种电平标准的讨论(TTL,ECL,PECL,LVDS、CMOS、CML.......)已有 601 次阅读2008-9-24 14:30|个人分类:网摘-技术活儿ECL电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称与TTL电路不同,ECL电路的最大特点是其基本门电路工作在非饱和状态所以,ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。

ECL电路的逻辑摆幅较小(仅约 0.8V ,而 TTL 的逻辑摆幅约为2.0V ),当电路从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是ECL电路具有高开关速度的重要原因。

但逻辑摆幅小,对抗干扰能力不利。

由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以单元电路的功耗较大。

从电路的逻辑功能来看, ECL 集成电路具有互补的输出,这意味着同时可以获得两种逻辑电平输出,这将大大简化逻辑系统的设计。

ECL集成电路的开关管对的发射极具有很大的反馈电阻,又是射极跟随器输出,故这种电路具有很高的输入阻抗和低的输出阻抗。

射极跟随器输出同时还具有对逻辑信号的缓冲作用。

在通用的电子器件设备中,TTL和CMOS电路的应用非常广泛。

但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。

1 几种常用高速逻辑电平1.1LVDS电平LVDS(Low Voltage Differential Signal)即低电压差分信号,LVDS 接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。

LVDS的典型工作原理如图1所示。

最基本的LVDS器件就是LVDS驱动器和接收器。

LVDS的驱动器由驱动差分线对的电流源组成,电流通常为3.5 mA。

LVDS接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100 Ω的匹配电阻,并在接收器的输入端产生大约350 mV的电压。

当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。

LVDS技术在两个标准中被定义:ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。

这两个标准中都着重定义了LVDS的电特性,包括:① 低摆幅(约为350 mV)。

低电流驱动模式意味着可实现高速传输。

ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。

② 低压摆幅。

恒流源电流驱动,把输出电流限制到约为3.5 mA左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。

这允许集成电路密度的进一步提高,即提高了PCB板的效能,减少了成本。

③ 具有相对较慢的边缘速率(dV/dt约为0.300 V/0.3 ns,即为1 V/ns),同时采用差分传输形式,使其信号噪声和EMI都大为减少,同时也具有较强的抗干扰能力。

所以,LVDS具有高速、超低功耗、低噪声和低成本的优良特性。

LVDS的应用模式可以有四种形式:① 单向点对点(point to point),这是典型的应用模式。

② 双向点对点(point to point),能通过一对双绞线实现双向的半双工通信。

可以由标准的LVDS的驱动器和接收器构成;但更好的办法是采用总线LVDS驱动器,即BLVDS,这是为总线两端都接负载而设计的。

③ 多分支形式(multidrop),即一个驱动器连接多个接收器。

当有相同的数据要传给多个负载时,可以采用这种应用形式。

④ 多点结构(multipoint)。

此时多点总线支持多个驱动器,也可以采用BLVDS驱动器。

它可以提供双向的半双工通信,但是在任一时刻,只能有一个驱动器工作。

因而发送的优先权和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。

为了支持LVDS的多点应用,即多分支结构和多点结构,2001年新推出的多点低压差分信号(MLVDS)国际标准ANSI/TIA/EIA 8992001,规定了用于多分支结构和多点结构的MLVDS器件的标准,目前已有一些MLVDS器件面世。

LVDS技术的应用领域也日渐普遍。

在高速系统内部、系统背板互连和电缆传输应用中,驱动器、接收器、收发器、并串转换器/串并转换器以及其他LVDS器件的应用正日益广泛。

接口芯片供应商正推进LVDS作为下一代基础设施的基本构造模块,以支持手机基站、中心局交换设备以及网络主机和计算机、工作站之间的互连。

1.2ECL电平ECL(EmitterCoupled Logic)即射极耦合逻辑,是带有射随输出结构的典型输入输出接口电路,如图2所示。

ECL电路的最大特点是其基本门电路工作在非饱和状态,因此ECL又称为非饱和性逻辑。

也正因为如此,ECL电路的最大优点是具有相当高的速度。

这种电路的平均延迟时间可达几个ns数量级甚至更少。

传统的ECL以VCC为零电压,VEE为-5.2 V电源,VOH=VCC-0.9 V=-0.9 V,VOL=VCC-1.7 V=-1.7 V,所以ECL 电路的逻辑摆幅较小(仅约0.8 V)。

当电路从一种状态过渡到另一种状态时,对寄生电容的充放电时间将减少,这也是ECL电路具有高开关速度的重要原因。

另外,ECL电路是由一个差分对管和一对射随器组成的,所以输入阻抗大,输出阻抗小,驱动能力强,信号检测能力高,差分输出,抗共模干扰能力强;但是由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状态,所以电路的功耗较大。

如果省掉ECL电路中的负电源,采用正电源的系统(+5 V),可将VCC接到正电源而VEE接到零点。

这样的电平通常被称为PECL(Positive Emitter Coupled Logic)。

如果采用+3.3 V供电,则称为LVPECL。

当然,此时高低电平的定义也是不同的。

它的电路如图3、4所示。

其中,输出射随器工作在正电源范围内,其电流始终存在。

这样有利于提高开关速度,而且标准的输出负载是接50Ω至VCC-2 V的电平上。

在使用PECL 电路时要注意加电源去耦电路,以免受噪声的干扰。

输出采用交流耦合还是直流耦合,对负载网络的形式将会提出不同的需求。

直流耦合的接口电路有两种工作模式:其一,对应于近距离传送的情况,采用发送端加到地偏置电阻,接收端加端接电阻模式;其二,对应于较远距离传送的情况,采用接收端通过电阻对提供截止电平VTT 和50 Ω的匹配负载的模式。

以上都有标准的工作模式可供参考,不必赘述。

对于交流耦合的接口电路,也有一种标准工作模式,即发送端加到地偏置电阻,耦合电容靠近发送端放置,接收端通过电阻对提供共模电平VBB 和50 Ω的匹配负载的模式。

(P)ECL是高速领域内一种十分重要的逻辑电路,它的优良特性使它广泛应用于高速计算机、高速计数器、数字通信系统、雷达、测量仪器和频率合成器等方面。

1.3CML电平CML电平是所有高速数据接口中最简单的一种。

其输入和输出是匹配好的,减少了外围器件,适合于更高频段工作。

它的输出结构如图5所示。

CML 接口典型的输出电路是一个差分对形式。

该差分对的集电极电阻为50 Ω,输出信号的高低电平切换是靠共发射极差分对的开关控制的。

差分对的发射极到地的恒流源典型值为16 mA。

假定CML的输出负载为一个50 Ω上拉电阻,则单端CML输出信号的摆幅为VCC~VCC-0.4 V。

在这种情况下,差分输出信号摆幅为800 mV。

信号摆幅较小,所以功耗很低,CML接口电平功耗低于ECL的1/2,而且它的差分信号接口和 ECL、LVDS电平具有类似的特点。

CML到CML之间的连接分两种情况:当收发两端的器件使用相同的电源时,CML到CML可以采用直流耦合方式,不用加任何器件;当收发两端器件采用不同电源时,一般要考虑交流耦合,中间加耦合电容(注意这时选用的耦合电容要足够大,以避免在较长连0 或连1 情况出现时,接收端差分电压变小)。

但它也有些不足,即由于自身驱动能力有限,CML更适于芯片间较短距离的连接,而且CML接口实现方式不同用户间差异较大,所以现有器件提供CML接口的数目还不是非常多。

2 各种逻辑电平之间的比较和互连转化2.1各种逻辑电平之间的比较这几种高速逻辑电平在目前都有应用,但它们在总线结构、功率消耗、传输速率、耦合方式等方面都各有特点。

为了便于应用比较,现归纳以上三类电平各方面的特点,如表1所列。

2.2各种逻辑电平之间的互连这三类电平在互连时,首先要考虑的就是它们的电平大小和电平摆幅各不一样,必须使输出电平经过中间的电阻转换网络后落在输入电平的有效范围内。

各种电平的摆幅比较如图6所示。

其次,电阻网络要考虑到匹配问题。

例如我们知道,当负载是50 Ω接到VCC-2 V 时,LVPECL 的输出性能是最优的,因此考虑的电阻网络应该与最优负载等效;LVDS 的输入差分阻抗为100 Ω,或者每个单端到虚拟地为50 Ω,该阻抗不提供直流通路,这里意味着LVDS输入交流阻抗与直流阻抗不等,电阻值的选取还必须根据直流或交流耦合的不同情况作不同的选取。

另外,电阻网络还必须与传输线匹配。

另一个问题是电阻网络需要在功耗和速度方面折中考虑:既允许电路在较高的速度下工作,又尽量不出现功耗过大。

下面以图7所示的LVPECL到LVDS的直流耦合连接为例,来说明以上所讨论的原则。

传输线阻抗匹配原则:Z≈R1//(R2+R3)根据LVPCEL输出最优性能:降低LVPECL摆幅以适应LVDS的输入范围:Gain=R3/(R2+R3)根据实际情况,选择满足以上约束条件的电阻值,例如当传输线特征阻抗为50 Ω时,可取R1=120 Ω,R2=58 Ω,R3=20 Ω即能完成互连。

由于LVDS 通常用作并联数据的传输,数据速率为155 Mbps、622 Mbps 或1.25 Gbps;而CML 常用来做串行数据的传输,数据速率为2.5 Gbps或10 Gbps。

一般情况下,在传输系统中没有CML和LVDS 的互连问题。

结语本文粗浅地讨论了几种目前应用较多的高速电平技术。

相关文档
最新文档