《计算机组成原理》第3章习题答案
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
计算机组成原理 第3章 习题参考答案
计算机组成原理第3章习题参考答案1. （1）B （2）D （3）B （4）C （5）D （6）C （7）A （8）B2. 解：（1）0.00111 （2）0.11001 （3）-0.101003. 解：[X+Y]变补 = （312022）8[X-Y]变补= （110000）8 溢出（两符号位01）4. 解：（运算过程请参考书中例题）（1）1，101011000010（2）0，000011010010（3）1，000011010010（4）0，0110001110015. 解：（运算过程请参考书中例题）（1）[X/Y]原=1，11000；余=0.10101*2-5=1，11010；余=0.11010*2-5（2）[X/Y]原=1，10000；余=0.01011*2-5（3）[X/Y]原（4）溢出6. 答：原码一位乘法运算过程中，每一步相加的和有可能往前有进位，所以部分积的符号位用一位，以保留往前的进位，然后再进行右移操作；原码两位乘法中的运算过程使用了补码运算，由于有乘2运算，也就是往左移操作，每一步相加的和有可能往前有进位，且有可能影响两个符号位，所以部分积的符号位要三位，以保留往前的进位，然后进行右移操作时可以根据最高符号位确定往右补的编码。
7. 答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器；(4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。
8. 答：浮点加减运算的运算步骤包括：对阶、求和、规格化、舍入、溢出判断。
规则及示例请见书中“浮点加减法运算”一节。
9. 解：原码加减交替法的规则是：当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。
白中英计算机组成原理第三章答案
主存16MB
Cache块号需要14位
主存地址为24位 主存标记位有24－14－2 = 8位
顺序存储器和交叉存储器连续读出m=8个字的数据信息量为： q = 8×64 = 512位 顺序存储器所需要的时间为 t1 = m×T =8×100ns =800ns =8×10-7s 故顺序存储器的带宽为 W1= q/t1 = 512/(8×10-7) = 64×107[bit/s] 交叉存储器所需要的时间为 t2 = T+ (m-1)×τ= 100ns + (8-1)×50ns = 450ns =4.5×10-7s 故交叉存储器的带宽为 W1= q/t2 = 512/(4.5×10-7) = 113.8×107[bit/s]
9、CPU执行一段程序时，cache完成存取的次数为2420 次，主存完成存取的次数为80次， 已知cache存储周期为40ns，主存存储周期为240ns， 求cache/主存系统的效率和平均访问时间。
命中率 h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968
主存与Cache的速度倍率
第3章 内部存储器
1、设有一个具有20位地址和32位字长 的存储器，问：
①该存储器能存储多少字节的信息？
32 2 * 4M字节 = 220×32 bit 8 ②如果存储器有512K×8位SRAM芯片组成，需要多少片?
20
存储容量 = 存储单元个数×每单元字节数
需要做存储芯片的字位扩展；
位扩展：4片512K×8位芯片构成512K×32位的存储组； 字扩展：2组512K×32位存储组构成1M×32位的存储器；
15、假设主存容量16M×32位，Cache容量 64K×32位，主存与Cache之间以每块4×32位大 小传送数据，请确定直接映射方式的有关参数，并 画出主存地址格式。
《计算机组成原理》第3章习题答案
第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。
单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。
无操作数指令的最大指令数：216一212一26。
其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
《计算机组成原理》第三章课后题参考答案
第三章课后习题参考答案1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。
如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行；所以采用分散式刷新方式：设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍)则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tMAXt MAX＝15.5×2－0.5＝30.5 (μS)对全部存储单元刷新一遍所需时间为tRt R＝0.5×128=64 (μS)4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
《计算机组成原理教学资料》参考答案(第三章).doc
参考答案(笫三章)1、(1) 220X(32/8) = 4 MB(2)位扩展:32 b/8 b = 4(片) 字扩展：220/512k = 2 (模块) 故需要4x2二8片(3)两个模块需2个片选信号，故需1位地址经地址译码后进行两个模块的片选。
2、(1)每个模块板的容量为1024k,每个字为64位而存储器的容量为226X 64位，故需226/ 1024k = 64个模块板。
(2)每个模块中采用字位扩展方式，需(1024k / 256k) x(64b/16b)=16 片256k x 16b 的DRAM。
(3)主存共需16x64= 1024 片256k x 16b 的DRAM。
CPU发出的26位地址中，高6位进行地址译码后进行64 个模块板的片选，低20位地址作为模块内的字地址选择其中的某个字。
(2)、根据已知条件，CPU 在lus 内至少访存一次，而整个存储器的 平均读/写周期为0.5us,如果采用集中刷新，有64us 的死时间，肯定 不行；如果采用分散刷新，则每lus 只能访存一次，也不行；所以采 用异步式刷新方式。
假设16K*1位的DRAM 芯片用128*128矩阵存储元构成，刷新 时只对128行进行异步方式刷新，则刷新间隔为2ms/128=15.6us,可 取刷新信号周期15uso刷新一遍所用时间=15us *128 = 1.92ms4、(1) (1024 k/128 k)x(32/8) = 32 片A14地址怎译码cs16Kx8bCPUDo~D3i(3)如果选择一个行地址进行刷新，刷新地址为A 。
〜A 8,因此这一 行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期。
刷新方式可釆用：在8ms 中进行512次刷新操作的集中式刷新方式, 或按8ms/512=15.5us 刷新一次的异步刷新方式。
6、(1) 每次从ROM 中读出的数据为16位，因此数据寄存器为16位 (2) CPU 发出的地址位数为17位(128K=217), 17地址中高2位经 过地址译码进行4个存储模块的片选，低15位打入ROM 的地址驱 动电路，CPUcscsAn 地址CS 16Kx8b 模块8128Kx8b 模块116Kx8b 模块7故地址寄存器需17位。
计算机组成原理第三章习题答案
(1)000000Q
因为指令的最高位为0，故 为直接寻址，EA=A。
指令中的形式地址为00Q ，因主存容量为215个单元，主 存地址共15位，所以 EA=00000Q。
2008.10
北京理工大学计算机科学技术学院
习题讲评
计算机组成原理
地址 内容 00000 100002 00001 046710 00002 054304 00003 100000 00004 102543 00005 100001 00006 063215 00007 077710 00010 100005
(2)若采用直接/间接寻址方式，将增加 了一位直接/间接标志，地址码部分为9位， 指令直接寻址的范围为29=0.5K字，指令可 寻址范围为整个主存空间216=64K字。
2008.10
北京理工大学计算机科学技术学院
习题讲评
计算机组成原理
16位Biblioteka OPZ＠/CZ/C A
6位
10位
(3)若采用页面寻址方式，将增加一位Z/C
如果单操作数指令也仅取1条，则无操
作数指令的数目还可以增多，但实现比较麻 烦。具体的条数：
216 – 212 – 26
其中212 为表示某条二地址指令占用的 编码数，26为表示某条单地址指令占用的编 码数。
2008.10
北京理工大学计算机科学技术学院
习题讲评
计算机组成原理
3-4 设某机为定长指令字结构，指令长度12位 ，每个地址码占3位，试提出一种分配方案 ，使该指令系统包含：4条三地址指令，8条 二地址指令，180条单地址指令。
011 了XX1X01～YY11Y1三Z个ZZ扩
100 000 展XX窗X口YYY 8条二地址指令
计算机组成原理第三章部分课后题答案（唐朔飞版）
计算机组成原理第三章部分课后题答案（唐朔飞版）3.2 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单元有何关系？总线分类方式：·按数据传送方式：并行传输总线、串行传输总线·按总线使用范围：计算机（包括外设）总线、测控总线、网络通信总线·按连接部件：片内总线、系统总线、通信总线系统总线：是指CPU、主存、I/O设备各大部件之间的信息传输线。
系统总线分类：·数据总线：用来传输各功能部件之间的数据信息，双向传输，位数与机器字长、存储字长有关·地址总线：主要用来指出数据总线上的源数据或目的数据在贮存单元的地址或I/O设备的地址，单向传输，位数与存储单元的个数有关，地址线为n根，则存储单元个数有2的n次方·控制总线：用来发出各种控制信号，对任一条控制线而言，为单向传输，对控制总线总体而言，可认为双向传输3.4 为什么要设置总线判优控制？常见的集中式总线控制有几种，各有何特点，哪种方式响应时间最快，哪种方式对电路故障最敏感？总线上的信息传送是由主设备启动的，若多个主设备同时要使用总线，则由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备使用总线。
集中式总线判优控制的三种方式·链式查询1、只需很少的几根线就能按一定优先次序实现总线控制2、很容易扩充设备3、对电路故障很敏感，且优先级别低的设备可能很难获得请求·计数器定时查询1、计数可以从0开始，此时一旦设备的优先次序被固定，设备的优先级就按0，1，2，…，n的顺序降序排列，且固定不变2、计数也可以从上一次计数的终止点开始，即是一中循环方法，此时设备使用总线的优先级相等3、计数器的初始值还可以有程序设置，故优先次序可任意改变·独立请求方式1、响应速度快2、优先次序灵活（通过程序改变）3、控制线数量多，总线控制更复杂3.5 解释概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期、总线的通信控制。
计算机组成原理第三章课后题参考答案.doc
第三章课后习题参考答案1．有一个具有 20 位地址和 32 位字长的存储器，问：（1）该存储器能存储多少个字节的信息（2）如果存储器由 512K×8位 SRAM芯片组成，需要多少芯片（3）需要多少位地址作芯片选择解：（ 1）∵ 2 20= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（ 1024K/512K）×（ 32/8 ）= 8 （片）（3）需要 1 位地址作为芯片选择。
3．用 16K×8位的 DRAM芯片组成 64K×32 位存储器，要求：(1)画出该存储器的组成逻辑框图。
(2)设 DRAM芯片存储体结构为 128 行，每行为 128×8 个存储元。
如单元刷新间隔不超过 2ms，存储器读 / 写周期为μS, CPU 在 1μS内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少解：（ 1）组成 64K×32 位存储器需存储芯片数为N=（64K/16K）×（ 32 位/8 位） =16（片）每 4 片组成 16K×32 位的存储区，有 A13-A0作为片内地址，用 A15 A14经 2：4 译码器产生片选信号，逻辑框图如下所示：（ 2）根据已知条件， CPU 在期为，如果采用集中刷新，有1us 内至少访存一次，而整个存储器的平均读64us 的死时间，肯定不行；/ 写周所以采用分散式刷新方式：设 16K×8位存储芯片的阵列结构为 128 行× 128 列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=(?s) 取存储周期的整数倍 ?s 的整数倍 )则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为 t MAXt MAX＝× 2－＝ ( μ S)对全部存储单元刷新一遍所需时间为t Rt R＝× 128=64 ( μS)4．有一个 1024K× 32 位的存储器，由128K× 8 位 DRAM芯片构成。
计算机组成原理 第三章 答案
第3章6 7 １１．设某机字长３２位，CPU 有３２个３２位的通用寄存器，设计一个能容纳６４种操作的单字长指令系统。
（１）如果是存储器间接寻址方式的寄存器－存储器型指令，能直接寻址的最大主存空间是多少？（２）如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少？解：因为计算机中共有６４条指令，所以操作码占６位；３２个通用寄存器，寄存器编号占５位；其余部分为地址码或标志位。
（１）如果是存储器间接寻址方式的寄存器－存储器型指令，操作码６位，寄存器编号５位，间址标志１位，地址码２０位，直接寻址的最大主存空间是２２０字。
（２）如果采用通用寄存器作为基址寄存器，EA ＝（Rb ）＋ A ，能直接寻址的最大主存空间是２３２字。
１２．已知某小型机字长为１６位，其双操作数指令的格式如下：０５６７８１５OP R A其中：OP 为操作码，R 为通用寄存器地址。
试说明下列各种情况下能访问的最大主存区域有多少机器字？（１） A 为立即数。
（２） A 为直接主存单元地址。
（３） A 为间接地址（非多重间址）。
（４） A 为变址寻址的形式地址，假定变址寄存器为R１（字长为１６位）。
解：（１）１个机器字。
（２）２５６个机器字。
（３）６５５３６个机器字。
（４）６５５３６个机器字。
１３．计算下列４条指令的有效地址（指令长度为１６位）。
（１）００００００Q（２）１０００００Q（３）１７０７１０Q（４）０１２３０５Q假定：上述４条指令均用八进制书写，指令的最左边是一位间址指示位＠（＠＝０，直接寻址；＠＝１，间接寻址），且具有多重间访功能；指令的最右边两位为形式地址；主存容量２１５单元，表３唱４为有关主存单元的内容（八进制）。
计算机组成原理教师用书6 8 表3唱4 习题13 的表格地址内容０００００１００００２００００１０４６７１０００００２０５４３０４００００３１０００００００００４１０２５４３００００５１００００１００００６０６３２１５００００７０７７７１００００１０１００００５解：（１）００００００Q因为指令的最高位为０，故为直接寻址，EA ＝A ＝０００００Q 。
计算机组成原理第三章答案
正确答案：A你选对了
解析： A、片内总线、系统总线和通信总线为按连接部件不同对总线的分类。存储总线为在单总线基础上又开辟出的一条CPU与主存之间的总线。
2单选(1分)
DMA总线用于___之间交换信息
得分/总分
A.
CPU与主存
B.
I/O设备间
得分/总分
A.
(1)是半互锁 (2)是不互锁 (3)是全互锁
B.
(1)是不互锁 (2)是半互锁 (3)是全互锁
1.00/1.00
C.
(1)是不互锁 (2)是全互锁 (3)是半互锁
D.
(1)是全互锁 (2)是不互锁 (3)是是半互锁
正确答案：B你选对了
得分/总分
A.
链式查询方式
B.
计时器定时查询方式
C.
都可以
D.
独立请求方式
1.00/1.00
正确答案：D你选对了
解析： D、链式查询方式和计时器定时查询方式其优先次序是固定的，设计时可以更改，设计完成后则不能更改。独立请求方式使用排队电路来判优，可通过编程来改变优先次序。
总线带宽
1.00/1.00
C.
信号线数
D.
总线复用
正确答案：B你选对了
解析： B、总线性能包括总线宽度、总线带宽、时钟同步/异步、总线复用、信号线数、总线控制方式及负载能力等。其中总线带宽衡量总线本身所能达到的最高传输速率。
5单选(1分)
以下几种总线判优控制方式中，响应速度快，优先次序控制灵活，但控制线数量多，总线控制更为复杂的是___
解析： A、有效数据为为8位，则比特率为1200*（8/11）=872.72bps
计算机组成原理3-7章作业答案
计算机组成原理3-7章作业答案(总6页)-本页仅作为预览文档封面，使用时请删除本页-第3章习题参考答案2.已知某64位机主存采用半导体存储器, 其地址码为26位, 若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间, 并选用内存条结构形式, 问；(1) 若每个内存条为16M ×64位, 共需几个内存条 (2) 每个内存条内共有多少DRAM 芯片(3) 主存共需多少DRAM 芯片 CPU 如何选择各内存条 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少 个RAM 芯片, 共有4个内存条, 故CPU 选择内存条用最高两位地址A24和A25通过2: 4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3.用16K ×8位的DRAM 芯片构成64K ×32位存储器, 要求: (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为μS, CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器, 需要用 个芯片, 其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0(D7、D8(D15.D16(D23和D24(D31, 其余同名引脚互连), 需要低14位地址(A0(A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0(A6引脚输入；然后再由4组进行存储器容量扩展, 用高两位地址A14.A15通过2: 4译码器实现4组中选择一组。
画出逻辑框图如下。
(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0RAS 1RAS 2RAS 3A 0~A 13A 14 A 15A 0~A 6A 0~A 6 A 0~A 6 A 0~A 6 WE WE2-4 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWERASRASRAS(2) 设刷新周期为2ms, 并设16K(8位的DRAM 结构是128(128(8存储阵列, 则对所有单元全部刷新一遍需要128次(每次刷新一行, 共128行)若采用集中式刷新, 则每2ms 中的最后128((s=64(s 为集中刷新时间, 不能进行正常读写, 即存在64(s 的死时间若采用分散式刷新, 则每1(s 只能访问一次主存, 而题目要求CPU 在1μS 内至少要访问一次, 也就是说访问主存的时间间隔越短越好, 故此方法也不是最适合的比较适合采用异步式刷新:采用异步刷新方式, 则两次刷新操作的最大时间间隔为 , 可取(s ；对全部存储单元刷新一遍所需的实际刷新时间为：(s(128=；采用这种方式, 每(s 中有(s 用于刷新, 其余的时间用于访存(大部分时间中1(s 可以访问两次内存)。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
白中英计算机组成原理第三章答案
4位
每块16B
Cache容量64KB 主存容量1MB
12位
4位
块内的字节地址需要4位
共包含4K行 Cache块号12位 主存地址20位
主存标记位20－12－4 = 4位
两个满足题目要求的主存地址： 0000 1001 0000 1110 0000 0001 1001 0000 1110 0000
D7 ~ D0 /WE
16K×8 RAM
D7 ~ D0 /WE
D7~D0 D15~D8 D23~D16 D31~D23
/WE
字扩展
/MREQ A15 A14
/G1 B A /Y0 /Y1 /Y2 /Y3
74LS139
A13~A0
A13~A0 /CS A13~A0 /CS A13~A0 /CS A13~A0 /CS
A14 A15 CS3 CS2 CS1 CS0 A13~A0
2:4 译 码 器
D 0 ~D /WE
7
位扩展
/CS
A13~A0
A13~A0 /CS A13~A0 /CS A13~A0 /CS A13~A0 /CS
16K×8 RAM
D7~D0 /WE
16K×8 RAM
D7~D0 /WE
16K×8 RAM
4位
7位
每块128字，假定主存以字进行组织 Cache由64个行组成，每组4行 Cache中共包含16组，需4位组号 主存包含4K个块 主存块号为12位
主存标记位有12－4=8位
直接映射下的主存地址格式如下： 主存标记 Cache行号
14、某机主存容量1MB，字长1B，块大小16B， Cache容量64KB，若Cache采用直接映射方 式，请给出2个不同标记的内存地址，它们映 射到同一个Cache行。
计算机组成原理第三章参考答案白中英主编
计算机组成原理第三章参考答案⽩中英主编第三章参考答案[1题] 设有⼀个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8的SRAM芯⽚组成，需要多少⽚？（3）需要多少地址作为芯⽚选择？[解]（1）该存储器能存储220×32=220×22×8=222×8=4MB（2）（1024K×32）/（512K×8）=（1024/512）×（32/8）=2×4=8（⽚）（3）需要1根地址线作为⽚选。
[2题]已知某64位机主存采⽤半导体存储器，其地址码为26位，若使⽤256K×16位的DRAM芯⽚组成该机允许的最⼤主存空间，并选⽤模板块结构形式，问：（1）若每个模板块为1024K×64位，共需要⼏个模板？（2）每个模板块共有多少⽚DRAM？（3）主存共需多少⽚DRAM？CPU如何选择各模块板？[解]：（1）２26×64=26×220×64=64M×64=（64×1024K）×64需要的板的块数=（64×1024K/1024K）×（64/64）=64（块）（2）每个模板需要的256K×16位的芯⽚数=（1024K/256K）×（64/16）=4×4=16（⽚）（3）每个主存需要64×16=1024（⽚）DRAM板内地址为A0～A19，每个板需要⼀个⽚选，共需64个选择信号，所以⽤6-64译码器，即A20～A25作为译码地址线输⼊，产⽣64个板选信号。
[3题]⽤16K×8位的DRAM芯⽚构成64K×32位存储器，要求：（1）画出该存储器的组成逻辑图。
（2）设存储器读/写周期为0.5µs，CPU在1µs内⾄少要访问内存⼀次，试问采⽤哪种刷新⽅式⽐较合理？两次刷新最⼤时间间隔是多少？全部刷新⼀遍所需要的实际刷新时间是多少？（1）（64K×32）/（16K×8）=（64K/16K）×（32/8）=4（组容量扩展）×4（⽚堆叠）（2）CPU要1µ内访问内存⼀次（频繁）整个存储器的平均读写与单个存储芯⽚的读写周期差不多，采⽤异步刷新⽅式⽐较合适。
计算机组成原理第3章习题参考答案解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。
单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。
无操作数指令的最大指令数：216一212一26。
其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
6．指令中地址码的位数与直接访问的主存容量和最小寻址单位有什么关系?解：主存容量越大，所需的地址码位数就越长。
对于相同容量来说，最小寻址单位越小，地址码的位数就越长。
7．试比较间接寻址和寄存器间址。
解：间接寻址方式的有效地址在主存中，操作数也在主存中；寄存器间址方式的有效地址在寄存器中，操作数在主存中。
所以间接寻址比较慢。
8．试比较基址寻址和变址寻址。
解：基址寻址和变址寻址在形成有效地址时所用的算法是相同的，但是它们两者实际上是有区别的。
一般来说，变址寻址中变址寄存器提供修改量(可变的)，而指令中提供基准值(固定的)；基址寻址中基址寄存器提供基准值(固定的)，而指令中提供位移量(可变的)。
这两种寻址方式应用的场合也不同，变址寻址是面向用户的，用于访问字符串、向量和数组等成批数据；而基址寻址面向系统，主要用于逻辑地址和物理地址的变换，用以解决程序在主存中的再定位和扩大寻址空间等问题。
在某些大型机中，基址寄存器只能由特权指令来管理，用户指令无权操作和修改。
9．某机字长为16位，主存容量为64K字，采用单字长单地址指令，共有50条指令。
若有直接寻址、间接寻址：变址寻址、相对寻址四种寻址方式，试设计其指令格式。
解：操作码6位，寻址方式2位，地址码8位。
10．某机字长为16位，主存容量为64K字，指令格式为单字长单地址，共有64条指令。
试说明：(1)若只采用直接寻址方式，指令能访问多少主存单元?(2)为扩充指令的寻址范围，可采用直接／间接寻址方式，若只增加一位直接／间接标志，指令可寻址范围为多少?指令直接寻址的范围为多少?(3)采用页面寻址方式，若只增加一位z／c(零页／现行页)标志，指令寻址范围为多少?指令直接寻址范围为多少?(4)采用(2)、(3)两种方式结合，指令的寻址范围为多少?指令直接寻址范围为多少?解：因为计算机中共有64条指令，所以操作码占6位，其余部分为地址码或标志位。
(1)若只采用直接寻址方式，地址码部分为10位，指令能访问的主存单元数为210=1K 字。
(2)若采用直接／间接寻址方式，将增加了一位直接／间接标志，地址码部分为9位，指令直接寻址的范围为29=0．5K字，指令可寻址范围为整个主存空间216=64K字。
(3)若采用页面寻址方式，将增加一位z／c(零页／现行页)标志，所以指令直接寻址范围仍为29=0．5K字，指令寻址范围仍为216=64K字。
(4)此时将需要@和z／c两个标志位，所以指令直接寻址范围为28=0．25K字，指令寻址范围仍为216=64K字。
11．设某机字长32位，CPU有32个32位的通用寄存器，设计一个能容纳的单字长指令系统。
(1)如果是存储器间接寻址方式的寄存器一存储器型指令，能直接寻址的空间是多少?(2)如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少?解：因为计算机中共有64条指令，所以操作码占6位；32个通用寄存器，寄存器编号占5位；其余部分为地址码或标志位。
(1)如果是存储器间接寻址方式的寄存器一存储器型指令，操作码6位，寄存器编号5位，间址标志1位，地址码20位，直接寻址的最大主存空间是220字。
(2)如果采用通用寄存器作为基址寄存器，EA=(Rb)+A，能直接寻址的最大主存空间是232字。
12．已知某小型机字长为16位，其双操作数指令的格式如下：其中：OP为操作码，R为通用寄存器地址。
试说明下列各种情况下能访问的最大主存区域有多少机器字?(1)A为立即数。
(2)A为直接主存单元地址。
(3)A为间接地址(非多重间址)(4)A为变址寻址的形式地址，假定变址寄存器为R1(字长为16位)。
解： (1)1个机器字。
(2)256个机器字。
(3)65536个机器字。
(4)65536个机器字。
13．计算下列4条指令的有效地址(指令长度为16位)。
(1)000000Q(2)l00000Q(3)170710Q(4)012305Q假定：上述4条指令均用八进制书写，指令的最左边是一位间址指示位@(@=O，直接寻址；@=1，间接寻址)，且具有多重间访功能；指令的最右边两位为形式地址；主存容量215单元，下表为有关主存单元的内容(八进制)。
解：(1)000000Q因为指令的最高位为0，故为直接寻址，EA=A=00000Q。
(2)100000Q因为指令的最高位为1，故指令为间接寻址。
(00000)=100002，最高位仍为1，继续间接寻址，(00002)=054304，其最高位为0，表示已经找到有效地址，EA=54304Q。
(3)170710Q因为指令的最高位为1，故指令为间接寻址。
(00010)=100005，最高位仍为1，继续间接寻址。
(00005)=100001，最高位仍为1，继续间接寻址。
(00001)=046710，其最高位为0，表示已找到有效地址，EA=46710Q。
(4)012305Q因为指令的最高位为0，故为直接寻址，EA=A=00005Q。
14．假定某机的指令格式如下：其中：Bitll=1：间接寻址；Bit8=1：变址寄存器I1寻址；Bit7=1：变址寄存器I2寻址；Bit6(零页／现行页寻址)：Z／C=0，表示O页面；Z／C=1，表示现行页面，即指令所在页面。
若主存容量为212个存储单元，分为26个页面，每个页面有26个字。
设有关寄存器的内容为 (PC)=0340Q (11)=11llQ (12)=0256Q试计算下列指令的有效地址。
(1)1046Q(2)2433Q(3)32150(4)1111Q解：(1)1046Q=001 000 100 110因为4个标志位均为0，故为直接寻址，EA=A=0046Q。
(2)2433Q一010 100 011 011因为Bit8(I1)=1，故为变址寄存器1寻址，EA=(I1)+A=1111+33=1144Q。
(3)3215Q=011 010 001 101因为Bit7(I2)=1，故为变址寄存器2寻址，EA=(I2)+A=0256+15=0273Q。
(4)111lQ一001 001 001 001因为Bit6(z／C)=1，故为当前页寻址，EA=(PC)H∥A=03∥11=0311Q。
15．假定指令格式如下：，其中：D／I为直接／间接寻址标志，D／I=0表示直接寻址，D／I=1表示间接寻址。
其余标志位同题14说明。
若主存容量为216个存储单元，分为28个页面，每个页面有28个字。
设有关寄存器的内容为(I1)=002543Q (I2)=063215Q (PC)=004350Q试计算下列指令的有效地址。
(1)152301Q(2)074013Q(3)161123Q(4)140011Q解：(1) 152301Q =1 101 010 011 000 001因为Bit10(I2)=1，故为变址寄存器2寻址，EA=(I2)+A=063215+301=063516Q。
(2) 074013Q=0 111 100 000 001 011因为Bit11(I1)=1，故为变址寄存器1寻址，EA=(I1)+A=002543+013=002556Q。
(3) 161123Q=1 110 001 001 010 011因为Bit9(z／C)=1，故为当前页寻址，EA=(PC)∥A=994123Q。
(4)140011Q=1 100 000 000 001 001因为4个标志位均为O，故为直接寻址，EA=A=000011Q。
16．举例说明哪几种寻址方式除去取指令以外不访问存储器?哪几种寻址方式除去取指令外只需访问一次存储器？?完成什么样的指令，包括取指令在内共访问4次存储器?解：除去取指令外不访问存储器：立即寻址，寄存器寻址。
除去取指令外只需访问一次存储器：直接寻址，寄存器间接寻址，变址寻址，基址寻址，相对寻址，页面寻址。
二级间接寻址包括取指令在内共访问4次存储器。
17．设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示，假设当前转移指令第一字节所在的地址为2000H，且CPU每取一个字节便自动完成(PC)+1一PC的操作。
试问当执行JMP*+8和JMP*一9指令(*为相对寻址特征)时，转移指令第二字节的内容各为多少?转移的目的地址各是什么?解：转移指令第二字节的内容分别为：00001000(+8)，11110111(一9)转移的目的地址分别为：200AH，1FF9H。