差分线布线规则设置

合集下载

pads差分对规则

pads差分对规则
Pads差分对规则是指Pads软件在进行PCB布局设计过程中，需要针对差分信号进行规则约束，以确保信号的可靠传输和抗干扰能力。

在进行差分对布线时，需要注意以下几个规则：
1.差分信号直线部分要保持一定的间距，通常要求在5-10mil之间。

2.差分信号走曲线部分要尽量保持同步，并且两条信号之间的间距要保持一定距离，以减少串扰的影响。

3.差分对必须保持相对位置，即两条信号的走线路径必须保持相对位置，不允许交叉走线或者更改差分信号的角度。

4.差分对的连接端必须保持对称性，即连接差分对的两个端点必须保持对称布局，以确保差分信号的相位一致性。

5.差分信号走线顺序要保持一致，即两个端点之间的路径要按照同样的顺序进行走线，不可以反向走线，否则会影响信号传输质量。

总之，差分对规则在PCB设计中非常重要，能够有效提高差分信号的
传输质量和抗干扰能力。

设计师在进行PCB布局设计过程中，必须认真遵循差分对规则，保证设计质量和可靠性。

差分信号走线原则

设计规则1我们处理差分信号的第一个规则是：走线必须等长。

有人激烈地反对这条规则。

通常他们的争论的基础包括了信号时序。

他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。

根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。

并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。

问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。

与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。

将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。

因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。

差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。

但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。

同时假设走线长度完全相等，信号严格大小相等且极性相反。

因此，没有通过地的返回电流。

但是，尽管如此，平面层上存在一个感应电流！任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。

这种机制与串扰的机制完全相同。

这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。

因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。

但这不是返回电流。

所有的返回电流已经抵消了。

因此，这纯粹是平面上的耦合噪声。

问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？记住，我们有两根走线，其信号大小相等极性相反。

其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。

Altium Design 中差分走线的设置

Altium Design中差分走线的设置1、在原理图中，将要设置的差分对的网络名称的前缀取相同的名字，在前缀后面加后缀分别为_N和_P，并且加上差分对指示。

具体操作如下：2、在原理图界面下，单击Place>>Directives>>Differential Pair，鼠标上就会出现差分对指示标志，分别给差分对的两根线都加上差分对指示符，并命名，如图1所示。

图13、将差分信息加载到PCB文件，并定义用户需要的差分布线规则。

如在PCB文件中的右下角，选择PCB>>PCB，打开PCB面板，在PCB界面左边会出现PCB窗口，如图2所示。

在第一个红色框中选中Differential Pairs Editor，在第二个红色框中选中All Differential Pairs，即所有的差分对都加载在第三个红色框中。

图24、规则设置，如在图2中选择INSC网络，单击第四个红色框中的Rule Wizard按钮，进入Differential Pairs Rule Wizard 界面，单击Next，进入参数设置界面，可以选择输入的各种参数，如图3所示。

Prefix是设置某对差分对的前缀，这里选择了INSC，其次就是设置差分线匹配长度，三是设置差分线的线宽，最后是设置差分线之间的间距。

图35、单击Next，出现如图4所示界面，该界面是设置线宽的，若需要阻抗匹配，可以选择图4红色框栏，黄色框中设置阻抗值。

图46、单击Next，出现如图5所示界面，该界面是设置匹配长度的。

图57、单击Next，出现如图6所示界面，该界面是设置差分线之间的间距的。

图68、单击Next，得到所设置的参数如图7所示。

若不满意现在设置的参数，按Back返回，重新设置，满意则单击Finish。

图79、回到PCB布局界面，单击鼠标右键，选择Interactive Differential Pair Routing进行差分布线，将鼠标放在差分线的其中一个焊盘上，单击鼠标左键，拖动鼠标，另一条差分线将随其对称走线或平行走线。

allegro差分布线知识

Doc Scope : Cadence Allegro 15.x Doc Number : SFTCA06001Author :SOFERCreate Date :2005-5-30Rev :1.00Allegro 15.x差分线布线规则设置文档内容介绍：1.文档背景 (3)2.Differential Pair信号介绍 (3)3.如何在Allegro中定义Differential Pair属性 (4)4.怎样设定Differential Pair在不同层面控制不同线宽与间距 (8)5.怎样设定Differential Pair对与对之间的间距 (11)1.文档背景a)差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。

b)差分线一般都需要做阻抗控制，特别是要在多层板中做的各层的差分走线阻抗都一样，这个一点要在设计时计算控制，否则仅让PCB板厂进行调整是非常麻烦的事情，很多情况板厂都没有办法调整到所需的阻抗。

c)Allegro版本升级为15.x后，差分线的规则设定与之前版本有很大的改变。

虽然Allegro15.0版本已经发布很长时间了，但是还是有很多人对新版本的差分线规则设置不是很清楚。

2.Differential Pair信号介绍差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。

何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。

而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

allegro差分线设置规则

allegro差分线设置规则Allegro差分线设置规则引言：Allegro差分线是一种常用的信号传输方式，在电路设计中起到了重要的作用。

本文将探讨Allegro差分线设置规则，从理论和实践角度介绍如何正确地设置Allegro差分线以保证信号传输的准确性和稳定性。

一、什么是Allegro差分线？Allegro差分线是一种差分信号传输方式，通过同时传输正负两个信号来降低干扰和提高信号的抗噪声能力。

差分信号在信号线上的电压差被解读为二进制信号，从而实现数据传输。

Allegro差分线广泛应用于高速数据传输、音频信号传输等领域。

二、设置规则1. 差分线对称布局：为了减小差分信号间的电磁干扰，差分线应该尽量保持对称布局。

在PCB设计中，可以通过布局对称的方式将差分信号线放置在相邻的层上，并且保持相同的长度和宽度，以确保信号的平衡传输。

2. 差分线长度匹配：差分线的长度差异会导致信号的相位差，从而影响信号的准确性和稳定性。

因此，在布线过程中，应尽量使差分线的长度保持一致，以确保信号的同步传输。

3. 差分线与其他信号线的间隔：为了避免干扰，差分线应与其他信号线保持一定的间隔。

特别是与高频信号线、时钟线等应尽量保持一定的距离，以减小相互之间的电磁干扰。

4. 差分线与地线的间隔：差分线与地线之间的间隔也需要特别注意。

过大的间隔会增加信号线的阻抗，影响信号的传输质量；而过小的间隔则容易导致信号与地线之间的串扰干扰。

因此，在实际设计中，应根据具体情况合理设置差分线与地线的间隔。

5. 差分线的屏蔽与接地：为了进一步降低差分线的干扰，可以采用屏蔽措施。

常见的做法是在差分线周围设置屏蔽层，并将屏蔽层接地，以消除外部电磁干扰对信号的影响。

6. 差分线的阻抗匹配：差分线的阻抗匹配是保证信号传输质量的关键。

在设计中，应根据差分线的特性和设计要求，选择合适的阻抗值。

常见的阻抗匹配方式有微带线和差分对线，设计时需要注意保持差分线的阻抗匹配。

差分线的两条线同时执行蛇形走线的方法

差分线的两条线同时执行蛇形走线的方法差分线是一种在电子设计中常用的布线方式。

它通过在电路板上布置两条平行且间距相等的线路，利用差分信号传输来减少干扰和噪音。

为了使差分线布线更加紧凑和高效，可以采用蛇形走线的方法。

蛇形走线是指差分线路按照一定的模式以曲线的形式布线，而不是直线。

这种布线方式可以更好地利用电路板的空间，减少信号之间的干扰。

为了同时执行蛇形走线，可以采用以下方法：1. 划分区域：首先，将电路板划分为若干个区域。

每个区域可以容纳一段蛇形走线。

2. 规划走线路径：为每个区域规划蛇形走线的路径。

可以在旁边的空白区域或未布线区域以平行且间距相等的方式布置两条差分线路。

3. 确定起始点和终止点：确定蛇形走线的起始点和终止点。

起始点通常是电路板上的信号源或目标点。

4. 按照蛇形模式布线：从起始点开始，按照蛇形的模式进行布线。

可以在每个区域中先沿一条线路进行布线，再返回到起点以另外一条线路进行布线。

5. 考虑交叉布线：在平行布线的过程中，可能会遇到需要交叉布线的情况。

在交叉布线时，要确保两条差分线之间保持较大的间距，以确保信号的完整性和减少干扰。

需要注意的是，在进行蛇形走线布线时，要遵循差分线的设计规范和布线准则。

确保差分线的长度、间距和走线路径都符合设计要求，以提高信号的传输质量和可靠性。

总之，差分线的两条线同时执行蛇形走线的方法可以通过划分区域、规划走线路径、确定起始点和终止点、按照蛇形模式布线和考虑交叉布线来实现。

这种布线方式能够提高电路板空间利用率，并减少信号干扰，从而提高电路的性能和可靠性。

AD PCB中差分走线的设置

Altium Designer PCB中差分线的设置与布线
原创：Jimmy
转载请注明出处
引言：
精通一门CAD设计软件是衡量一个优秀PCB工程师的标准之一。

编写本教程的目的在于帮助刚接触Altium Designer的工程师更加了解此软件的使用。

操作步骤：
1,已经成功导入网表后的PCB文件，在Altium Designer界面的右下角【PCB】图标选择“PCB”
2,此时出现【DifferentialPairs Editor】对话框，单击【Add】命令,添加差分信号232RX1和232TX1
并将此差分对组命名为：232_DifferentialPair1
3，单击【Rule Wizard】命令，进入差分对各种参数设置，如线宽和间距。

4，设置好的界面如下图：
5，差分对走线。

执行【Place】/【Differential Pair Routing】,进行差分对布线。

单击差分对网络的两个相邻焊盘，然后移动鼠标，就会看到对应的另一走线也会跟随着一起平行走线。

如需要换层，可同时按下键盘的CTRL+SHIRT并且转动鼠标滚轮。

效果如下图：
欢迎交流！
专业PCB Layout，SI仿真技术论坛。

差分信号线定义及布线

电路板设计中差分信号线布线的优点和布线策略布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。

众所周知，信号存在沿信号线或者PCB线下面传输的特性，即便我们可能并不熟悉单端模式布线策略，单端这个术语将信号的这种传输特性与差模和共模种信号传输方式区别开来，后面这两种信号传输方式通常更为复杂。

差分和共模方式差模信号通过一对信号线来传输。

一个信号线上传输我们通常所理解的信号；另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。

差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。

单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。

差分信号中的每一个信号都要通过地电路来返回。

由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成分。

共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。

对这个概念的理解并不直观，因为很难想象如何产生这样的信号。

这主要是因为通常我们并不生成共模信号的缘故。

共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪声信号。

共模信号几乎总是“有害的”，许多设计规则就是专为预防共模信号出现而设计的。

差分信号线的布线通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线1这样的信号线时更是如此。

这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。

在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。

这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。

差分对布线实现等长的方法和步骤

孔设置
在高密度板子布线中，采用埋盲孔技术可以有效的增加布线空间和提高布通率。Altium Designer 6中，埋盲孔的设置是通过设定钻孔对来实现的。在PCB编辑界面下，选择菜单Design\Layer Stack Manager，就会出现下图的对话框。在这个对话框中我们可以设置板子的信号层、电源层、中间介电层的厚度和层叠关系。我们还可以设置中间介电层的介电常数。此外，我们还可以设置钻孔对，即允许相互之间钻孔的层对关系。如果从顶层或底层钻孔到中间层，就叫做埋孔；在两个中间层之间钻孔，就叫做盲孔。
我们点击窗口右下角的“PCB”，并且选择“PCB”来打开PCB窗口。在PCB窗口的下拉菜单中选择“Differential Pairs Editor”，然后选择“Designator”窗口中用“Ctrl+A”命令选中所有的差分对信号。点击“Rule Wizard”，“Differential Pair Rule Wizard”窗口就会弹出来。
接下来运行“Tools\Equalize Net Length”命令，对上述已经布好的线段做等长补偿。等长补偿的形式有三种900角、450角和圆弧。一般选择900角比较好，因为这种方式方便我们对线的长度做些微调。
然后我们选择“Place\Differential Pair Routing”命令来完成差分对的布线。我们用“Shift+H”打开悬浮窗，鼠标所指的网络的布线长度会显示在悬浮窗中。我们察看差分对的两个网络的布线长度，并计算它们的长度差是否符合要求。如果不符合要求，我们可以根据长度差来微调某个网络的长度来达到等长要求。
我们根据向导指示可以分别设定与差分对布线相关的差分对的走线宽度、等长和布线间距等规则。
三、差分对布线及实现等长的方法
具有差分对信号的芯片一般是多管脚期间，首先要根据布线要求或者走线需要将差分对信号扇出到布线层。然后，走出一段距离地线并且注意这段线的周围有足够的空间来增加等长补偿。对差分对信号的两端的芯片，都要作上述操作。

差分信号走线原则

差分信号走线原则1.差分对称原则：差分信号的两个互补信号线应该尽量保持对称布局，即尽量保证它们的长度、角度和距离等参数保持一致，以减小相互间的串扰和不平衡。

2.信号走线尽量直线化：为了减小差分信号中的串扰和延迟，两根差分信号线应尽量直接相连，避免“S”型曲线或任何形式的弯曲。

3.差分信号线的相互距离保持一致：为了减小差分信号中的共模干扰，应保证差分信号线的相互距离尽量一致。

一般情况下，两根差分信号线中心线之间的距离应保持在一定范围内，通常为3～5倍的线宽。

4.减小与其他信号线的交叉：差分信号线与其他信号线的交叉会引入串扰和相互耦合，因此应尽量避免与其他信号线的交叉。

如果无法避免，可以采取交错布线的方式，即将差分信号线连续布置在其他信号线之间，以此减小相互间的干扰。

5.差分信号线的终端匹配：为了保持差分信号线的信号完整性，应在其终端中加入匹配电阻，使信号在两个终端之间得到正确的阻抗匹配，减小信号反射和折射。

6.地引线的布线原则：差分信号线的地引线应尽量保持对称布线，即两个地引线的长度、位置和走向应尽量一致，以减小共模噪声引入。

除了以上的差分信号走线原则，还应注意以下一些细节：1.差分信号线的宽度：差分信号线的宽度应根据设计要求和制造工艺来确定，通常宽度越大，差分信号线的阻抗越低，传输性能越好。

2.差分信号线的层次选择：在多层板设计中，应尽量选择内层板进行差分信号的布线，以减小与外部信号线的干扰。

3.差分信号线的地与电源引线：差分信号线的地引线和电源引线应尽量靠近差分信号线布线，以减小相互间的串扰。

总之，差分信号走线原则可以帮助设计者减小差分信号中的串扰、共模噪声和延迟等问题，提高高速差分信号系统的传输性能和抗干扰能力。

在实际设计中，还需要考虑具体的应用场景和设计要求，灵活应用这些原则，以达到最佳的设计效果。

差分线布线规则设置

差分线布线规则设置1.差分线对称性：差分线两侧的引脚和电路元件布局应保持对称。

这可以减少差分线之间的不对称模式耦合和电磁辐射。

2.差分线长度匹配：差分线的长度应保持匹配，以确保同时到达终端。

如果差分线长度不匹配，会产生时间延迟不一致，降低信号完整性。

3.差分线宽度和间距：差分线的宽度和间距应根据设计要求和信号速度来选择。

宽度和间距的选择会影响差分线的阻抗匹配和互联层与控制层之间的电场耦合。

4.反噪声短接：差分线的末端应通过反噪声短接到地，以减少终端反射和信号回波。

这可以通过添加电容、电阻和电感等元件来实现。

5.差分阻抗控制：差分线的阻抗应根据设计要求来控制。

为了保持阻抗匹配，可以通过调整差分线的宽度、间距和布线层的厚度来实现。

6.弯曲和过渡：差分线在转弯和过渡区域需要遵循一定的规则。

弯曲半径应足够大，以减少信号的损失和失真。

过渡区域应尽可能短，并使用过渡导线来平滑过渡。

7.差分线与其他线的保持距离：差分线与其他线（如功率线和时钟线）之间应保持一定的距离，以减少互相之间的电磁干扰。

8.差分线与地线的布局：差分线和地线之间应尽可能保持平行，并且在布局上应注意避免高频回路的闭合路径，以减少环路电流。

9.差分线层选择：在多层电路板设计中，差分线的布局有多种选择。

差分线应尽量选用内层布线，以减少对外界的电磁辐射和抗干扰能力的提高。

10.差分线屏蔽：在一些特殊的应用中，如高速信号传输，可以考虑在差分线上添加屏蔽层或屏蔽罩，以进一步减少电磁干扰和提高信号完整性。

在进行差分线布线时，可以借助专业的电路板设计软件，如Altium Designer、Cadence Allegro等，来自动生成差分线布线规则。

这些软件通常提供了丰富的设置选项和规则检查功能，可以帮助设计工程师进行布线规则设置和布线优化。

差分信号及设计规则

差分信号及设计规则差分信号是一种常用的传输信号方式，在电子电路设计中经常会遇到。

差分信号所谓差，是指信号以两个正交的波形同时传输，通过差分方式来传输信息，而不是使用单一的信号线。

差分信号的优势在于其抗干扰能力强、传输距离远、传输速率高等特点，因此在高速数据传输、模拟信号传输以及消除共模干扰等方面都有广泛应用。

设计差分信号电路时，需要遵循一些设计规则，以确保信号的传输质量和可靠性。

首先，差分信号的设计规则包括信号的源和负载的匹配。

在差分信号传输过程中，源端和负载端的阻抗要相等，这样才能实现差分信号的完美传输。

此外，差分信号的信号源和信号负载的共模电容要保持匹配，这样可以减小共模干扰的产生。

其次，差分信号电路的耦合电容要合理选择。

对于差分信号电路中的耦合电容，应根据传输速率和信号的频率范围选择合适的数值。

耦合电容的数值太小会导致信号衰减，而数值太大则会影响信号的传输速率。

此外，差分信号电路的布线也需要注意一些规则。

布线的时候应将差分信号线路尽量排列在一起，保持同样长度，以减小差分信号之间的相位差。

同时，布线过程中需要注意距离差分信号线路的其他信号线的距离，以防止干扰信号对差分信号的影响。

另外一个重要的设计规则是差分信号线路的终端匹配。

差分信号线路上的终端需要匹配差分信号的阻抗，通常我们使用差分线路终端匹配电路或者差分传输线终端电阻来实现阻抗匹配。

阻抗的不匹配会导致信号的反射和衰减，影响差分信号的传输质量。

此外，差分信号电路中还需要注意信号的功率管理。

差分信号的功率要适中，过小会导致信号的衰减和噪声的影响，过大则会增加功耗和系统的热量。

因此，在设计差分信号电路时需要合理选择功率，以满足设计要求。

最后，差分信号电路的地与电源的布局也需要特别关注。

地与电源的布局应尽量分离，避免共模干扰。

尤其是在高速传输系统中，将差分信号电路与模拟电路、数字电路、高频电路等进行分离布局可以最大程度地减小共模噪声。

综上所述，差分信号的设计规则对于差分信号传输质量和可靠性至关重要。

Protel 6.5功能之差分布线,总线布线和管脚交换

1、差分布线功能差分布线是经常会使用到布线功能，可以有效地减少信号之间的干扰。

差分布线时要尽量保持两根差分信号线等长，使用Protel 6.5中的差分布线功能可以很好的保证信号线的等长，具体使用方法如下：差分布线可以通过设置原理图中的差分对实现，也可以直接在PCB图中直接选择。

在原理图中首先要设置差分信号对，如下图所示。

选择(Place »Directive)中的Differential Pair ，出现红色差分标志，将需要定义的差分信号进行标记，但后缀必须是_P(表示+)和_N(表示-)，然后通过原理图与PCB同步器，将PCB中的差分信号使能。

在PCB图中，差分信号对在PCB导航栏中定义，如图所示。

选择Differential Pairs Editor，点击Add按钮，出现选择相应的差分对信号，使能PCB中的信号线。

选择差分布线即可实现等长的差分布线，如图所示。

2、总线式布线在芯片的连线关系中，经常会使用到大量的数据、地址总线。

如何快捷方便的实现多根并行总线布线，同时达到多根数据地址线的共同走线。

这里可以使用6.5提供的总线式布线方式，如图所示。

首先，按住Shift键将需要布线的管脚全部选中，然后选择总线式布线命令(Place »Multiple T races)，选择其中任意已选中的管脚，向外拉即可实现。

3、管脚交换功能芯片的管脚交换功能为布线提供了方便，使得布线更加合理，更容易出线。

尤其当今大量使用的BGA封装，使得芯片内部的走线变得很困难，采用管脚交换功能，使得连线不易交叉，更容易走出来。

主要会用于FPGA的管脚交换。

具体操作如下。

首先要将需要进行管脚交换的芯片使能。

如图所示，选择管脚交换命令，进行配置。

然后使能需要交换的芯片组，如图所示。

确定之后，便可以进行管脚交换了。

可以选择自动交换功能，也可以使用手动交换。

此时所有能够交换的管脚都会以高亮的形式显示，根据需要进行管脚交换，实现布线的最优配置。

AD差分信号走线规则

Altium designer软件中如何画差分信号线对?快捷键P-M在PCB中定义差分对在PCB面板中选择Differential Pairs Editor模式并点击Add按钮。

在弹出的Differential Pair对话框中，在现有的网络中选择正极和负极网络，并对差分对进行命名后点击OK。

Quickly create pairs from the named nets.同样可以通过网络名称进行差分对的定义，对于一个差分对，其名称有相同的前辍，并以不同的后辍作区分，如TX0_P或TX0_N。

在PCB面板中点击Create From Nets按钮打开Create Differential Pairs From Nets对话框。

在对话框顶部使用过滤器从现存的网络中筛选出差分对。

如图所示为对电路板上以“_P”或“_N”结尾的网络名称进行筛选。

适用的设计规则对差分对进行布线，必先在PCB Rules和Constraints Editor对话框（在Design>>Rules 中调出）中的三项设计规则进行配置，分别是：Routing Width -定义了差分对线路的宽度，线路宽度可以是实际的物理宽度或根据用户定义的特征阻抗自动计算而得。

把规则的范围设置到差分对的目标器件上，如*InDifferentialPair*。

Differential Pairs Routing -定义了差分网络线路的间距和解耦合长度（当间隔宽度大于Max Gap的设置值时成对的走线将失去耦合）。

把规则的范围设置到差分对的目标器件上，如*IsDifferentialPair*。

Electrical Clearance -定义了各个器件包括相同的网络和不同的网络（焊盘与焊盘间，焊盘与线路间）的间距。

把规则的范围设置到差分对的目标器件上，如*InDifferentialPair*。

差分对线路的长度可以通过Interactive Diff Pair Length Tuning（在Tools菜单中）功能进行调整。

差分线的走线要求

中心议题：差分信号介绍差分信号线的布线差分信号的优势解决方案：差分线对中的两个PCB线完全一致高速设计规则通常也都适用于差分信号的布线布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。

差分和共模方式差模信号通过一对信号线来传输。

一个信号线上传输我们通常所理解的信号；另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。

差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。

单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。

差分信号中的每一个信号都要通过地电路来返回。

由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成分。

共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。

对这个概念的理解并不直观，因为很难想象如何产生这样的信号。

这主要是因为通常我们并不生成共模信号的缘故。

共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪声信号。

共模信号几乎总是“有害的”，许多设计规则就是专为预防共模信号出现而设计的。

差分信号线的布线通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线这样的信号线时更是如此。

这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。

在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。

差分布线规则

差分布线规则差分布线规则是一种用于管理工程项目延误的方法，它可以帮助项目管理人员及时发现问题，及时做出调整，从而避免项目被延误。

差分布线规则的应用非常广泛，它适用于所有项目类型。

无论是建筑工程、软件开发还是生产制造，只要是一个需要计划与控制的项目都可以使用差分布线规则。

实际上，差分布线规则已经成为项目管理领域的一个标准方法。

那么，究竟什么是差分布线呢？简单来说，差分布线是一条直线，通常用于表示一个工程项目的进度计划。

它是由两个部分组成的，一个是基准线，也就是预计完成时间的直线；另一个是实际线，即实际完成时间的直线。

当这两条直线有明显的偏离时，就会形成一个差分布线。

那么，在实际应用中，如何判断差分布线是否超过了控制界限呢？这时候，就需要使用“规则”了。

差分布线的规则通常有以下几个：1. 差分布线在基准线的上方或下方的持续时间超过3个报告周期。

2. 差分布线的长度超过了预定的长度，通常情况下是3个报告周期。

3. 进度差异已经达到了预设的门槛，通常是10%或20%。

当差分布线超过了控制限制，就需要进行相应的措施了。

这时候，项目管理人员需要检查工作计划，确认问题的准确性，并确定新的完成时间表。

如果问题非常严重，可能需要更改工程的进程或重新设计进度计划。

不管什么情况，重要的是及时采取措施，确保项目能够按时完成。

总的来说，差分布线规则是一个非常有效的管理工程项目的方法。

通过对进度差异和工作计划的不断监控，可以及时发现问题并采取相应的措施，从而确保项目能够顺利进行。

对于项目管理人员来说，掌握差分布线规则是非常重要的，它不仅能帮助你更好地管理项目，还能帮助你成为一个更好的项目管理者。

差分对布线_Cadence

c)Allegro版本升级为15.x后，差分线的规则设定与之前版本有很大的改变。

虽然Allegro15.0版本已经发布很长时间了，但是还是有很多人对新版本的差分线规则设置不是很清楚。

何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。

而承载差分信号的那一对走线就称为差分走线。