南京理工大学电工电子综合实验II

南京理工大学

电子电工

综合实验II

2015/10/02

一、实验要求

实现从00′00″到59′59″的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。 二、实验内容

1.应用CD4511BCD 码译码器、LED 双字共阴显示器、300Ω限流电阻设计、安装调试四位BCD 译码显示电路实现译码显示功能。

2.应用NE555时基电路、3k Ω、1k Ω电阻、0.047μF 电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率 f 1=1Hz f 2=2 Hz f 3≈500 Hz f 4≈1000 Hz ）。

3.应用CD4518BCD 码计数器、门电路设计、安装、实现00′00″——59′59″时钟加法计数器电路。

4.应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时f 2=2H Z ）。设计安装任意时刻清零电路。

5.应用门电路设计、安装、调试报时电路59′53″， 59′55″，59′57″低声报时（频率f 3≈500Hz ），59′59″高声报时（频率f 4≈1000Hz ），整点报时电路，233"59'59"55'5959'53"H f f f ⋅+⋅+⋅=。 三、实验元件清单

1、 集成电路：

NE555

1片 (多谐振荡) CD4040 1片 （分频）

CD4518 2片 （8421BCD 码十进制计数器） CD4511 4片 （译码器） 74LS00 3片 （与非门） 74LS20 1片 （4输入与非门） 74LS21 2片 （4输入与门） 74LS74

1片

（D 触发器）

2、 电阻：

1K Ω 1只 3K Ω 1只 330Ω

28只

3、 电容：

0.047uf

1只

4、 共阴极双字屏显示器两块。

四、实验器件引脚图及功能表 1.NE555

(1)引脚布局图：

1

23

4

5

67

8NE555Vcc

D

TH CO

GND TR OUT RD

（2）逻辑功能表：

2.CD4040

（1）引脚布局图：

123456

1615141312117

8910CD4040

V DD

Q 11Q 10Q 8Q 9CR CP Q 1

Q 12Q 6Q 5Q 7Q 4Q 3Q 2Vss

（2）逻辑功能说明：

CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路 中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。

引脚图如图3所示，其中V DD 为电源输入端，V SS 为接地端，CP 端为输入端CR 为清零端，Q 1~Q 12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。 3.CD4518

（1）引脚布局图：

1234561615141312117

8910CD4518

V DD

2CR 2Q 42Q 32Q 22Q 12EN 2CP

1CP 1EN 1Q 11Q 21Q 31Q 41CR Vss

（2）逻辑功能表：

4.CD4511

（1）引脚布局图：

123456

1615141312117

89

10CD4511

V DD

f g a b c d e

D 2D 3LT BI L

E D 4D 1Vss

（2）逻辑功能表：

5.74LS00

（1）引脚布局图：

1

2

3

45

7

6

98

10

11

12

1314

74LS00

Vcc

4B

4A

4Q

3B

3A

3Q

GND 2Q 2B 2A

1Q 1B 1A

（2）逻辑功能表：

1

2

3

4

5

7

6

98

10

11

12

1314

74LS20

Vcc

2D

2C

NC

2B

2A

2Q

GND 1Q 1D 1C

NC 1B 1A

（2）逻辑功能表：

7．74LS21

（1）引脚布局图：

1

2

3

4

5

7

6

98

10

11

12

1314

74LS21

Vcc

2D

2C

NC

2B

2A

2Q

GND 1Q 1D 1C

NC 1B 1A

（2）逻辑功能表：

1

23

4

5

7

6

98

101112

131474LS74

Vcc

2RD

2D 2CP 2SD

2Q 2Q

GND 1Q 1Q 1SD

1CP

1D 1RD

（2）逻辑功能表：

9.共阴极双字屏两块：

（1）引脚布局图：

12

3

4567

8

910

11

12

13

14

15

1617

18

e1

d1

c1

DP1

e2

d2

g2

c2

DP2

f1g1a1

b1GND1f2a2b2GND2