第五章中央处理器习题参考答案1
第五章 中央处理器 黑
1、A.C. 23、采用4、CPU 5A.B.C.D. 6A.B.C.D. 78A.B.C.D. 9A. 10A.B.C.D. 11A.B.C.D.12、下列关于动态流水线正确的是（）A.动态流水线是在同一时间内，当某些段正在实现某种运算时，另一些段却在进行另一种运算，这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂B. 动态流水线是指运算操作并行C. 动态流水线是指指令步骤并行D. 动态流水线是指程序步骤并行13、流水CPU是由一系列叫做“段”的处理线路组成的。
一个m段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU 的吞吐能力相比（）A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力14、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t，若采用常规标量流水线处理机（即处理机的度为1 ）连续执行12条指令，共需15、若采用度为4的超标量流水线处理机，连续执行上述20条指令，只需16、设指令流水线把一条指令分为取指、分析、执行3个部分，且3部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需17、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常规标量流水线处理机，连续执行8条指令，则流水线的加速比为18、指令流水线中出现数据相关是流水线将受阻，（）可解决数据相关问题。
A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以19、关于流水线技术的说法，错误的是（）A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求C.流水线按序流动时，在RAM、WAR和WAW中，只可能出现RAW相关D.超流水线技术相当于将流水线在分段，从而提高每个周期内功能部件的使用次数二、综合应用题1、某计算机的数据通路结构如图所示，写出实现ADD R1，（R2）的未操作序列（含取指令及确定后继指令的地址）。
第五章 中央处理器
(4)把一个字写入内存
M[R[R2]] R[R1]
将寄存器R1的内容写入寄存器R2所指的主存单元 控制信号为： R1out，MDRin R2out，MARin， Write, WMFC
5. 三总线数据通路
°单总线中一个时钟内只允许传一个数据， 因而指令执行效率很低 °可采用多总线方式，同时在多个总线上传 送不同数据，提高效率 °例如：三总线数据通路
以上三步不能同时进行。
因为任何时刻只能有一个寄存器的输出送到总线，
因此，操作需要三个时钟周期（节拍）
(3)从内存中读取一个字(指令/数据/地址)
R[R2]M[R[R1]] 将寄存器R1所指的主存单元的内容装入寄存器R2 控制信号为： R1out，MARin Read, WMFC (等待MFC) MDRout，R2in
（2）主存单元存入寄存器（存结果） （3）寄存器/ALU 寄存器（取数，存结果） （4）算术/逻辑运算，结果存入寄存器（PC+1，计算地址，运算）
3.基本操作的形式化描述
描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章RTL规定如下： （1）R[r]:寄存器r的内容； （2）M[addr]:主存单元addr的内容； （3）传送方向用“←”表示，传送源在右，传送目的在左； （4）程序计数器PC直接用PC表示其内容。 例如：R[$8] ← M[R[$9]+4] 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。 M[PC]:表示PC所指内存单元的内容。
图5.5 每个机器周期有4个节拍，每个节拍有4个脉冲。
多级时序系统
机器周期、节拍（状态）组成多级时序系统
一个指令周期包含若干个机器周期
单片机原理及应用教程(第2版)各章习题参考答案
3．简答题 (1) 单片机与微处理器的联系与区别： 微型计算机技术形成了两大分支：微处理器(MPU)和微控制器(MCU，即单片机)。
·2·
单片机原理及应用教程(第 2 版)
MPU是微型计算机的核心部件，它的性质决定了微型计算机的性能。通用型的计算机 已从早期的数值计算、数据处理发展到当今的人工智能阶段，它不仅可以处理文字、字符、 图形、图像等信息，而且还可以处理音频、视频等信息，并向多媒体、人工智能、虚拟现 实、网络通信等方向发展。它的存储容量和运算速度正在以惊人的速度发展，高性能的32 位、64位微型计算机系统正向大、中型计算机挑战。 MCU主要用于控制领域。由它构成的检测控制系统应该具有实时的、快速的外部响应 的功能，应该能迅速采集到大量数据，并在做出正确的逻辑推理和判断后实现对被控对象 参数的调整与控制。单片机直接利用了MPU 的发展成果，也发展了16 位、32 位、64 位 的机型，但它的发展方向是高性能、高可靠性、低功耗、低电压、低噪声和低成本。目前， 单片机仍然是以8 位机为主，16 位、32 位、64 位机并行发展的格局。单片机的发展主要 还是表现在其接口和性能不断满足多种多样检测对象的要求上，尤其突出表现在它的控制 功能上，用于构成各种专用的控制器和多机控制系统。 单片机与微型计算机的联系与区别： 从组成方面，微型计算机（通用机）通常将 CPU、RAM、 I/O 口、ROM 等部件以芯 片形式安装在主板上； 单片机则将上述部件被集成到单芯片中。 从功能方面，通用计算机擅长于数据运算、采集、处理、存储和传输；单片机的专长 则是测控，往往嵌入某个仪器/设备/系统中，使其达到智能化的效果。 (2) 集成度高、体积小；面向控制、功能强；抗干扰能力强；功耗低；使用方便；性 能价格比高；容易产品化；等等。 (3) 单片机内部一般包括中央处理器 CPU、随机存储器 RAM、只读存储器 ROM、输 入/输出接口电路、定时器/计数器以及串行通信接口等。 中央处理器 CPU 是单片机的核心部件，实现运算器、控制器的功能以及中断控制等； RAM 一般作为数据存储器，用来存储数据，暂存运行期间的数据、中间结果、堆栈、位 标志和数据缓冲等；ROM 一般作为程序存储器，用于存放应用程序；并行 I/O 口，使用上 不仅可灵活地选择输入或输出，还可作为系统总线或控制信号线，从而为扩展外部存储器 和 I/O 接口提供了方便；串行 I/O 用于串行通信；定时器/计数器用于产生定时脉冲，以实 现单片机的定时控制。 (4) 由于单片机功能的飞速发展，它的应用范围日益广泛，已远远超出了计算机科学 的领域。小到玩具、信用卡，大到航天器、机器人，从实现数据采集、过程控制、模糊控 制等智能系统到人类的日常生活，现已广泛应用于国民经济的各个领域，主要包括工业过 程控制、智能仪表、机电一体化产品、智能化接口、家用电器等领域。 (5) MCS-51系列；AT89系列；PIC系列；M68HC11系列；MCS-96系列；8XC196KX 系列；MSP430系列；SPCE系列；M68300系列；SH系列；TX99/TX49系列单片机等。
第5章中央处理器习题
1．【2010年计算机真题】下列寄存器中，汇编语言程序员可见的是( B )。
A．储器地址寄存器(MAR)B．程序计数器(PC)C．存储区数据寄存器(MDR)D．指令寄存器(IR)汇编语言程序员可以通过指定待执行指令的地址来设置PC的值，而IR、MAR、MDR是CPU的内部工作寄存器，对程序员不可见。
2．条件转移指令执行时所依据的条件来自( B )。
A．指令寄存器 B．标志寄存器C．程厣计数器 D．地址寄存器指令寄存器用于存放当前正在执行的指令：程序计数器用于指示欲执行指令的地址；地址寄存器用于暂存指令或数据的地址；程序状态字寄存器用于保存系统的运行状态。
条件转移指令执行时，需对程序状态字寄存器的内容进行测试，判断是否满足转移条件。
3．在CPU的寄存器中，( C )对用户是透明的。
A．程序计数器 B．状态寄存器C．指令寄存器 D．通用寄存器指令寄存器中存放当前执行的指令，不需要用户的任何干预，所以对用户是透明的4．程序计数器(PC)属于( B )。
A．运算器 B．控制器C．存储器 D． ALU控制器是计算机中处理指令的部件，包含程序计数器。
5． CPU中的通用寄存器，( B )。
A．只能存放数据，不能存放地址B．可以存放数据和地址C．既不能存放数据，也不能存放地址D．可以存放数据和地址，还可以替代指令寄存器通用寄存器供用户自由编程，可以存放数据和地址。
而指令寄存器是专门用于存放指令的寄存器，是专用的，不能由通用寄存器代替。
6．指令周期是指( C )。
A． CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C． CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间指令周期包括取指和执行的时间。
7．以下叙述中错误的是( B )。
A．指令周期的第一个操作是取指令B．为了进行取指操作，控制器需要得到相应的指令C．取指操作是控制器自动进行的D．指令执行时有些操作是相同或相似的取指操作是自动进行的，控制器不需要得到相应的指令8．以下叙述中，错误的是( B )。
第5章习题解答
第五章可编程序控制器及其工作原理5-1 可编程序控制器具有哪些特点？答：可编程序控制器特点：1）抗干扰能力强，可靠性高；2）控制系统结构简单、通用性强、应用灵活；3）编程方便，易于使用；4）功能完善，扩展能力强；5）PLC控制系统设计、安装、调试方便；6) 维修方便，维修工作量小；7) 体积小、重量轻，易于实现机电一体化。
5-2 整体式PLC、组合式PLC由哪几部分组成？各有何特点？答：整体式结构的PLC是将中央处理单元（CPU）、存储器、输入单元、输出单元、电源、通信端口、I∕O扩展端口等组装在一个箱体内构成主机。
另外还有独立的I/O扩展单元等通过扩展电缆与主机上的扩展端口相连，以构成PLC不同配置与主机配合使用。
整体式结构的PLC结构紧凑、体积小、成本低、安装方便。
小型机常采用这种结构。
组合式结构的PLC是将CPU、输入单元、输出单元、电源单元、智能I∕O单元、通信单元等分别做成相应的电路板或模块，各模块可以插在带有总线的底板上。
装有CPU的模块称为CPU模块，其他称为扩展模块。
组合式的特点是配置灵活，输入接点、输出接点的数量可以自由选择，各种功能模块可以依需要灵活配置。
5-3 PLC控制与继电器控制比较，有何相同之处？有何不同之处？答：PLC控制与继电器控制的比较见下表：5-4 PLC的硬件指的是哪些部件？它们的作用是什么？答：PLC的基本结构由中央处理器（CPU），存储器，输入、输出接口，电源，扩展接口，通信接口，编程工具，智能I/O接口，智能单元等组成。
1）中央处理器（CPU）中央处理器（CPU）其主要作用有①接收并存储从编程器输入的用户程序和数据。
②诊断PLC内部电路的工作故障和编程中的语法错误。
③用扫描的方式通过I∕O部件接收现场的状态或数据，并存入输入映像存储器或数据存储器中。
④PLC进入运行状态后，从存储器逐条读取用户指令，解释并按指令规定的任务进行数据传送、逻辑或算术运算等；根据运算结果，更新有关标志位的状态和输出映像存储器的内容，再经输出部件实现输出控制、制表打印或数据通信等功能。
第五章中央处理器习题参考答案1.请在括号内填入适当答案。在CPU中
第五章中央处理器习题参考答案1．请在括号内填入适当答案。
在CPU中：(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；(2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR)；(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。
2．参见下图（课本P166图5.15）的数据通路。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。
标出各微操作信号序列。
解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。
解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：T1 = C1·， T2 = ， T3 =6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：微指令条数为：（4-1）×80+1=241条取控存容量为：241×32/8=964B7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。
中央处理器--l练习题
第五章中央处理器一、填空题1、目前CPU包括控制器、运算器和cache。
2、CPU的四个功能是：指令控制、操作控制、时间控制、数据加工。
3、CPU中，保存当前正在执行的指令的寄存器为指令寄存器IR，保存下一条指令地址的寄存器为程序计数器PC，保存CPU访存地址的寄存器为内存地址寄存器MAR。
4、CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常用若干个机器周期来表示，而后者又包含若干个时钟周期。
5、运算器进行的全部操作都是由控制器发出的控制信号来指挥的，所有它是执行部件。
6、在程序执行过程中，控制器控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。
7、顺序执行时PC的值自动加1，遇到转移和调用指令时，后续指令的地址是从指令寄存器的地址字段取得的。
8、CPU中用于存放当前正在执行的指令并为指令译码器提供信息的部件是指令寄存器IR。
9、状态寄存器是由各种状态标志位拼成的寄存器，如进位标志、溢出标志等。
10、控制器由于设计的方法的不同可分为组合逻辑控制器和微程序控制器。
11、控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各种操作实施时间上的控制。
12、控制器发出的控制信号是空间因素和时间因素的函数，前者是指操作在什么条件下进行，后者是指操作在什么时候进行。
13、在微程序控制中，计算机执行一条指令的过程就是依次执行一个确定的微程序（微指令序列）的过程。
14、组合逻辑控制器又称为硬连线控制器，是由门电路组成的，它可以根据不同的指令产生不同的控制信号。
15、微程序控制器的核心部件是存储微程序的控制存储器，它一般是由只读存储器构成。
16、由于数据通路之间的结构关系，微操作可分为相容性和相斥性两种。
17、微程序入口地址是译码器根据指令的操作码产生的。
18、微指令的编码表示法是把一组相斥的微指令信号编码在一起。
19、微指令执行时，产生后续微地址的方法主要有：直接由微指令的下地址字段指出、根据机器指令的操作码形成。
单片机原理及应用课后习题参考答案1~6章
第一章计算机基础知识1-1 微型计算机主要由哪几部分组成？各部分有何功能？答：一台微型计算机由中央处理单元（CPU）、存储器、I/O接口及I/O设备等组成，相互之间通过三组总线（Bus）：即地址总线AB、数据总线DB和控制总线CB来连接。
CPU由运算器和控制器组成，运算器能够完成各种算术运算和逻辑运算操作，控制器用于控制计算机进行各种操作。
存储器是计算机系统中的“记忆”装置，其功能是存放程序和数据。
按其功能可分为RAM和ROM。
输入/输出（I/O）接口是CPU与外部设备进行信息交换的部件。
总线是将CPU、存储器和I/O接口等相对独立的功能部件连接起来，并传送信息的公共通道。
1-3 什么叫单片机？其主要由哪几部分组成？答：单片机（Single Chip Microcomputer）是指把CPU、RAM、ROM、定时器/计数器以及I/O接口电路等主要部件集成在一块半导体芯片上的微型计算机。
1-4 在各种系列的单片机中，片内ROM的配置有几种形式？用户应根据什么原则来选用？答：单片机片内ROM的配置状态可分四种：（1）片内掩膜（Mask）ROM型单片机（如8051），适合于定型大批量应用产品的生产；（2）片内EPROM型单片机（如8751），适合于研制产品样机；（3）片内无ROM型单片机（如8031），需外接EPROM，单片机扩展灵活，适用于研制新产品；（4）EEPROM（或Flash ROM）型单片机（如89C51），内部程序存储器电可擦除，使用更方便。
1-6 写出下列各数的BCD参与：59：01011001，1996：000，：：第二章 MCS-51单片机的硬件结构2-1 8052单片机片内包含哪些主要逻辑功能部件？答：8052单片机片内包括：①8位中央处理器CPU一个②片内振荡器及时钟电路③256B数据存储器RAM。
④8KB片内程序存储空间ROM⑤21个特殊功能寄存器SFR⑥4个8位并行I/O端口（32条线）⑦1个可编程全双工串行口⑧可寻址64KB的外部程序存储空间和外部数据存储空间⑨3个16位的定时器/计数器⑩6个中断源、2个优先级嵌套中断结构2-2 8052的存储器分哪几个空间？如何区别不同空间的寻址？答：⑴8052的存储器分为6个编址空间：①片内ROM的容量为8KB，其地址为0000H~1FFFH；②可扩展片外ROM的容量为64KB，其地址为0000H~FFFFH；片内RAM的容量为256B，其地址为00H~FFH分为二块：③地址00H~7FH共128B为片内RAM低区，④另128B为片内RAM高区，其地址空间为80H`FFH，其地址空间与SFR功能寄存器地址重叠；⑤可扩展片外RAM的容量为64KB，其地址为0000H~1FFFH；⑥特殊功能寄存器SFR的空间为128B，其地址为80H~FFH，但实际只定义了26B单元，这26B单元分散在80H`F0H。
《计算机组成原理-白中英版》习题答案
第二章运算方法和运算器1.写出下列各数的原码、反码、补码、移码表示（用8位二进制数）。
其中MSB是最高位（又是符号位）LSB是最低位。
如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。
(1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1解：(1)先把十进制数-35/64写成二进制小数：(-35/64)10=(-100011/1000000)2=(-100011×2-6)2=(-0.100011)2令x=-0.100011B∴ [x]原=1.1000110 (注意位数为8位) [x]反=1.0111001[x]补=1.0111010 [x]移=0.0111010(2) 先把十进制数23/128写成二进制小数：(23/128)10=(10111/10000000)2=(10111×2-111)2=(0.0001011)2令x=0.0001011B∴ [x]原=0.0001011 [x]反=0.0001011[x]补=0.0001011 [x]移=1.0001011(3) 先把十进制数-127写成二进制小数：(-127)10=(-1111111)2令x= -1111111B∴ [x]原=1.1111111 [x]反=1.0000000[x]补=1.0000001 [x]移=1.0000001(4) 令x=-1.000000B∴ 原码、反码无法表示[x]补=1.0000000 [x]移=0.0000000(5) 令Y=-1=-0000001B∴ [Y]原=10000001 [Y]反=11111110[Y]补=11111111 [Y]移=011111115.已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。
（2）X=0.11011 Y= -0.10101解：x+y = 0.00110无溢出6.已知X 和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。
计算机组成原理期末试题及答案
第一章电脑系统概论电脑的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。
早起将运算器和控制器合在一起称为CPU〔中央处理器〕。
目前的CPU包含了存储器，因此称为中央处理器。
存储程序并按地址顺序执行，这是冯·诺依曼型电脑的工作原理，也是CPU自开工作的关键。
电脑系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。
习题：4冯·诺依曼型电脑的主要设计思想是什么？它包括那些主要组成部分？主要设计思想是：存储程序通用电子电脑方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号，称为单元地址。
如果某字代表要处理的数据，称为数据字。
如果某字为一条指令，称为指令字7指令和数据均存放在内存中，电脑如何区分它们是指令还是数据？每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章运算方法和运算器按对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。
1第三章 内部存储器即CPU 能直接访问内存〔cache 、主存〕，双端口存储器和多模块交叉存储器属于并行存储器结构。
cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体系。
要求cache 的命中率接近于1适度地兼顾了二者的优点又尽量防止其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。
习题： 1设有一个具有20位地址和32位字长的存储器，问：〔1〕该存储器能存储多少个字节的信息？ 〔2〕如果存储器由512K ×8位SRAM 芯片组成，需要多少片；〔3〕需要多少位地址做芯片选择？(1)字节M 4832*220= (2)片84*28*51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，假设使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：〔1〕 假设每个内存条16M ×64位，共需几个内存条？〔2〕每个内存条共有多少DRAM 芯片？ 〔3〕主存共需多少DRAM 芯片？CPU 如何选择各内存条？(1). 共需模块板数为m ：m=÷2^24=4(块)(2). 每个模块板内有DRAM 芯片数为32 (片)(3) 主存共需DRAM 芯片为：4*32=128 (片)每个模块板有32片DRAM 芯片，容量为16M ×64位，需24根地址线(A23~A0) 完成模块板内存储单元寻址。
第5章习题答案
习题51、中央处理器有哪些基本功能？由哪些基本部件组成？2、什么是指令周期、CPU周期和时钟脉冲周期？三者有何关系？3、参见图5.1所示的数据通路。
画出存数指令“STOI Rs，(Rd)”的指令周期流程图，其含义是将源寄存器Rs的内容传送至(Rd)为地址的主存单元中。
4、参见图5.13所示的数据通路。
画出取数指令“LDA (Rs)，Rd”的指令周期流程图，其含义是将(Rs)为地址的主存单元的内容传送至目的寄存器Rd。
标出相应的微操作控制信号序列。
5、参见图5.15所示的数据通路。
画出加法指令“ADD Rd，(mem)”的指令周期流程图，其含义是将Rd中的数据与以mem为地址的主存单元的内容相加，结果传送至目的寄存器Rd。
6、假设CPU结构如图5.56所示，其中有一个累加寄存器AC、一个状态条件寄存器和其它4个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
要求：(1)标明图中a、b、c、d这4个寄存器的名称；(2)简述指令从主存取出到产生控制信号的数据通路；(3)简述数据在运算器和主存之间进行存/取访问的数据通路。
图5.56 CPU结构图7、简述程序与微程序、指令与微指令的区别。
8、微命令有哪几种编码方法，它们是如何实现的？9、简述机器指令与微指令的关系。
10、某机的微指令格式中有10个独立的控制字段C0～C9，每个控制字段有Ni个互斥控制信号，Ni的值如下：请回答：(1)如果这10个控制字段，采用编码表示法，需要多少控制位？(2)如果采用完全水平型编码方式，需要多少控制位？11、假设微地址转移逻辑表达式如下：μA4=P2·ZF·T4μA3=P1·IR15·T4μA2=P1·IR14·T4μA1=P1·IR13·T4μA0=P1·IR12·T4其中μA4～μA0为微地址寄存器的相应位，P1和P2为判别标志，ZF为零标志，IR15～IR12为指令寄存器IR的相应位，T4为时钟脉冲信号。
第五章 中央处理器
单选题1、一般机器周期的时间是根据（）来规定的。
∙主存中读取一个指令字的时间∙主存中读取一个数据字的时间∙主存中写入一个数据字的时间∙主存中读取一个数据字的时间正确答案：A2、存放微程序的控制存储器称为：∙高速缓冲存储器∙控制存储器∙虚拟存储器∙主存储器正确答案：B3、计算机操作的最小时间单位是：∙时钟周期∙指令周期∙CPU周期∙微指令周期正确答案：A4、以下叙述中正确描述的句子是：∙同一个CPU周期中，可以并行执行的微操作叫相容性微操作∙同一个CPU周期中，可以并行执行的微操作叫相交性微操作∙同一个CPU周期中，可以并行执行的微操作叫相斥性微操作∙同一个CPU周期中，可以并行执行的微操作叫排他性微操作正确答案：A5、在CPU中跟踪指令后继地址的寄存器是：∙MAR∙PC∙IR∙PSW正确答案：B6、同步控制是:∙只适用于CPU控制的方式∙只适用于外围设备控制的方式∙由统一时序信号控制的方式∙所有指令执行时间都相同的方式正确答案：C7、下列部件中不属于控制器的是：∙IR∙操作控制器∙PC∙PSW正确答案：D判断题8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。
∙对∙错正确答案：对9、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。
∙对∙错正确答案：对10、指令寄存器用于保存当前CPU所要访问的内存单元的地址。
∙对∙错√恭喜！答对啦11、程序计数器用于存放CPU正在执行的指令的地址。
∙对∙错正确答案：错12、地址寄存器用于存放当前执行的指令码，供进行指令译码。
∙对正确答案：错13、时钟周期是CPU处理操作的最大时间单位。
∙对∙错正确答案：错14、并发性指两个或两个以上事件在同一时间间隔内发生。
∙对∙错正确答案：对15、微程序控制器的优点：规整性、灵活性、可维护性强。
∙对∙错正确答案：对16、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作。
第五章中央处理器(白中英第五版)方案
5.2 指令周期
【例1】教材图5.15所示为双总线结构机器的数据通路， IR为指令寄存器，PC为程序计数器(具有自增功能)，M 为主存(受R/W信号控制)，AR为地址寄存器，DR为数据 缓冲寄存器， ALU由加、减控制信号决定完成何种操作， 控制信号G控制的是一个门电路。另外，线上标注有小 圈表示有控制信号，例中yi表示y寄存器的输入控制信 号，R1o为寄存器R1的输出控制信号，未标字符的线为 直通线，不受控制。
2019年9月16日星期一
5.1 CPU的组成和功能
2.IR(指令寄存器) IR 用来保存当前正在执行的一条指令。当执行
一条指令时，先把它从内存取到DR中，然后再传送 至IR。指令划分为操作码和地址码字段，由二进制 数字组成。为了执行任何给定的指令，必须对操作 码进行测试，以便识别所要求的操作。 指令译码器 就是做这项工作的。指令寄存器中操作码字段的输 出就是指令译码器的输入。操作码一经译码后，即 可向操作控制器发出具体操作的特定信号。
5.1 CPU的组成和功能
3.cache 存储指令和数据。
2019年9月16日星期一
5.1 CPU的组成和功能
C P U 模 型
5.1 CPU的组成和功能
模型机各部件功能： • 寄存器的功能：暂存指令和数据
–数据缓冲寄存器（DR）： • 存运算结果及内部缓冲； • 缓冲CPU与外部（主存与外设）数据传送。
2019年9月16日星期一
5.1 CPU的组成和功能
由于大多数指令都是按顺序来执行的，所以修改的 过程通常只是简单的对PC加1。
但是，当遇到转移指令如JMP指令时，那么后继指 令的地址（即PC的内容)必须从指令的地址段取得。在 这种情况下，下一条从内存取出的指令将由转移指令来 规定，而不是像通常一样按顺序来取得。因此程序计数 器的结构应当是具有寄存信息和计数两种功能的结构。
《计算机科学导论》第五章课后作业解答（个人版）
《计算机科学导论》第五章课后作业解答（个⼈版）1.计算机由哪三个⼦系统组成？CPU、主存和输⼊/输出⼦系统。
2.CPU由哪⼏个部分组成？算术逻辑单元（ALU），控制单元和⼀系列寄存器。
3.ALU的功能是什么？算术逻辑单元负责算术、移位和逻辑运算。
4.控制单元的功能是什么？控制单元控制各个⼦系统的操作。
5.主存的功能是什么？存储数据和程序指令。
6.定义RAM、ROM、SRAM、DRAM、PROM、EPROM和EEPROM。
存储器的类型主要有两种：RAM和ROM。
RAM：随机存取存储器是计算机中主存的主要部分。
可以使⽤存储单元地址来随机存取⼀个数据项，⽽不需要存取位于它前⾯的所有数据项。
⽤户可对其读写，且具有易失性。
ROM：和RAM⼀样，可能随机存取。
该存储器的内容是由制造商写进去的。
⽤户只能读不能写，具有⾮易失性。
SRAM：静态RAM通过使⽤传统的触发器门电路来保存数据，存取速度⾼，但价格昂贵。
DRAM：动态RAM通过使⽤电容器来保存数据，存取速度稍慢，但价格便宜。
PROM：可编程只读存储器在计算机发货时是空⽩的，⽤户可借⽤⼀些特殊的设备将程序存储在上⾯，之后就⽆法再次重写了。
EPROM：可擦除的可编程只读存储器，⽤户需要⽤⼀种可以发出紫外光的特殊仪器对其重写，在重写之前还得拆下来再重新安装。
EEPROM：电可擦除的可编程只读存储器，重写时⽤电⼦脉冲即可，⽆需从计算机上下来。
7.⾼速缓冲存储器的作⽤是什么？提⾼CPU存取内存中数据的速度。
8.描述⼀下磁盘的物理组成？磁盘由⼀张张磁⽚叠加⽽成。
这些磁⽚由薄磁膜封装起来。
信息通过盘上每⼀个磁⽚的读/写磁头读写磁介质表⾯来进⾏读取和存储。
9.磁盘和磁带表⾯是怎样组织的？磁盘的盘⾯被划分成磁道，每个磁道⼜分成若⼲个扇区，磁道间通过磁道内部间隔隔开，扇区之间通过扇区内部间隔隔开。
磁带在宽度上可分为9个磁道，磁道上的每个点可分别存储1位的信息，同时垂直切⾯的9个点可以存储8位的信息，另外的1位⽤于错误检测。
计算机组成原理白中英版第五版课后答案
4. 冯诺依曼型计算机的主要设计思想是什 么？它包括哪些主要组成部分？
冯诺依曼计算机的主要设计思想 存储程序并按地址顺序执行 冯诺依曼计算机主要包括 存储器、运算器、控制器、输入和输出五部分组成
2015年3月25日星期三
2
5. 什么是存储容量？什么是单元地址？ 什么是数据字？什么是指令字？
2015年3月25日星期三
8
2. 设[X]补＝a7.a6 a5··· a0 ，其中ai 取0或1， 若要X>-0.5，求a0 a1 a2 ··· a7 的取值。
若a7 ＝0，则X为正数，显然a0··· a6取任何值均可。 若a7 ＝1，则X为负数，[X]移＝0. a6 a5 ··· a0
∵ －0.5D = －0.100000B，则[－0.5D ]移＝0.100000 ∴ 若要X>－0.5，即等价于[X]移> [－0.5D ]移 即0. a6 a5··· a0>0.100000，因此必须是a5··· a0不全为0。
2015年3月25日星期三
负数范围－2127 ～－ (2-1+2-23) * 2-128
11
4、将下列十进制数表示成IEEE754标准的 32位浮点规格化数。
27/64
27/64 = 0.011011B = 1.1011 * 2-2 e=－2，则E＝e＋127＝125 ∴ 规格化数
－27/64
符号位 0 阶码(8) 尾数(23)
② x＝－11111 y＝－11011
机器内部补码数据： [x]补＝ 1 00001 算前求补器输出： |x|= 11111 乘法阵列： |x| ×|y| ＝ 1 1 0 1 0 0 0 1 0 1 算后求补输出： [x×y]补＝ 0 1101000101
第五章 中央处理器 练习题答案
A. 垂直型微指令采用较长的微程序结构 去换取较短的微指令结构；
B.垂直型微指令采用较短的微程序结构 去换取较长的微指令结构。
精选2021版课件
7
13.与微指令的指令周期对应的是（B）。 A. 指令周期； B. 机器周期； C. 节拍周期； D. 时钟周期。 14.状态寄存器用来存放（D）。 A. 算术运算结果； B. 逻辑运算结果； C. 运算类型； D. 算术、逻辑运算及测试指令的结果状
A.译码器；
B.判断程序；
C.指令；
D.时序信号。
精选2021版课件
11
20.以下说法错误的是（C）。 A.控制器的控制方式反映了时序信号的定
时方式； B.同步控制方式的特点是系统有一个统一
的时钟，所有的控制信号均以此为依 据； C.异步控制方式中有集中的时序信号产生 及控制部件； D.联合控制方式是同步和异步控制方式的 结合。
（ A）。 A.控制器； B.存储器； C.运算器； D.外设。
精选2021版课件
14
25.计算机主频的周期是指（A）。 A.时钟周期；B.指令周期；C.存取周期。 26.一个节拍信号的宽度是指（C）。 A.指令周期；B.机器周期；C.时钟周期。 27.在取指令操作之后，程序计数器中存
放的是（C）。 A.当前指令的地址； B.程序中指令的数量； C.下一条（顺序执行的）指令的地址。
态。
精选2021版课件
8
15.CPU内通用寄存器的位数取决于（B）。
A.存储器容量； B.机器字长；
C.指令的长度； D.CPU的引脚数。
16.程序计数器属于（C）。
A.运算器；
B.存储器；
C.控制器；
《现代操作系统第四版》第五章答案
第五章输入/输出习题1.芯片技术的进展已经使得将整个控制器包括所有总线访问逻辑放在一个便宜的芯片上成为可能。
这对于图1-5 的模型具有什么影响？答：（题目有问题，应该是图1-6 ）在此图中，一个控制器有两个设备。
单个控制器可以有多个设备就无需每个设备都有一个控制器。
如果控制器变得几乎是自由的，那么只需把控制器做入设备本身就行了。
这种设计同样也可以并行多个传输，因而也获得较好的性能。
2.已知图5-1 列出的速度，是否可能以全速从一台扫描仪扫描文档并且通过802.1 lg 网络对其进行传输?请解释你的答案。
答：太简单了。
扫描仪最高速率为400 KB/Sec ，而总线程和磁盘都为16.7MB/sec ，因此磁盘和总线都无法饱和。
3.图5-3b 显示了即使在存在单独的总线用于内存和用于I/O 设备的情况下使用内存映射I/O 的一种方法，也就是说，首先尝试内存总线，如果失败则尝试I/O总线。
一名聪明的计算机科学专业的学生想出了一个改进办法：并行地尝试两个总线，以加快访问I/O 设备的过程。
你认为这个想法如何？答：这不是一个好主意。
内存总线肯定比I/O 总线快。
一般的内存请求总是内CPU 要一直等待I/O 总线完成，那存总线先完成，而I/O 总线仍然忙碌。
如果就是将内存的性能降低为I/O 总线的水平。
4.假设一个系统使用DMA 将数据从磁盘控制器传送到内存。
进一步假设平均花费t2ns 获得总线，并且花费t1ns 在总线上传送一个字（t1>>t2 ）。
在CPU 对DMA 控制器进行编程之后，如果（a）采用一次一字模式，（b）采用突发模式，从磁盘控制器到内存传送1000 个字需要多少时间？假设向磁盘控制器发送命令需要获取总线以传输一个字，并且应答传输也需要获取总线以传输一个字。
答：（a）1000 ×[(t1+t2)+(t1+t2)+(t1+t2)]；第一个(t1+t2) 是获取总线并将命令发送到磁盘控制器，第二个(t1+t2) 是用于传输字，第三个(t1+t2) 是为了确认。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1．请在括号内填入适当答案。
在CPU中：
(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；
(2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)；
(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。
2．参见下图（课本P166图5.15）的数据通路。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。
标出各微操作信号序列。
解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器逻辑图。
解：节拍脉冲T1，T2，T3的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1= T3=200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺，环
型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关
系，节拍脉冲T1，T2，T3 的逻辑表达式如下：
T1 = C1·， T2 = ， T3 =
6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指
令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：微指令条数为：（4-1）×80+1=241条
取控存容量为：256×32位=1KB
7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。
下表列出各条指令所要求的模式控制码，其中y为二进制变量，F为0或1任选。
试以指令码（A，B，H，D，E，F，G）为输入变量，写出控制参数M，S3，S2，S1，C的逻辑表达式。
解： M=G
S3=H+D+F
S2=1
C=H+D+(E+F)y
8．某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。
a-j分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。
解：经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个
微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如
10.某计算机有如下部件：ALU ，移位器，主存M ，主存数据寄存器MDR ，主存地址寄存器MAR ，指令寄存器IR ，通用寄存器R 0——R 3 ，暂存器C 和D 。
（1）请将各逻辑部件组成一个数据通路，并标明数据流向。
（2）画出“ADD R 1，（R 2）”指令的指令周期流程图，指令功能是 （R 1）+（（R 2））→R 1。
解：（1）各功能部件联结成如图所示数据通路：
ALU +1
（2）此指令为RS 型指令，一个操作数在R 1中，另一个操作数在R 2为地址的内存单元中，相加结果放在R 1中。
送当前指令地址到MAR
取当前指令到IR ， PC + 1，为取下条指令做好准备
①
② ③
移位器 D
C PC IR R 3
R 2 R 1 R 0 MAR
M
MBR
（PC ）→ MAR M →MBR →IR ，（PC ）+ 1 （R 1）→C （R 2）→MAR
M →MBR →D 译码
（C）+（D）→R1
④
图B 6.5
(说明)：①：取R1操作数→C暂存器。
②：送地址到MAR。
③：取出内存单元中的操作数→D暂存器。
④：相加后将和数→R1。
11.已知某机采用微程序控制方式，其控制存储器容量为512×48(位)。
微程序可在整个控
制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微
指令地址采用断定方式。
请问:
（1）微指令中的三个字段分别应为多少位？
（2）画出围绕这种微指令格式的微程序控制器逻辑框图。
解：
（l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；
又因为控存容量为512单元，所以下地址字段为9位，。
微命令字段则是：
（48－4－9）= 35位。
（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。
其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。
地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志
（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。
12．今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。
请问：（1）流水线的操作周期应设计为多少？
（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。
（3）如果在硬件设计上加以改进，至少需推迟多少时间？
解：
(1) 流水线的操作时钟周期 t应按四步操作中最长时间来考虑, 所以t=100ns；
(2) 两条指令发生数据相关冲突情况：:
ADD R1,R2,R3 ; R2+R3→R1
SUB R4,R1,R5 ; R1-R5→R4
两条指令在流水线中执行情况如下表所示:
ADD指令在时钟4时才将结果写入寄存器R1中, 但SUB指令在时钟3时就需读寄存器R1了，显然发生
数据相关，不能读到所需数据，只能等待。
如果硬件上不采取措施,第2条指令SUB至少应推迟2个
操作时钟周期，即t=2×100ns=200ns；
(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，
即t=100ns。
15．用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。
解：衡量并行处理器性能的一个有效参数是数据带宽（最大吞吐量），它定义为单位时间内可以产生
的最大运算结果个数。
设P1是有总延时T1的非流水处理器，故其带宽为1/T1。
又设Pm是相当于P1 m 段流水处理器延迟时间Tr，故Pm的带宽为1/（Tc+Tr）。
如果Pm是将P1划分成相同延迟的若干段形成的，则T1≈mTc 因
此P1的带宽接近于1/mTc，由此可见，当mTc>Tc+Tr满足时，Pm比P1具有更大的带宽。
16. 流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。
判断以下三组指令各存在哪种类型的数据相关。
(1) I1 LAD R1，A ； M（A）→R1，M（A）是存储器单元
I2 ADD R2，R1 ；（R2）+（R1）→R2
(2) I3 ADD R3，R4 ；（R3）+（R4）→R3
I4 MUL R4，R5 ；（R4）×（R5）→ R4
(3) I5 LAD R6，B ； M（B）→R6，M（B）是存储器单元
I6 MUL R6，R7 ；（R6）×（R7）→ R6
解：（1）写后读（RAW）相关；
（2）读后写（WAR）相关，但不会引起相关冲突；
（3）写后读（RAW）相关、写后写（WAW）相关
17．参考教科书图5.42所示的超标量流水线结构模型，现有如下6条指令序列：I1 LAD R1, B; M(B) → R1,M(B)是存储器单元
I2 SUB R2, R1; (R2)－(R1) → R2
I3 MUL R3, R4; (R3)×(R4) → R3
I4 ADD R4, R5; (R4)＋(R5) → R4
I5 LAD R6, A; M(A) → R6,M(A)是存储器单元
I6 ADD R6, R7; (R6)＋(R7) →R6
请画出：（1）按序发射按序完成各段推进情况图。
（2）按序发射按序完成的流水线时空图。
解：（1）
(2)。