锁相环原理及锁相环原理图

合集下载

锁相环(PLL)基本原理

压控振荡器的输出信号为:
第 19 页
在一般情况下，ωi 不一定等于ωo ，所以为了便于比较两者之间的相位差，现都以ωo t 为参考相位。这样 ui(t) 的瞬时相位为:
it i (t ) ot i o t i (t )
ot i (t )
其中:
第六节锁相环路的应用
一、集成锁相环芯片二、方波发生器三、PLL在调制解调技术中的应用四、PLL在空间技术上的应用五、PLL在稳频技术中的应用六、PLL在频率合成器中的应用
第 3 页
第一节锁相环路(PLL)及其反馈控制电路简介
在无线电技术中，为了改善电子设备的性能，广泛采用各种的反馈控制电路。常用的有自动相位控制（APC）电路，也称为锁相环路（PLL-Phase Locked Loop），自动增益控（AGC）电路以及自动频率控制（AFC）电路。
第 27 页
3．压控振荡器VOC
压控振荡器受环路滤波器输出电压uc(t) 的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相同，使得VCO输出信号的相位和输入信号的的相位保持某种关系，达到相位锁定的目的。
压控振荡器: 指输出频率与输入控制电压有对应关系的振荡电路(VCO)，频率是式中C0是零反向偏压时输入信号电压的函数的振荡器VCO，振荡器的工作状态或振荡回变容二极管的电容量；φ 路的元件参数受输入控制电压的控制，就可构成一个压控振荡器是变容二极管的结电压； γ 是结电容变化指数。
三、锁相环的基本原理
第 5 页
AGC电路接收方框图如图2-1所示。
图2-1 AGC电路的接收方框图
第 6 页
工作原理: 它的工作过程是输入信号经放大、变频、再放大后，到中频输出信号，然后把此输出电压经检波和滤波，产生控制电压，反馈回到中频、高频放大器，对他们的增益进行控制。所以这种增益的自动调整主要由两步来完成：第一，产生一个随输入信号而变化的直流控制电压 (叫AGC电压)；第二，利用AGC电压去控制某些部件的增益, 使接收机的总增益按照一定规律而变化。

锁相环CD4046 原理及应用

锁相环 CD4046 原理及应用锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图1所示。

图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小CO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：图2•1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

•2脚相位比较器Ⅰ的输出端。

•3脚比较信号输入端。

•4脚压控振荡器输出端。

•5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

(完整版)锁相环工作原理

基本组成和锁相环电路1、频率合成器电路频率合成器组成：频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO电路直接产生。

如图3-4所示。

在现在的移动通信终端中，用于射频前端上下变频的本振源（LO），在射频电路中起着非常重要的作用。

本振源通常是由锁相环电路（Phase-Locked Loop）来实现。

2.锁相环：它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域3.锁相环基本原理：锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。

⑶压控振荡器（VCO）：振荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。

在PLL中，压控振荡器实际上是把控制电压转换为相位。

1、压控振荡器的输出经过采集并分频；2、和基准信号同时输入鉴相器；3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压；4、控制VCO，使它的频率改变；5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。

锁相环电路是一种相位负反馈系统。

一个完整的锁相环电路是由晶振、鉴相器、R分频器、N分频器、压控振荡器（VCO）、低通滤波器（LFP）构成，并留有数据控制接口。

锁相环电路的工作原理是：在控制接口对R分频器和N分频器完成参数配置后。

晶振产生的参考频率（Fref）经R分频后输入到鉴相器，同时VCO的输出频率（Fout）也经N分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过LFP滤波，加到VCO的调制端，从而控制VCO的输出频率，使鉴相器两输入端的输入频率相等。

三相锁相环原理(一)

三相锁相环原理(一)三相锁相环简介•什么是三相锁相环？•锁相环的基本原理基本原理•基本元件：相位比较器、低通滤波器、增益放大器、VCO （Voltage Controlled Oscillator）•工作流程：1.通过相位比较器比较输入信号与反馈信号的相位差2.相位差经过低通滤波器进行平滑处理3.平滑后的信号经过增益放大器放大4.放大的信号作为VCO的控制电压，调节VCO的频率三相锁相环的特点•高精度的频率锁定能力•快速的跟踪能力•极低的噪声和抖动•抗干扰性强三相锁相环的应用•通信系统中的时钟恢复•激光锁模技术•信号生成和恢复•数字信号处理等领域三相锁相环的发展趋势•高集成度•低功耗•多功能化•高性能、高可靠性结语三相锁相环作为一种常用且重要的控制系统，广泛应用于各个领域。

随着科技的不断进步，它将越来越受到重视，并在各个方面得到不断优化和改进。

相信未来的三相锁相环将成为更加高效、稳定和可靠的控制技术。

什么是三相锁相环？三相锁相环是一种常见的控制系统，用于通过调节输出频率来实现输入和反馈信号之间的相位锁定。

它由相位比较器、低通滤波器、增益放大器和VCO（Voltage Controlled Oscillator）组成，可以用于许多领域，如通信系统、激光锁模技术和数字信号处理等。

锁相环的基本原理锁相环的基本原理是根据反馈信号和输入信号之间的相位差调整输出信号的频率，以实现相位锁定。

它主要通过以下几个步骤来实现：1.相位比较器：相位比较器比较输入信号和反馈信号的相位差，并生成一个误差信号。

2.低通滤波器：误差信号经过低通滤波器进行平滑处理，以去除高频噪声和干扰。

3.增益放大器：平滑后的信号经过增益放大器放大，以增强控制信号的幅度。

4.VCO控制：放大后的信号作为VCO的控制电压，调节VCO的频率，使其与输入信号的频率相匹配。

通过调节频率，锁相环实现了输入和反馈信号的相位锁定。

三相锁相环的特点三相锁相环具有以下几个特点：•高精度的频率锁定能力：三相锁相环可以实现非常精确的频率锁定，对输入信号的变化能够及时做出反应并进行调整。

锁相环

压控振荡器输出的信号为：
i (t ),o (t )
瞬时相位
uo (t ) U 2m cos[ot o (t )] U 2m coso 式中， 0 是为压控振荡器在输入控制电压为零或为直流
电压时的振荡频率，称为电路的固有振荡频率。设乘法器的增益系数为Am，则鉴相器输出的误差电压ud(t)
在控制电压的作用下，输出信号频率在固有频率的基础上按一定规律变化的振荡电路。
作用——使振荡频率向输入信号的频率靠拢，直至两者的频率相同，相位差恒定。
3 锁相环的基本组成分析
3、压控振荡器（VCO）
输入输出特性（线性）：
o(t ) o Aouc(t )
Ao
压控灵敏度
3 锁相环的基本组成分析
pe(t ) AdAoAF(p )sin e(t ) pi(t )
瞬时频差控制频差固有频差
捕捉过程—环路由失锁进入锁定的过程
捕捉带(Δωp )—— 环路由失锁状态进入锁定状态所允许信号频率偏离的最大值。
捕捉时间(τP )——环路由失锁状态进入锁定状态所需的时间
跟踪过程—环路维持锁定的过程
1 锁相环路概述一、基本概念（绪）
其中，当输出信号频率与输入信号频率相同时，输出信号与输入信号之间的相位差同步（相位差为常数）。故称为锁相环路，简称为锁相环。其中，频率相同是目的，相位同步（锁定）是手段。（具体）：锁相环将输入信号与输出信号间的相位进行比较，产生相位误差电压，来调整输出信号的频率，最终达到：相位锁定，信号同频。
则上式可写为
3 锁相环的基本组成分析
3、压控振荡器（VCO）
压控振荡器传递给鉴相器的反馈信号起作用的不是瞬时角频率而是它的瞬时相位。所以，VCO在锁相环中起了一次积分作用，因此也称为环路中的固有积分环节。对 o( t ) o Aouc(t ) 积分，得

模拟电子技术基础 7.3锁相环路(PLL)PPT课件

PD
LF
VCO
输入调频信号
输出解调信号
uＣ(t)
捕捉带＞输入调频信号的最大频偏
环路带宽＞输入调频信号中调制信号的频谱பைடு நூலகம்度
为实现不失真解调，要求：
2. 调幅波的同步检波
乘积型同步检波框图
AMXY
LPF
uO(t)
ur(t)
us(t)
同步信号利用PLL提取
2. 调幅波的同步检波
PDⅡ的输入信号只在上升沿起作用，故该PD能处理非常窄的脉冲。
工作波形
VCO输入
VDD
PDⅡ输出
u14
u3
u13
锁定指示：锁定时高电平失锁时低电平
u1
u9
PDⅡ称为鉴频鉴相器，因为：
o
uD(t)
PLL基本方程的含义？
PLL基本方程的含义？
7.3 锁相环路
可以锁定相位，可以消除频率误差,实现频率的无误差跟踪
主要要求：
掌握PLL的基本组成、工作原理和锁定的概念。
了解PLL的相位模型和基本方程。
了解PLL的捕捉与跟踪。
7.3 锁相环路
了解集成PLL和PLL的应用。
7.3.1 锁相环路基本原理
一、锁相环路基本组成
鉴相器（PD）：用以比较ui、 uo相位，输出反映相位误差的电压uD(t)
CMOS锁相环路CD4046简介
为数字PLL。内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。
具有电源电压范围宽（5~15V）、功耗低、输入阻抗高等优点。工作频率0~1MHz
内部VCO产生50%占空比的方波。输出电平可与TTL电平或CMOS电平兼容。
解调电压输出

第7章数字锁相环

《锁相技术》
第7章数字锁相环
《锁相技术》
图7-11 数字环路滤波器一般形式
第7章数字锁相环
3. 数字压控振荡器(DCO)数字压控振荡器的基本组成如图7-13所示。它由频率稳定的信号钟、计数器与比较器组成,其输出是一取样脉冲序列,脉冲周期受数字环路滤波器送来的校正电压控制。前一个取样时刻的校正电压将改变下一个取样时刻的脉冲时间的位置。 DCO在环路中又被称为本地受控时钟或本地参考时钟信号。
第7章数字锁相环
《锁相技术》
图7-2 触发器型鉴相器
第7章数字锁相环
(2) 奈奎斯特速率抽样鉴相器。该型鉴相器组成如图7-3所示。模数变换器(A/D)的抽样率按带通信号的取样定理选择，以使取样后信号含有充分的输入信号相位信息。
《锁相技术》
第7章数字锁相环
《锁相技术》
图7-3 奈奎斯特速率抽样鉴相器
图7-15 超前—滞后数字锁相环基本组成《锁相技术》
第7章数字锁相环
一、电路组成与说明电路实例是数字通信中常用的一种简单的超前—滞后位同步环路,未用序列滤波器,电路组成如图7-16所示。
《锁相技术》
第7章数字锁相环
《锁相技术》
图7-16 位同步数字环组成电路
第7章数字锁相环
二、环路位同步原理图7-18为图7-16方案内各点的波形图,这里为分析简便,以均匀变换的数字脉冲序列作为输入信号,它与随机的数字脉冲序列作用下环路取得位同步的原理是一样的。
《锁相技术》
第7章数字锁相环
《锁相技术》
图7-7 简单二元鉴相器
第7章数字锁相环
图 7-8 上的中相积分 — 抽样 — 清除电路是用来判断 DCO输出与码元转换边沿之间相位关系的。例如,中相积分区间跨在从正到负的两个码元之间,而积分结果为正,说明DCO时钟超前;积分结果为负,说明DCO时钟滞后;积分结果为零,相位准确对准。

锁相环的基本原理锁相环基本原理及其应用

锁相环的基本原理锁相环基本原理及其应用锁相环的基本原理锁相环基本原理及其应用锁相环及其应用所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL表示。

锁相环路是由鉴相器(简称PD)、环路滤波器（简称LPF或LF）和压控振荡器（简称VCO）三个部件组成闭合系统。

这是一个基本环路，其各种形式均由它变化而来PLL概念设环路输入信号v= Viomimsin(ωit+φi)环路输出信号v= Vosin(ωot+φo)——其中ωo=ωr+△ωo通过相位反馈控制，最终使相位保持同步，实现了受控频率准确跟踪基准信号频率的自动控制系统称为锁相环路。

PLL构成由鉴相器（PD）环路滤波器（LPF）压控振荡器（VCO）组成的环路。

PLL原理从捕捉过程→锁定A.捕捉过程（是失锁的）a. b.φi┈φi均是随时间变化的，经相位比较产生误差相位φe=φi-φo,也是变化的。

φe(t)由鉴相器产生误差电压v(t)=f(φde)完成相位误差—电压的变换作用。

v(t)为交流电压。

dc.v(t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由VCO产生d控制角频差△ω0,使ω0随ωi变化。

B.锁定（即相位稳定）a. b.一旦锁定φe(t)=φe∞（很小常数）v(t)= V（直流电压）ddω0≡ωi输出频率恒等于输入频率（无角频差，同时控制角频差为最大△ω0max, 即ω0=ωr＋△ω0max。

ωr为VCO固有振荡角频率。

）锁相基本组成和基本方程(时域)各基本组成部件鉴相器(PD)数学模式v(t)=AsinφdDe(t)相位模式环路滤波器(LPF) 数学模式v(t)=A(P) v(t)cFd相位模式压控振荡器(VCO)数学模式相位模式环路模型相位模式：指锁相环(PLL)输入相位和输出相位的反馈调节关系。

相位模型：把鉴相器,环路滤波器和压控振荡器三个部件的相位模型依次级联起来就构成锁相相位模型。

锁相环计算方法

2、理论分析计算与电路设计2.1 锁相环2.1.1 锁相环原理为了使系统产生稳定的载波，本系统设计中采用锁相环路。

锁相环路是一种反馈控制电路，将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位以达到与参考信号同频的目的。

由MC145152、MC12022及压控振荡器组成的锁相环路产生的载波的稳定度达到4×10-5，准确度达到3×10-5。

锁相环的总体框图如下：2.1.2 锁相环分频锁相环分频由参考分频和可编程分频组成，由MC145152及MC12022实现。

分频框图如下：图中PD 为数字鉴相器，f o 为压控振荡的输出频率（即发射频率）。

由于压控振荡器输出信号的频率比较大，MC145152无法对它直接分频，必须用MC12022芯片先进行预分频获得频率较小的信号。

MC12022内有64和63两种分频系数本设计中采用64分频，即P=64。

MC12022输出的信号进入MC145152进行再次分频后与参考信号进行相位比较，使载波达到与参考信号相同的稳定度。

本设计中参考信号通过晶振分频得到。

参考晶振（10.24MHz晶体振荡器，频率稳定度可达10-5～10-6）从MC145152芯片的OSCIN 、OSCOUT 接入，MC145152中的÷R 计数器对参考信号进行参考分频。

本设计中设置R ＝1024，即R A0R A1R A2＝101，对晶振频率进行1024分频得到10KHz 的参考频率信号。

用4位拨码开关设置R 的值，MC145152的参考分频系数如下：MC145152芯片集分频、鉴相于一体，内有÷A 减法计数器，÷N 减法计数器进行可编程分频。

分频系数N 、A 由并行输入的数据控制，本设计中通过单片机来控制N 、A,改变N 、A 的值即可实现频道的选择。

可编程分频的原理及计算如下：根据吞咽脉冲计数的原理：吞咽脉冲计数器开始计数时，M的初值为1，÷A和÷N两个计数器被置入预置数并同时计数，当计到A（P+1）个输入脉冲（f o）时，÷A计数器计完A个预置数，M变为0；此时÷A计数器被控制信号关闭，停止计数；而÷N计数器中还有N －A个数，它继续计（N－A）P个输入脉冲后，输出一个脉冲到鉴相器PD。

PLL锁相环原理

PLL是Phase-Locked Loop的缩写，中文含意为锁相环。

PLL锁相环基本上是一个闭环的反馈控制系统，它可以使PLL的输出可以与一个参考信号保持固定的相位关系。

它由鉴相器(Phase Detector,缩写为PD)、环路滤波器(Loop Filter,缩写为LF)和电压控制振荡器(Voltage Controlled Oscillator,VCO)三个基本部件组成,如图1所示。

以及某种形式的输出转换器组成。

为了使得PLL的输出频率是参考时钟的倍数关系，在PLL的反馈路径或（和）参考信号路径上还可以放置分频器。

锁相环原理是:压控振荡器产生周期性的输出信号，如果其输出频率低于参考信号的频率，鉴相器通过改变控制电压使压控振荡器的输出频率提高。

如果压控振荡器的输出频率高于参考信号的频率，鉴相器通过改变控制电压使压控振荡器的输出频率降低。

低通滤波器的作用是平滑电荷放大器的输出，这样在鉴相器进行微小调整的时候，系统趋向一个稳态。

锁相环原理

1锁相环的基本原理1.1 锁相环的基本构成锁相环路（PLL）是一个闭环的跟踪系统，它能够跟踪输入信号的相位和频率。

确切地讲，锁相环是一个使用输出信号（由振荡器产生的）与参考信号或者输入信号在频率和相位上同步的电路。

在同步（通常称为锁定）状态，振荡器输出信号和参考信号之间的相位差为零，或者保持常数。

如果出现相位误差，一种控制机理作用到振荡器上，使得相位误差再次减小到最小。

在这样的控制系统中，实际输出信号的相位锁定到参考信号的相位，因而我们称之为锁相环。

锁相环在无线电技术的许多领域，如调制与解调、频率合成、数字同步系统等方面得到了广泛的应用，已经成为现代模拟与数字通信系统中不可缺少的基本部件。

锁相环通常由鉴相器（PD），环路滤波器（LF）和压控振荡器（VCO）三个基本部件组成。

如图1-1所示：VCOLFPD图1-1 锁相环的基本构成在PLL中，PD是一个相位比较器，比较基准信号（输入信号）（t）与输出信号（t）之间的相位偏差，并由此产生误差信号；LF是一个低通滤波器，用来滤除中的高频成分，起滤波平滑作用，以保证环路稳定和改善环路跟踪性能，最终输出控制电压；VCO是一个电压/频率变换装置，产生本地振荡频率，其振荡频率受控制，产生频率偏移，从而跟踪输入信号的频率。

整个锁相环路根据输入信号与本地振荡信号之间的相位误差对本地振荡信号的相位进行连续不断的反馈调节，从而达到使本地振荡信号相位跟踪输入信号相位的目的。

1.1.1 鉴相器鉴相器是一个相位比较器，比较两个输入信号的相位，产生误差相位，并转换为误差电压。

鉴相器有多种类型，如模拟乘法器型、取样保持型、边沿触发数字型等，其特性也可以是多种多样的，有正弦特性、三角特性、锯齿特性等，作为原理分析，通常使用正弦特性的鉴相器，理由是正弦理论比较成熟，分析简单方便，实际上各种鉴相特性当信噪比降低时，都趋向于正弦特性。

常用的正弦鉴相器可以用模拟乘法器与低通滤波器的串接作为模型，如图1-2所示。

《数字锁相环》PPT课件

1所示，它由A/D、数字计算器和D/A三部分组成。
图7-11 数字环路滤波器一般形式
•
3. 数字压控振荡器(DCO)数字压控振荡器的基本组成如图7-13所示。它由频
率稳定的信号钟、计数器与比较器组成,其输出是一取样脉冲序列,脉冲周期受数字
环路滤波器送来的校正电压控制。前一个取样时刻的校正电压将改变下一个取样
时刻的脉冲时间的位置。DCO在环路中又被称为本地受控时钟或本地参考时钟信
号。
图7-12 数字环路滤波器的模拟实现形式
图7-13 数字压控振荡器的基本组成方案
•
数字压控振荡器的含义可用数学式子表示。对于第k个取样周期Tk,有
•
式中T０/N为DCO周期相对于中心周期To变化的最小单位。当无控制时,y k-1=0
•
若要设计一个受350MHz时钟控制的DCO,而为得到小于7.5°的环路量化相差,
输入信号最高工作频率fo应按下式计算:
2 360o fo 7.5o
N
fc
fo
7.5o 360o
fc
7.5o 360o
350
7.29MHz
第2节位同步数字环实例
•
上述四种类型数字锁相环都可实现FM解调、位同步提取等功能。对于位同步提
•
二、环路位同步原理
•
图7-18为图7-16方案内各点的波形图,这里为分析简便,以均匀变换的数字脉
很大影响。
图7-1 数字锁相环一般组成
•
1. 触发器型数字锁相环(FF—DPLL)该环路利用一双稳态触发器作数字鉴相器，
其状态分别受输入信号与本地受控时钟信号的正向过零点触发,产生的置位与复位脉
冲状态变化之间间隔就反映着两信号之间相位误差。

锁相环基本原理

锁相环基本原理锁相环基本原理⼀个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1，Ud = Kd (θi –θo) U F = Ud F （s ）θiθo 图1⼀．鉴相器（PD ）构成鉴相器的电路形式很多，这⾥仅介绍实验中⽤到的两种鉴相器。

异或门的逻辑真值表⽰于表1，图2是逻辑符号图。

表1图2从表1可知，如果输⼊端A 和B 分别送 2π⼊占空⽐为50%的信号波形，则当两者存在相位差?θ时，输出端F 的波形的占空⽐与?θ有关，见图3。

将F 输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与?θ有关，这样，我们就可以利⽤异或门来进⾏相位到电压 ?θ的转换，构成相位检出电路。

于是经积图3分器积分后的平均值（直流分量）为： UU=Vdd*?θ/π (1) Vcc不同的?θ，有不同的直流分量Vd 。

?θ与V 的关系可⽤图4来描述。

从图中可知，两者呈简单线形关 1/2Vcc 系：Ud = Kd *?θ (2)1/2ππ?θ Kd 为鉴相灵敏度图4FO o U K dtd =θVPDLPFVCOUiUoVA B F__F = A B + A B F B A2．边沿触发鉴相器前已述及，异或门相位⽐较器在使⽤时要求两个作⽐较的信号必须是占空⽐为50%的波形，这就给应⽤带来了⼀些不便。

⽽边沿触发鉴相器是通过⽐较两输⼊信号的上跳边沿（或下跳边沿）来对信号进⾏鉴相，对输⼊信号的占空⽐不作要求。

⼆．压控振荡器（VCO ）压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是⼀种电压——频率变换器。

VCO 的特性可以⽤瞬时频率ω0（t ）与控制电压U F （t ）之间的关系曲线来表⽰。

未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为⾃由振荡频率ωom ，或中⼼频率，在VCO 线性控制范围内，其瞬时⾓频率可表⽰为：ωo （t ）= ωom + K 0U F （t ）式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。

简要叙述锁相环的基本原理

简要叙述锁相环的基本原理锁相技术作为光伏并网逆变器的一项重要技术，受到了人们广泛的关注，如何准确快速地锁住电网相位，不仅对于能量充分利用有重大意义，同时对于并网逆变器本身的稳定性也具有相当的意义[1]。

实现锁相的方法有过零点电压检测法，基于dq旋转坐标变换[2]的方法和基于αβ旋转坐标变换的方法来实现锁相等。

过零点电压检测法[3]虽然简单易实现，但对于电网电压畸变敏感，容易失效，而后两种锁相精度高，动态效果好，能满足实际要求。

为此本文分别说明了两种锁相技术的原理，并且通过对两种PLL的PI控制器参数的设置来比较响应速度和频率超调量指标来分析这两种技术的优缺点。

1.锁相环的工作原理1.1锁相环的基本原理锁相环在电力系统中的基本任务是通过快速且准确地检测出电网信号并且跟踪电网信号的频率和相位。

锁相环由三个基本的部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。

鉴相器它把输入信号Si（t）和压控振荡器的输出信号So（t）的相位进行比较，产生对应于两个信号相位差的误差电压Se（t）。

环路滤波器的作用是滤除误差电压Se（t）中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。

压控振荡器受控制电压Sd（t）的控制，改变系统内部的相位和频率，使之于电网电压一致.1.2基于dq 坐标变换的锁相环分析1.基于dq 坐标变换的锁相环的机构框图基本结构如图1所示，将三相电网电压向量u a，u b，u c经Clark变换使静止的三相坐标系变换成两相正交的静止向量：式中：U P为电压的幅值，1 为电网输入相位角。

对电压信号进行Clark变换得：经过同步旋转坐标的Park变换得：由式可知，基于dq 坐標变换的锁相环将U q作为控制对象，在相位锁定时为U q=0，通过闭环控制使与1同步变换来完成锁相.1.3基于αβ 坐标变换的锁相环分析2.基于αβ坐标变换的锁相环的机构框图基本结构如图2所示，将三相电网电压向量u sa，u sb，u sc经Clark变换使静止的三相坐标系变换成两相正交的静止向量从而得到电压矢量的位置角：当Δθ很小时，由三角函数的公式得：基于αβ 坐标变换的锁相环是通过的闭环控制是通过PI控制器来控制Δθ为零，其中的电压的实际相位角，这样就能完成锁相。

锁相环简介

锁相环的原理、电路构成及其在电路设计中作用锁相：相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL（Phase Locked Loop）。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

构成：锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。

锁相环可以分为模拟锁相环和数字锁相环。

在电路设计中的作用：自动完成两个电信号的相位的同步。

锁相环:为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC（机电自动化控制系统）,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复,达到锁频的目的。

它是能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

鉴相器（又称相位比较器）用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud 。

Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器的控制电压Uc。

Uc作用于压控振荡器的结果是把它的输出振荡频率f拉向环路输入信号频率fi，当二者相等时，环路被锁定，称为入锁。

维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。

环路滤波器它是滤波器中的一种类型，因为这种滤波器使用在环路中，因此得名环路滤波器，它是PLL(锁相环)电路中的重要组成部分，具有低通性质，滤除Ud 中的噪声和干扰成分。

压控振荡器指输出频率与输入控制电压有对应关系的振荡电路(VCO)，频率是输入信号电压的函数的振荡器VCO，振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。

在锁相环环路中，输入控制电压是误差信号电压，压控振荡器是环路中的一个受控部件。

锁相环工作原理

锁相环工作原理锁相环是一种常用于频率合成和时钟恢复的电路。

它通过对输入信号进行频率和相位的调整，使其与参考信号保持同步。

锁相环广泛应用于通信、雷达、测量仪器等领域。

一、基本原理锁相环由相位比较器、低通滤波器、电压控制振荡器（VCO）和分频器组成。

其工作原理如下：1. 参考信号输入：外部提供一个稳定的参考信号，作为锁相环的参考频率。

2. 相位比较：将输入信号与参考信号进行相位比较，得到相位误差信号。

3. 低通滤波：将相位误差信号经过低通滤波器滤波，得到平滑的控制电压。

4. 控制振荡器调频：将控制电压作为输入，控制电压控制振荡器的频率，实现频率的调整。

5. 分频：将控制振荡器的输出信号进行分频，得到反馈信号。

6. 反馈：将分频后的信号与输入信号进行相位比较，得到新的相位误差信号。

通过不断的相位比较、滤波和调频，锁相环可以实现输入信号与参考信号的同步。

二、工作过程锁相环的工作过程可以分为锁定和跟踪两个阶段。

1. 锁定阶段：在初始状态下，锁相环的输出与输入信号存在相位差。

相位比较器将输入信号与参考信号进行比较，得到相位误差信号。

经过低通滤波器滤波后，控制电压作用于VCO，调整其频率。

经过分频器分频后，反馈信号与输入信号再次进行相位比较，得到新的相位误差信号。

通过不断的反馈和调节，相位误差逐渐减小，最终锁定在一个稳定的值，输出信号与参考信号同步。

2. 跟踪阶段：当输入信号发生频率或者相位变化时，锁相环需要跟踪这些变化。

相位比较器检测到相位误差信号增大，低通滤波器将其平滑后，调节VCO的频率。

通过分频器反馈信号与输入信号进行相位比较，得到新的相位误差信号。

锁相环通过不断的反馈和调节，使输出信号重新与输入信号同步。

三、应用领域锁相环在许多领域中都有广泛的应用，包括但不限于以下几个方面：1. 频率合成：锁相环可以将一个稳定的参考信号与一个可调频率的振荡器相结合，生成一个具有所需频率的输出信号。

这在通信系统、雷达系统等需要精确频率合成的应用中非常重要。

锁相环原理及应用

锁相电路（PLL）及其应用自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。

它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。

在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的范围内。

目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。

一、锁相环路的基本工作原理1．锁相环路的基本组成锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。

图1 锁相环路的基本组成框图将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。

因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。

所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。

在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。

当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。

因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。

2．锁相环路的捕捉与跟踪过程当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。

《锁相环路》课件

环路滤波器
01
环路滤波器是锁相环路中的重要组成部分，用于滤除
鉴相器输出信号中的高频分量，以减小噪声和干扰。
02
它通常由RC电路或运算放大器构成，能够实现低通
滤波功能。
03
环路滤波器的参数设置对锁相环路的性能有很大影响
，需要根据实际情况进行调整。
压控振荡器
01
压控振荡器是锁相环路中的输出信号源，用于产生调频或调相的输出信号。
05
锁相环路的设计与实现
设计原则与步骤
设计原则：稳定性、准确性、可靠性、易实现性。
1. 确定系统参数和性能指标。
3. 进行理论分析和仿真验证。
设计步骤
2. 选择合适的元件和电路结构。
4. 优化设计并进行实验测试。
实现方法与技巧
实现方法：硬件实现、软件实现、软硬件结合实现。
01
1. 选择合适的元件和电路，确保稳定性。
跟踪速的频率与相位精度
频率精度
锁相环路输出信号的频率与输入信号的频率之间的误差。
相位精度
锁相环路输出信号的相位与输入信号的相位之间的误差。
抗干扰性能与稳定性
抗干扰性能
锁相环路在存在噪声或干扰的情况下，保持锁定状态的能力。
稳定性
锁相环路在各种工作条件下，性能参数的变化情况，以及环路对参数变化的适应能力。
输出信号的调整与控制
调整环路参数
根据误差信号调整环路参数，如环路滤波器的增益、相位滞后等，以控制环路输出信号的相位。
控制环路状态
通过调整环路参数，控制环路的锁定状态，使环路输出信号的相位与输入信号保持一致。
04
锁相环路的性能指标
锁定时间与跟踪速度
锁定时间

锁相环原理

§1-2锁相环路的工作原理锁相环路实质上是一个相差自动调节系统。

为了掌握环路的工作原理，理解环路工作过程中发生的物理现象，必须导出环路的相位数学模型和微积分方程。

为此，首先必须了解组成基本锁相环路各部件的功能模型，然后串联起来就组成了锁相环路的相位数学模型，最后列出微积分方程。

§1-2-1 主要部件的功能模型锁相环路由三个基本部件组成如图1－1所示。

图中v i(t)和v o(t)分别表示环路的图1－1基本锁相环路的组成输入、输出信号电压。

现将三个基本部件的工作原理分述如下：1、鉴相器鉴相器的任务是对它的两个输入信号进行比较。

当环路锁定时，鉴相器输出正比于这两个输入信号相位差的直流电压V d。

鉴相器的电路形式很多，有模拟的、取样的和数字的。

作为原理分析，通常使用正弦特性的鉴相器。

理由是正弦理论比较成熟，分析简单方便，实际上各种鉴相特性当信噪比降低时，都趋向于正弦特性。

原则上，任何一种理想的模拟乘法器都可以作为具有正弦特性的鉴相器，如图1－2所示。

输入信号v i(t)和压控振荡器的输出信号v o(t)分别加到乘法器的两个输入端。

设输入信号为v i(t)=V i sin[ωi t+θi(t)](1-1)式中，V i为输入信号的振幅；ωi为输入信号的角频率；θi(t)为输入信号以其载波相位ωi t为参考的瞬时相位。

压控振荡器输出信号为v o(t)=V o cos(ωo t+θo(t))(1－2)式中，V0为压控荡器输出信号的振幅；ωo为压控荡器固有角频率；θo (t)为压控振荡器输出的信号以其固有振荡相位ωo t 为参考的瞬时相位。

图1－2等效鉴相器(乘法器)一般情况下，两个输入信号的频率是不相同的。

但是，相位比较只有在相同频率情况下才有意义，所以为了适应鉴相器进行同频比相的需要，现统一以压控振荡器固有振荡相位ωo t 为参考。

故需重新定义v i (t)的瞬时相位。

现将输入信号瞬时相位改写为[ωi (t)+θi (t)]=ωo t+[(ωι−ωο)t+θi (t)]=ωo t+θ1(t)(1－3)式中，θ1(t)=(ωι−ωο)t+θi (t)=Δωo t+θi (t)(1－4)这里θ1(t)是以固有振荡相位ωo t 为参考的输入信号瞬时相位。