2010~2011学年武汉大学计算机组成原理AB类AB卷及答案
2010武汉大学数字逻辑试题答案
D2 D1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 状态表
Q3n 1
0 0 1 1 0 0 1 1
n 1 Q2
n 1 Q2
Q1n 1
0 1 0 1 1 0 1 0
0 1 0 1 0 1 0 1
Q3n 1
0 0 1 1 0 0 1 1
Q1n 1
0 1 0 1 1 0 1 0
6．11 8．增加冗余项，增加惯性延迟环节，选通法
6． A
7．B
8． A
画出 F 的卡诺图，圈为 1 的项，得到最简与一或表达式 F AD B D 。
四、解答（每小题 12 分，共 24 分） 1． （ 1）写出输出函数表达式并化简
F AB A B C AB A B C AB A B C AB A B C A B AB C AB A B C A B C A B C A B C
Si m1 m2 m4 m7 m1 m2 m4 m7 Ci m3 m5 m6 m7 m3 m5 m6 m7
（4）画逻辑图
2． （1）QDQCQBQ A：寄存器状态输出端；DCBA：并行数据输入端；DR：右移串行数据输入端； DL：左移串行数据输入端； CLR ：清零端， CLR =0 时，QDQCQBQ A=0000，正常工作时 CLR =1； CP：工作脉冲；S 1S0：工作方式控制端，可控制实现右移、左移、并入、保存。 （2）a、因为序列周期 TP =8，所以需要移位寄存器的级数 n≥ 3，假设选择 QDQC QB 三位，要产 生的序列从右移串行输入端 DR 输入，在 CP 作用下，经 QDQCQB 右移从 QB 端一位一位串行输出， QDQCQB 的初态应为最先输出的右边三位，即 000。 b、令 CLR =0，使 QDQCQB=000。 c、 再令 CLR =1， S 1S0=01， 在 CP 作用下， DR 端依次输入 10111000， 即可从 QB 端循环产生 11101000 序列。
武汉大学学年第一学期计算机组成原理试卷
武汉大学2009-2010学年第二学期计算机组成原理试卷一、选择题（共20分，每题1分）1．CPU响应中断的时间是______。
A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。
2．下列说法中______是正确的。
A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存；C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3．垂直型微指令的特点是______。
A．微指令格式垂直表示；B．控制信号经过编码产生；C．采用微操作码；D．采用微指令码。
4．基址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址；C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由______两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。
A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。
7．在运算器中不包含______。
A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。
8．计算机操作的最小单位时间是______。
A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。
9．用以指定待执行指令所在地址的是______。
A．指令寄存器；B．数据计数器；C．程序计数器；D．累加器。
10．下列描述中______是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C．所有的数据运算都在CPU的控制器中完成；D．以上答案都正确。
11．总线通信中的同步控制是______。
计算机组成原理期末考试试题及答案(K12教育文档)
(完整)计算机组成原理期末考试试题及答案(word版可编辑修改)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整)计算机组成原理期末考试试题及答案(word版可编辑修改)）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(完整)计算机组成原理期末考试试题及答案(word版可编辑修改)的全部内容。
计算机组成原理试题一、选择题（共20分，每题1分）1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。
A．立即数和栈顶；B．暂存器；C．栈顶和次栈顶；D．累加器。
2．______可区分存储单元中存放的是指令还是数据。
A．存储器；B．运算器；C．控制器;D．用户。
3．所谓三总线结构的计算机是指______.A．地址线、数据线和控制线三组传输线.B．I/O总线、主存总统和DMA总线三组传输线；C．I/O总线、主存总线和系统总线三组传输线；D．设备总线、主存总线和控制总线三组传输线．。
4．某计算机字长是32位，它的存储容量是256KB,按字编址，它的寻址范围是______。
A．128K;B．64K；C．64KB；D．128KB。
5．主机与设备传送数据时,采用______，主机与设备是串行工作的。
A．程序查询方式；B．中断方式；C．DMA方式；D．通道。
6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示 -1,补码可以表示 -1;B．三种机器数均可表示 -1；C．三种机器数均可表示—1，且三种机器数的表示范围相同；D．三种机器数均不可表示—1。
7．变址寻址方式中，操作数的有效地址是______。
(附解析)武汉大学计算机基础2010试卷
武汉大学2010-2011上学期期末考试计算机基础期末考试试题献给电商可爱的宝贝们！（谢谢景秋妈妈，祝你爬树愉快！）1.下列一组数中，其值最大的是：（ A ）A.(11011001)2B.(75)10C.(37)8D.( A7)16=1672.在微型计算机中，应用最普遍的字符编码是（ C ）A.BCD码B.补码C.ASCII码D.汉字编码解释：BCD码是一种二进制编码形式，用于二进制和十进制之间的转换；汉字编码是一种为汉字设计的一种便于输入计算机的代码；ascii码是目前计算机中用得最广泛的字符集及其编码3．用来表示计算机辅助教学的英文缩写是：（ C ）A.CADB.CAMC.CAID.CAT解释：CAD（Computer Aided Design）计算机辅助设计，CAM(computer Aided Manufacturing)计算机辅助制造，CAI（Computer Aided Instruction）计算机辅助教学，CAT（Computer Aided Translation）计算机辅助翻译或Computer Aided Testing 计算机辅助测试4.十进制整数转化为二进制的方法是：（ D ）A.乘2取整法B.除2取整法C.乘2取余法D.除2取余法5．下面说法中正确的是（ B ）A. 一个完整的计算机系统是由微处理器、存储器和输入/输出设备组成B. 计算机区别于其他计算工具的主要特点是能存储程序和数据C. 电源关闭后，ROM中的信息会丢失D. 16位字长计算机能处理的最大数是16位十进制解释：一个完整的计算机系统是由硬件系统和软件系统组成的，计算机的硬件系统是由运算器、控制器、存储器、输入设备和输出设备五个部分组成，运算器和控制器组成了计算机的微处理器也称中央处理器；ROM是半导体只读内存存储器，不会在电源关闭后丢失信息，会丢失信息的是RAM半导体随机存取内存存储器；计算机处理的是二进制数。
《计算机组成原理》武汉大学2009级期末考试试题B类B卷+答案
武汉大学计算机学院2010-2011学年第一学期2009级《计算机组成原理》期末考试试题B 类B 卷(闭卷)学号_____________ 班级 _________ 姓名_____________ 成绩________ 一、单项选择题（每小题2分，共20分） 1、机器运算发生溢出的根本原因是 _______。
A ．数据的位数有限B ．运算中将符号位的进位丢弃C ．运算中将符号位的借位丢弃D ．数据运算中的错误2、在Cache 更新时，把数据同时写入Cache 和主存的策略是 _________。
A ．写直达 B ．写回法C ．按写分配法D ．不按写分配法 3、层次化存储器结构的设计是依据 _________ 原理。
A ．存储器周期性B ．存储器强制性C ．访存局部性D ．容量失效性4、在虚拟存储器中为了提高主存的命中率，可以采取的措施是 _______。
A ．增大主存容量 B ．增大辅存容量C ．增大Cache 容量D ．将LRU 算法改为FIFO 算法 5、以下错误的叙述是 _______。
A ．RAID0采用镜像盘B ．RAID1采用磁盘镜像C ．RAID2采用海明码校验D ．RAID3采用奇偶校验 6、在采用增量方式的微指令中，下一条微指令的地址 ________。
A ．在微指令计数器中 B ．在微指令寄存器中C ．在程序计数器中D ．在本条微指令的顺序控制字段中 7、垂直型微指令的特点是 _______。
A ．微指令格式垂直表示B ．控制信号经过编码C ．采用微操作码D ．多层次表示8、组合逻辑控制器中，微操作信号的形成主要与 _______信号有关。
A ．指令操作码 B ．指令译码信号和时钟 C ．指令地址码 D ．状态信号与条件 9、通道处理器不具备______功能。
A ．中断B ．DMAC ．程序控制D ．数据运算 10、硬盘的输入输出适合采用 _______方式。
A ．程序查询B ．程序中断C ．DMAD ．IOP二、运算方法与运算器分析题（共20分）一种（7，4）海明码的定义为：由4个信息位4321,,,x x x x 按以下模2加法运算方式构成3个校验位321,,c c c ：)2(mod )2(mod )2(mod 421343223211x x x c x x x c x x x c ++=++=++= 将这些信息位和校验位构成码字w ，即{}{}76543213214321,,,,,,,,,,,,w w w w w w w c c c x x x x w ==1、（10分）计算相应的（7，4）海明码的全部码字。
武汉大学计算机学院数字逻辑2010级(A卷A类)期末考试卷
武汉大学计算机学院2010～2011学年第二学期2010级《数字逻辑》期未考试试卷（闭卷）A卷（A类）学号班级姓名成绩全部答案均要求写在答题纸上，写在试卷上无效。
一、填空题（每空1分，共14分）1．若x=－0.1011，则[x]补=（）。
2．（10110.1）2=（）10=（）8=（）163．8421BCD码100100010111对应的十进制数是（）。
4．时序逻辑电路由（）和（）组成。
5．F（ABC）=AB＋DC的反函数是（），对偶函数是（）。
6．欲使JK触发器在CP有效跳沿作用下的次态与现状相反，则JK的取值应为（）。
7．一个矩形波信号从与非门输入端传到输出端所延迟的时间叫（）。
8．消除组合逻辑电路竞争险象的常用方法有（）、（）、（）。
二、单项选择题（每小题2分，共16分）从下面每题的四个答案中，选择唯一正确的答案代号填入括号内。
1．在一个给定的数字波形中，其周期为脉冲宽度的两倍，则占空比为（）。
A．100% B．200% C．50% D．150%2．具有三种输出状态的门是（）。
A．与门B．或门C．OC门D．三态门3．维持阻塞D触发器是时钟的（）触发的。
A．上升沿B．下降沿C．高电平D．低电平4．电平异步时序逻辑电路的分析工具是（）。
A．真值表、卡诺图B．状态表、状态图C．功能表、波形图D．流程表、总态图5．欲把正弦波变换为同频率的矩形波，应选择（）。
A．多谐振荡器B．施密特触发器C．单稳态触发器D．J-K触发器6．对完全给定状态表中的7个状态A、B、C、D、E、F、G进行化简，若有（A、B），（B、C），（E、F）等效，则最简状态表中只有（）个状态。
A．4 B．5 C．3 D．67．用PLA实现组合逻辑电路功能，通常要将函数表达式表示成（）。
A．最小项表达式B．最简与一或式C．最大项表达式D．一般或一与式8．下列集成电路芯片中，（）属于时序逻辑电路。
A．计数器74193 B．三-八译码器74138 C．多路选择器74153 D．优先编码器74148三、化简题（8分）用卡诺图把F（ABCD）=∑m（1，3，13，15）＋∑d（6，9，11，14）化成最简与一或式。
计算机组成原理试题及答案(考试资料)(K12教育文档)
计算机组成原理试题及答案(考试资料)(word版可编辑修改)编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（计算机组成原理试题及答案(考试资料)(word版可编辑修改)）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为计算机组成原理试题及答案(考试资料)(word版可编辑修改)的全部内容。
组成1一、选择题 (每小题选出一个最合适的答案，每小题2分，共20分）1、若十进制数为37。
25,则相应的二进制数是（）.（A）100110.01 （B)110101.01 （C) 100101。
1 （D）100101.012、若［x]反=1.1011，则x=（A）—0。
0101 （B）—0.0100 （C）0。
1011 （D）-0。
10113、某机器字长16位，含一位数符，用补码表示,则定点小数所能表示的最小正数是（）。
（A）2-15 （B）216 （C）2-1 （D）1-2-154、若采用双符号位补码运算，运算结果的符号位为10，则（）。
（A）产生了负溢出（下溢) (B）产生了正溢出(上溢）（C）运算结果正确,为负数（D）运算结果正确,为正数5、在用比较法进行补码一位乘法时,若相邻两位乘数yiyi+1为01时，完成的操作是（）。
（A)无 (B）原部分积+［X]补，右移一位（C）原部分积+[-X］补，右移一位（D）原部分积+［Y］补，右移一位6、堆栈指针SP的内容是( ）.（A)栈顶地址 (B）栈底地址（C）栈顶内容（D）栈底内容7、在寄存器间接寻址方式中,操作数是从（ ).(A)主存储器中读出 (B)寄存器中读出（C)磁盘中读出（D）CPU中读出8、在微程序控制器中，一条机器指令的功能通常由（ )。
《计算机组成原理》武汉大学2009级期末考试试题B类B卷+答案
武汉大学计算机学院2010-2011学年第一学期2009级《计算机组成原理》期末考试试题B 类B 卷(闭卷)学号_____________ 班级 _________ 姓名_____________ 成绩________ 一、单项选择题（每小题2分，共20分） 1、机器运算发生溢出的根本原因是 _______。
A ．数据的位数有限B ．运算中将符号位的进位丢弃C ．运算中将符号位的借位丢弃D ．数据运算中的错误2、在Cache 更新时，把数据同时写入Cache 和主存的策略是 _________。
A ．写直达 B ．写回法C ．按写分配法D ．不按写分配法 3、层次化存储器结构的设计是依据 _________ 原理。
A ．存储器周期性B ．存储器强制性C ．访存局部性D ．容量失效性4、在虚拟存储器中为了提高主存的命中率，可以采取的措施是 _______。
A ．增大主存容量 B ．增大辅存容量C ．增大Cache 容量D ．将LRU 算法改为FIFO 算法 5、以下错误的叙述是 _______。
A ．RAID0采用镜像盘B ．RAID1采用磁盘镜像C ．RAID2采用海明码校验D ．RAID3采用奇偶校验 6、在采用增量方式的微指令中，下一条微指令的位置 ________。
A ．在微指令计数器中 B ．在微指令寄存器中C ．在程序计数器中D ．在本条微指令的顺序控制字段中 7、垂直型微指令的特点是 _______。
A ．微指令格式垂直表示B ．控制信号经过编码C ．采用微操作码D ．多层次表示8、组合逻辑控制器中，微操作信号的形成主要与 _______信号有关。
A ．指令操作码 B ．指令译码信号和时钟 C ．指令位置码 D ．状态信号与条件 9、通道处理器不具备______功能。
A ．中断B ．DMAC ．程序控制D ．数据运算 10、硬盘的输入输出适合采用 _______方式。
A ．程序查询B ．程序中断C ．DMAD ．IOP二、运算方法与运算器分析题（共20分）一种（7，4）海明码的定义为：由4个信息位4321,,,x x x x 按以下模2加法运算方式构成3个校验位321,,c c c ：)2(mod )2(mod )2(mod 421343223211x x x c x x x c x x x c ++=++=++= 将这些信息位和校验位构成码字w ，即{}{}76543213214321,,,,,,,,,,,,w w w w w w w c c c x x x x w ==1、（10分）计算相应的（7，4）海明码的全部码字。
计算机组成原理(B)答案
《计算机组成原理》试卷参考答案一、简答题1、答：动态刷新周期的安排方式有以下3种：集中刷新方式――在要求的时间间隔内集中安排所有刷新周期，其余时间用于正常访存工作。
分散刷新方式――将各刷新周期分散地安排在各存取周期之后，即将每个存取周期分为两部分，前半期用于正常读/写或保持，后半期用于刷新。
异步刷新方式――按芯片阵列地行数决定所需要的刷新周期数，并将各刷新周期分散安排在刷新要求的时间间隔中，每隔一固定时间提出一次刷新请求，安排一个刷新周期。
2、答：组合逻辑控制方式是直接通过逻辑门电路产生微命令的，因而它的主要优点是产生微命令的速度很快。
其主要缺点有：一、设计不规整，因而难于实现设计自动化；二、采用硬连逻辑，不易修改和扩展指令系统的功能。
组合逻辑控制方式主要用于高速计算机或小规模计算机中。
3、答：总线是将信息以一个或多个源部件传送到一个或多个目的部件的一组传输线。
通俗的说，就是多个部件间的公共连线，用于在各个部件之间传输信息。
系统总线上传送的信息通常分为地址、数据、控制信息。
4、答：指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示；CPU周期也称为机器周期；而一个CPU周期又包含若干个时钟周期（也称为节拍或T周期）5、答：一、直接程序传送方式二、程序中断传送方式三、DMA传送方式二、判断题√√√×√三、拟定指令流程与微命令序列指令流程：FT：M→IR，PC+1→PCDT：R3→MARM→MDR→DET：R2+D→MDRMDR→MPC→MAR取指周期微命令序列：FT：EMAR，R，SIR，PC→A，A+1，DM，CPPC，1→ST，CPT(#P),CPFT(#P), CPST(#P), CPDT(#P), CPET(#P)四、存储器设计1、存储器单元数为220＝1M，每个存储单元存放一个32位的字，故最多可存储1M×32位＝4MB的信息。
用4片512K×8位/片的SRAM芯片进行位扩展，构成一个512×32位的存储模块，用2个这样的存储模块做字扩展即可构成1M×32的存储空间，所以需要8片512K×8位/片的芯片。
武汉大学计算机学院计算机系统结构级A卷B卷及答案
武汉大学计算机学院计算机系统结构级A卷B卷及答案Document serial number【UU89WT-UU98YT-UU8CB-UUUT-UUT108】《计算机系统结构》2004级期末考试试卷（A）一、单项选择题（每小题2分，共20分）1.对汇编语言程序员透明的是()。
A.指令寄存器B.中断字寄存器C.通用寄存器D.条件码寄存器2. RISC不采用的实现技术是（）。
A.重叠寄存器窗口B.以固件为主C.优化编译D.优化延迟转移3.对于浮点数，在字长和表数精度一定的条件下，尾数基值越大，表数效率（）。
A.变低B.变高C.不变D.单调下降4.字节多路通道的“数据宽度”是（）。
A.单字节B.双字节C.定长数据块D.不定长数据块5.在有通道处理机的I/O系统中，用户通过（）来向系统提出访问I/O 设备的申请A.通道指令B.广义指令C.无链通道指令D.中断指令6.在先行控制技术的实现中，对主存储器操作优先级最高的部件是（）。
A.先行读数栈B.后行写数栈C.先行指令栈D.先行操作栈7.在处理数据相关时，采用相关专用通道（旁路）技术，主要是解决（）相关。
D.任何8.在页式虚拟存储器中，页面失效和页面争用有可能同时发生的条件是主存中的页面数（）。
（注：下式中的p为主存地址中的实页字段）A.大于2p页B.等于2p页C.小于2p页D.不等于2p页9.在Cache-主存系统中，块冲突概率最高的地址映像方式是（）。
A.全相联映像B.直接映像C.组相联映像D.段相联映像10.能够实现矩阵转置变换的单级互连网络是（）。
A.立方体B.全混洗D.交换二、填空题（每小题2分，共20分）1．在30MHz的标量处理机上执行一目标程序，设每条指令的平均CPI=。
其CPU速率为（）MIPS2．8位十六进制IEEE754单精度浮点数BE200000H，表示的十进制数为（）。
3．某I/O系统有两个选择通道，每个通道上都接有速率分别为500、450、600和500（KB/S）的四台设备。
计算机组成原理试卷B卷答案
《计算机组成原理》课程期末考试卷答案一.选择题(每小题1分,共10分)1.若x=1011,则[x]补=( A )｡A､01011 B､1011 C､0101 D､101012.设某浮点数共12位｡其中阶码含1位阶符共4位,以2为底,补码表示;尾数含1位数符共8位,补码表示,规格化｡则该浮点数所能表示的最大正数是( D)｡A､27B､28* (1-2-7) C､28D､27* (1-2-7)3.微程序存放在( C)｡A､主存中B､堆栈中C､只读存储器中D､磁盘中4.在微程序控制方式中,机器指令和微指令的关系是( B)｡A､每一条机器指令由一条微指令来解释执行B､每一条机器指令由一段(或一个)微程序来解释执行C､一段机器指令组成的工作程序可由一条微指令来解释执行D､一条微指令由若干条机器指令组成5.在指令格式中,采用扩展操作码设计方案的目的是( C)｡A､减少指令字长度;B､增加指令字长度;C､保持指令字长度不变而增加指令操作的数量;D､保持指令字长度不变而增加寻址空间.6.指示当前指令的地址的部件是( A)｡A､程序计数器B､累加计数器C､中断计数器D､程序状态字7.中断向量地址是( C)｡A､子程序入口地址 B､中断服务程序入口地址C､中断服务程序入口地址的地址D、中断类型号8.设相对寻址的转移指令占两个字节,第一字节是操作码,第二字节是相对位移量(用补码表示)｡每当CPU从存储器取出第一个字节时,即自动完成(PC)+1→PC｡设当前PC的内容为2008H,要求转移到2001H地址,则该转移指令第二字节的内容应为( B )｡A､07H B､F7H C､F8H D､F9H9.设某机有五个中断源L0,L1,L2,L3,L4,按中断响应优先次序由高到低排序为L0->L1->L2->L3->L4,现要求中断处理次序改为L1->L3->L4->L0->L2,则L4的屏蔽字为( B)｡A､00001 B､10101 C､01010 D､1010010.以下关于DMA的描述中正确的是( C)｡A､DMA过程中没有中断B､DMA过程中有中断,其作用与程序中断方式中相同｡C､DMA过程中有中断,其作用与程序中断方式中不同｡D､DMA过程中没有中断,但其与CPU的联络方式与中断相同｡二､判断题(每小题1分,共10分)F1.按时序控制方式分,总线可分为串行总线和并行总线｡F2.对外设统一编址是指给每个外设设置一个地址码｡T3.先行进位就是并行进位｡F4.微程序控制器中的信息是程序运行时随机产生并存储的｡F5.指令的流水作业方式缩短了每条指令的指令周期｡T6.中断过程的保护断点由隐指令完成,这是由硬件实现的｡F7.多重中断既允许嵌套处理中断,也允许嵌套响应中断｡T8.组合逻辑方式相对于微程序设计方式来说更复杂,易出错,可扩展性差｡T9.浮点运算中,是否溢出由阶码来判断｡F10.控制存储器存放指令的微程序,由内存中的ROM实现｡三､名词解释题（共10分）1.总线（3分）计算机中各部件之间或计算机与计算机之间进行信息传输的一组信道。
计算机组成原理2010-2011(A)参考答案
0.01111
(1 分)
1 1 11 11 011
0.0111
(1 分) (1 分)
0.011
0.01
(1 分)
011 0011 0.0 0011 10011
(1 分)
0.
(1 分)
X*Y=0.0110110011
(1 分)
四、计算题二（本题 8 分）
假设相对寻址的转移指令占两个字节，第一个字节是操作码和寻址方式，第二个字节是相对偏移量，用补码表 示。若当前转移指令的第一个字节所在地址为 0019H，且 CPU 每取出一个字节指令便会自动执行（PC）+1PC 操 作。试问：若转移的目标地址分别为 0006H 和 00025H 时，转移指令第二个字节的内容是什么？
第 2 页 共 6 页
五、计算题三（本题 9 分）
有一个 64K×16 位的存储器， 由 16K×1 位的 DRAM 芯片 （芯片内是 128×128 结构） 构成， 存储器读/写周期为 500ns。 试问： （1） （3 分）需要多少 DRAM 芯片？ （2） （3 分）采用异步刷新方式，如果单元刷新间隔不超过 2ms，则刷新信号周期是多少？ （3） （3 分）如果采用集中式刷新，存储器刷新一遍最少要用多少时间？ 答： （1）64K×16/16K×1=64 片（3 分） （2）2ms/128=15.625us（3 分） (3)128*500ns=64us（3 分）
第 3 页 共 6 页
用于存放要访问存储器的地址，ALU 为算术逻辑运算单元，用于进行算术运算和逻辑运算。DA1 和 DA2 为两个暂 存器，用于存放要送给 ALU 运算的数据，R0~Rn 为通用寄存器，可存放中间数据或结果；IR 用于存放当前要运行 的指令。
计算机组成原理2010B卷标准答案
B卷标准答案一、选择题（20分）1）D 2）A 3）B 4）B 5）C6）C 7）A 8）B 9）A 10）B二、填空题（20分）1．1002H2. A．不互锁 B．半互锁 C．全互锁3. A．停止CPU访问主存B．周期挪用C．DMA和CPU交替访问主存4. A．取指B．执行C．取指令和分析指令D．执行指令5. A．指令操作码B时序C．状态条件6. 独立请求链式查询计数器查询7. A．高速缓冲B．主存C．速度三1. 解：[X]原=1.01111 [X]补=1.10001 ∴[-X]补=0.01111[Y]原=0.11001 [Y]补=0.11001 ∴[-Y]补=1.00111[X]补11.10001+ [Y]补00.11001[X+Y]补00.01010∴X+Y=+0.01010[X]补11.10001+ [-Y]补11.00111[X-Y]补10.11000因为符号位相异，所以结果发生溢出。
2.解：①命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96②主存慢于cache的倍率 R = Tm/Tc=160Ns/40Ns=4访问效率：ｅ＝１／［ｒ＋（１－ｒ）Ｈ］＝１／［４+（１－４）×０.９６］＝８９.３℅③平均访问时间Ｔａ＝Ｔｃ／ｅ＝４０／０.８９３＝４５nｓ四解：存储器地址空间分布如图所示，分三组，每组8K×16位。
由此可得存储器方案要点如下：（1）组内地址：A12——A0（A0为低位）；（2）组号译码使用2 ：4 译码器；（3）RAM1，RAM 2各用两片SRAM芯片位进行并联连接，其中一片组成高8位，另一片组成低8位。
（4）用MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。
（5）CPU的信号与SRAM的WE端连接，当R / W = 1时存储器执行读操作，当R / W = 0时，存储器执行写操作。
2022年武汉大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)
2022年武汉大学软件工程专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、在对破坏性读出的存储器进行读/写操作时，为维持原存信息不变，必须辅以的操作是（）。
A.刷新B.再生C.写保护D.主存校验2、若数据在存储器中采用以低字节地址为字地址的存放方式（小端存储），则十六进制数12345678H按自己地址由小到大依次存为（）。
A.12345678B.87654321C.78563412D.341278563、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。
A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存4、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。
A.目标程序B.编译程序C.解释程序D.汇编程序5、（）可区分存储单元中在放的是指令还是数据。
A.存储器B.运算C.用户D.控制器6、在（）结构中，外部设备可以和主存储器单元统一编址。
A.单总线B.双总线C.三总线D.以上都可以7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。
请问若全部访问都为读操作，该存储器的数据传输速率为（）。
A.114.3MB/sB.126.0MB/sC.133.3MB/sD.144.3MB/s8、下列不属于微指令结构设计所追求的目标是（）。
A.提高微程序的执行速度B.提高微程序设计的灵活性C.缩短微指令的长度D.增大控制存储器的容量9、流水线计算机中，下列语句发生的数据相关类型是（）。
ADD R1，R2，R3；（R2）+（R3）→RIADD R4，R1，R5；（R1）+（R5）R4A.写后写B.读后写C.写后读D.读后读10、若磁盘转速为7200r/min，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是（）。
计算机组成原理复习题及参考答案(AB)
《计算机组成原理》课程复习资料一、选择题：1.定点运算器用来进行 [ ]A.十进制数加法运算B.定点数运算C.浮点数运算D.即进行定点数运算也进行浮点数运算2.某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为 [ ]A.64，16B.16，64C.64，8D.16，163.目前的计算机中，代码形式是 [ ]A.指令以二进制形式存放，数据以十进制形式存放B.指令以十进制形式存放，数据以二进制形式存放C.指令和数据都以二进制形式存放D.指令和数据都以十进制形式存放4.采用DMA方式传送数据时，每传送一个数据就要用一个 [ ]A.指令周期B.数据周期C.存储周期D.总线周期5.冯·诺依曼机工作方式的基本特点是 [ ]A.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存储器按内容选择地址6.某机字长32位。
其中1位符号位，31位表示尾数。
若用定点整数表示，则最大正整数为 [ ]A.+(231-1)B.+(230-1)C.+(231+1)D.+(230+1)7.下列数中最大的数是 [ ]A.(100110001)2B.(227)8C.(98)16D.(152)108.哪种表示法主要用于表示浮点数中的阶码？ [ ]A.原码B.补码C.反码D.移码9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用下列哪个来规定 [ ]A.主存中读取一个指令字的最短时间B.主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间D.主存中取一个数据字的平均时间10.下面叙述的概念中哪个是正确的 [ ]A.总线一定要和接口相连B.接口一定要和总线相连C.通道可以代替接口D.总线始终由CPU控制和管理11.在定点二进制运算器中，减法运算一般通过下列哪个来实现 [ ]A.原码运算的二进制减法器B.补码运算的二进制减法器C.补码运算的十进制加法器D.补码运算的二进制加法器12.下列有关运算器的描述中哪个是正确的 [ ]A.只作算术运算，不作逻辑运算B.只作加法C.能暂时存放运算结果D.以上答案都不对13.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为 [ ]A.8，512B.512，8C.18，8D.19，814.完整的计算机系统应包括 [ ]A.运算器存储器控制器B.外部设备和主机C.主机和应用程序D.配套的硬件设备和软件系统15.没有外存储器的计算机初始引导程序可以放在 [ ]A.RAMB.ROMC.RAM和ROMD.CPU二、名词解释：1.CPU周期2.存取时间3.存储设备数据传输率4.微指令格式5.同步通信6.接口7.计算机硬件8.正逻辑9.指令的编码格式10.指令周期11.存储周期12.微命令三、简答题：1.计算机中为什么采用二进制数码？2.主存储器的性能指标主要有哪些？含义是什么？3.计算机的主要性能指标包括哪些？4.CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
2011级《计算机组成原理》期末考试试题B
１０１１
１０００
１０１１
１１
余数为０１１，所以，所求的 CRC 校验码为：１０１００１１
求循环余数：在上面１１余数的基础上添０继续进行模２除, 如下：
１０１１ １１
第一个余数
１１０
第二个余数
１１００
余数循环次序如下：
１０１１
１１１
第三个余数
０１１
１１０
１１１０
１０１１
１０１
第四个余数
１０１０
１００
０１０
1000011 110
1110011 111
0010011 101
出错位 无 7 6 5 4 3 2 1
-3-
解答 2． （1）设k位数据，r位校验位，纠正一位错误的条件：2r≥k+r+1,若k=32,故r=6。 （2）当r=6 时，k=2r-r-1=26-6-1=57 位。 （3）码距与纠错能力字直接相关，纠正一位错误的海明码的码距为 3。设 n 为纠错位数，码距 应该大于或等于 2n+1。
作最小存储单位，故最低两位A1，A0不用。主存地址总长 32 位。如下图所示。
解答 2．如 1 题中的分析，Cache 的地址格式及各字段长度如下：
-5-
解答 3．主存容量 4GB，Cache 每体容量 8K,故有两个目录表（目录 A 和目录 B），每个目录表 可以分为 512 组。每组有 18 位标记位对应主存页号，1 位标记有效位，8 位行有效位。目录表 中还设有一位附加位，即 LRU 位。由于在组相联映象方式下，其置换算法为 LRU 使用法，LRU 位指定 Cache 两个体中同一组哪一行为最近最少使用行，即置换对象。其相联目录表格式如下 图所示。
二、运算方法与运算器分析题（共 20 分）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
武汉大学计算机学院2010-2011学年第一学期2009级《计算机组成原理》期末考试试题A卷(闭卷)学号_____________ 班级 _________ 姓名_____________ 成绩________ 一、单项选择题（每小题2分，共20分）1．如果用一位符号位表示数据的正负，0代表正号，1代表负号，其余的代码用数据的绝对值表示的机器码是______。
A. 原码B. 反码C. 补码D. 移码2．浮点数的精度取决于______ 。
A. 尾数的位数B. 阶码C.尾数的编码D. 基数3．以下________ 是零的一个原码。
A. 11111111B. 10000000C. 01111111D.110000004．动态RAM的刷新是以______ 为单位进行的。
A. 存储单元B. 行C. 块D. 字节5．在虚拟存储器中，______主存的命中率越高。
A. 页面越大B. 主存容量越大C. 段越长D. 辅存容量越大6．在Cache的地址映像中，若主存中的任意一块均可以映射到Cache内的任意一块的位置上，则这种方法称为______ 。
A. 全相联映像B. 直接映像C. 组相联映像D. 混合映像7．在指令格式设计中，采用扩展操作码的目的是______。
A. 增加指令长度B. 增加地址码数量C. 增加指令数量D. 增加寻址空间8．指令操作所需要的数据不会来自______ 。
A. 寄存器B. 指令本身C. 主存中D. 控制存储器9．能够改变程序执行顺序的是______ 指令。
A. 数据传送B. 移位操作C. I/OD. 转子程序10．在控制器的信号中，相容的信号是______ 信号。
A. 可以同时出现的B. 可以相继出现的C. 可以相互替代的D. 可以相互容错的二、运算方法与运算器分析题（共20分）1．（10分）在定点补码加法运算中，产生溢出的条件是什么？写出两种溢出判断方法，并分析判断溢出的过程。
2．（10分）图一是一个（7，4）循环海明码编码器的原理图，该码的生成多项式是G(x)=x3+x+1，它由三个延迟电路D和两个异或门组成。
如果输入的信息码为1001，分析该电路的编码输出，写出编码过程和输出信息。
图一（7，4）编码器原理图三、指令系统与控制器设计题（共20分）某一单总线的CPU内部结构如图二所示，分析下面指令的功能，写出执行下面指令执行过程的微操作控制信号。
（1）ADD R1, (mem)（2）STORE (mem), R1图二单总线CPU结构图四、存储系统与存储结构分析题（共20分）一个组相联映像Cache有64个存储块构成，每组包含4个存储块，主存包含4096个存储块，每块由128个字组成，以字作为访存地址单位。
（1）（10分）计算主存地址有多少位？Cache地址有多少位？并画出地址结构图。
（2）（10分）计算主存地址格式中区号、组号、块号和块内地址字段的位数。
五、输入输出系统设计题（共20分）在单级中断系统中，采用串行链接电路实现具有公共请求线的中断裁决，发出中断请求的设备在获取中断允许信号时将中断向量放在数据总线上，未发出中断请求的设备将收到的中断允许信号传递给下一个设备你，请设计一个这样的设备接口上中断判优和中断向量生成电路。
武汉大学计算机学院2010-2011学年第一学期2009级《计算机组成原理》期末考试试题A类A卷(闭卷)参考答案一、单项选择题（每题2分，共20分）答：1.A 2.A 3.B 4.B 5.B 6.A 7.C 8.D 9.D 10.A二、运算方法与运算器分析题（共20分） 1．（10分）答：定点补码加法运算中产生溢出的条件是两个相同的数相加超过了定点数的表示范围。
溢出判断方法有以下三种：方法一设x 的符号为x f ，y 的符号为y f ，运算结果的符号为S f 。
溢出逻辑表达式：sy x sy x ffffffV +=，若V ＝0无溢出；V ＝1有溢出。
方法二若最高数值位向符号位的进位值C 与符号位产生的进位输出值S 相同时，则没有溢出发生；如果两个进位值不同，则有溢出发生。
溢出表达式： V ＝S ⊕C 。
方法三：设左边第一位为第一符号位S f1，相邻的为第二符号位S f2。
则：00表示正号、01表示产生正向溢出、11表示负号、10表示产生了负向溢出。
溢出逻辑表达式：V ＝S f1⊕S f2，若V ＝0无溢出；V ＝1有溢出。
2．（10分）答：向输入端输入信息码1001000的过程中，电路编码过程如下表描述。
三、指令系统与控制器设计题（共20分）（1）（10分）指令的含义是将R1的内容加上存储器中的内容，结果写入R1，存储器采用间接寻址。
微操作信号如下：PC →AR,读PC+1→PC DB →DRDR →IRIR （地址段）→AR ，读 DB →DR DR →ALU R1+ALU →GRGR →R1（2）（10分）指令的含义是将R1的内容写入存储器，存储器采用间接寻址。
微操作信号如下：PC →AR ，读 PC+1→PC DB →DRDR →IRIR （地址段）→AR，读 DB →DR DR →AR R1→DR ，写四、存储系统与存储结构分析题（共20分）（1）（10分）主存包含4096=212个块，所以主存块地址是12位；Cache 中包含64=26个块，所以Cache 的块地址是6位（包括组号和块号）；每个块包含128=27个字，所以块内地址是7位。
所以主存地址为12+7=19位，Cache 地址为6+7=13位。
如下图所示。
（2）（10分）由上图可以计算出：区号为19-13=6位，组号为6-2=4位，块号为2位，块内地址为7位。
五、输入输出系统设计题（共20分）答：在链式中断裁决方式中，优先级最高的设备放在链的第一个位置。
优先级裁决电路如下：（画出其中一级即可）武汉大学计算机学院2010-2011学年第一学期2009级《计算机组成原理》期末考试试题A类B卷（闭卷）学号_____________ 班级_________ 姓名_____________ 成绩________一、单项选择题（每小题2分，共30分）1. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是：A. 指令操作码的译码结果B．指令和数据的寻址方式C. 指令周期的不同阶段D．指令和数据所在的存储单元2. 浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。
设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位(均含2位符号位)。
若有两个数X=27×29/32，Y=25×5/8，则浮点加法计算X+Y的最终结果是：A．00111 1100010 B．00111 0100010C．01000 0010001 D. 发生溢出3. 十进制数5的单精度浮点数IEEE 754代码为:A. 01100000101000000000000000000000B. 01000000101000000000000000000000C. 11000000101000000000000000000000D. 110000001011000000000000000000004．某计算机的Cache共有16块，采用2路组相联映射方式，每个主存块大小为32字节，按字节编址。
主存129号单元所在主存块应装入到Cache的组号是：A．0 B．2 C．4 D．65．某计算机主存容量为64KB．其中ROM区为4KB．其余为RAM区，按字节编址；现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM 芯片数分别是：A．1、15 B．2、15 C．1、30 D. 2、306．有一个lK×l的DRAM芯片，芯片内是32×32结构，采用分散刷新方式，如果刷新间隔不超过2ms，刷新信号的周期是。
A．62．5us B．6．25us C．0．625us D．2ms7．某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。
假定取指令时，每取一个字节PC自动加1。
若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是：A．2006H B. 2007H C．2008H D .2009H8.下列关于RISC的叙述中，错误的是A. RISC普遍采用微程序控制器B. RI SC大多数指令在一个时钟周期内完C. RISC的内部通用寄存器数量相对CISC多D. RISC的指令数、寻址方式和指令格式种类相对CI SC少9. 某计算机的指令流水线由四个功能段组我。
指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别是90ns、80ns、70ns和60ns．则该计算机的CPU时钟周期至少是：A. 90nsB. 80ns C．70ns D．60ns10. 相对于微程序控制器，硬布线控制器的特点是：A．指令执行速度慢，指令功能的修改和扩展容易B．指令执行速度慢，指令功能的修改和扩展难C．指令执行速度快，指令功能的修改和扩展容易D．指令执行速度快，指令功能的修改和扩展难11. 假设某系统总线在一个总线周期中并行传输4字节信息．一个总线周期占用2个时钟周期，总线时钟频率为10MHZ，则总线带宽是：A．10MB/S B. 20MB/S C．10 MB/S D．80 MB/S12．假设某计算机的存储系统由出Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失50次，则Cache的命中率是：A．5% B. 9.5% C．50% D．95%13．一个分段存储管理系统中，地址长度为32位．其中段号8位，则最大段长是A．28字节B．218字节C．224字节 D. 232字节14．分区分配内存管理方式的主要保护措施是：A．界地址保护B．程序代码保护C．数据保护 D. 栈保护15．下列选项中能引起外部中断的事件是：A．键盘输入B．除数为0 C．浮点运算下溢D．访存缺页二、（16分）（1）在恢复余数法中，若第i次求商的余数为Ri,下一次求商的余数为Ri+1, 证明不恢复余数法中加减交替法运算规则的正确性。
（2）已知接收到的海明码为01001l1 (偶校验)，问有没有错误？传送的信息是什么？三、（12分）某半导体存储器容量为15KB，其中固化区8KB，可选EPROM芯片为4K×8位；随机读写区7KB，可选SRAM芯片有：4K×4位、2K×4位、IK×4位。
地址总线A15～A0，双向数据总线D7～D0，WR/为读／写控制信号，MREQ为低电平时允许存储器工作信号。