PCBSI信号完整性汇总PPT演示课件

合集下载

PCB信号完整性探讨

PCB信号完整性探讨

THRU
T21 T41
按INTEL算法所推导出的差分信号线时域参数测量方法
Page29
2 信号完整性测量技术
2.3 SET2DIL测试 测试精度评价:与VNA相比还存在一定差距。
随着频率升高, 精度不断下降。
12GHz
Page30
2 信号完整性测量技术
2.3 SET2DIL测试
2 信号完整性测量技术
1
D1: 焊盘直径 D2: 反焊盘直径 H: 过孔长度 d: 过孔孔径
Page11
1 信号完整性基础
1.5 介电常数(Dk)和损耗因子(Df)
介电常数(Dk)准确讲应该称为相对介电常数。 干燥空气的实际介电常数ε0,数值为8.85pF/m,为方便起见,把这个值设为 1pF/m,从而得到其他介质的相对介电常数值(Relative Permittivity),即我 们现在常用的介电常数(dielectric constant)。
介质损耗因子与频率的相关性
Page13
1 信号完整性基础
1.6 插入损耗的概念
插入损耗(简称插损,数学描述为S21,或insertion loss):在二端口网 络中,S21定义为从端口2出来的正弦波和从端口1进入的正弦波的比值。
入射信号
端口一
端口二
反射信号
相位差 幅度
简单二端口网络示意图
接收信号
Page27
2 信号完整性测量技术
2.3 SET2DIL测试
理论上,损耗属于频域范畴,具有很强的频率相关性。此处涉及两个重要概念: ➢假设近似和线路完全对称; 按SDD21(插损)=0.5*(S21-S23-S41+S43), 在差分对完全对称时,INTEL算法假定:

信号完整性分析PPT课件

信号完整性分析PPT课件

Olica
4
SI简介
• 学习SI的目的 a.什么是典型的信号完整性问题? b.这些问题来自哪里? c.为什么有必要去理解SI问题? d.如何去分析和解决SI问题? e.如何去做SI测试?
30.11.2020
Olica
5
• SI的内容 SI简介
信号完整性它包含两方面的内容,一是 独立信号的质量,另一个是时序。我们 在电子设计的过程中不得不考虑两个问 题:信号有没有按时到达目的地?信号 达到目的地后它的质量如何?所以我们 做信号完整性分析的目的就是确认高频 数字传输的可靠性。
30.11.2020
Olica
10
SI简介
• 数据采样及时序例子
30.11.2020
Olica
11
SI简介
• 数据采样及时序例子 从这个图里面我们可以清楚地看到数据 必须准时到达逻辑门而且在接收端期间 开始锁存前必须确定它们的逻辑状态。 任何数据的延迟或者失真都会导致数据 传输的失败。失败有两种可能:一个是 因为接收端根本就无法识别数据;另一 个是接收端虽然识别了数据,但数据因 为失真而导致错误。
30.11.2020
Olica
3
SI简介
• SI的重要性
随着高频数字电路的不断发展,SI问题变得越来越引 人注目,数字电路的频率越高,出现SI问题的可能性 就越大,对设计工程师来说,他的挑战也就越大。很 多SI问题实际上都是自然界中的电磁现象,所以SI问 题跟EMI/EMC是息息相关的。
30.11.2020
30.11.2020
Olica
7
SI简介
• 理想逻辑电压波形
30.11.2020
Olica
8
SI简介

《信号完整性培训》课件

《信号完整性培训》课件

解决方法
通过在传输线的末端添加 终端电阻来匹配阻抗,消 除反射。
信号串扰
信号串扰定义
当信号在传输线中传播时 ,会受到相邻信号线的干 扰,产生串扰。
串扰产生的影响
串扰会导致信号质量下降 、误码率增加,严重时会 导致通信失败。
解决方法
通过合理布线、增加线间 距、使用屏蔽线等措施来 减小串扰。
信号时序
加强信号完整性测试和测量技 术的研究,提高测试精度和效
率。
探索新的信号完整性设计方法 和优化技术,提高设计效率和
可靠性。
加强信号完整性与其他领域的 交叉研究,如通信、控制、人 工智能等,开拓新的应用领域

THANKS
感谢观看
02
它涉及到信号在电路中传输时所 受到的各种影响,如噪声、干扰 、衰减、延迟等。
信号完整性的重要性
保证电路的正常工作
信号完整性的好坏直接影响到电路的 正常工作,如果信号在传输过程中出 现失真或畸变,可能会导致电路工作 异常或出现故障。
提高系统性能
降低系统成本
避免因信号问题导致的系统故障和维 修成本,从而降低整个系统的成本。
合理选择传输线
根据信号类型和传输速率,选择合适的传输 线类型和规格。
使用适当的端接方式
根据传输线的类型和长度,选择合适的端接 方式,如串联端接、并联端接等。
优化布线策略
通过合理的布线,减少信号延迟和反射,提 高信号质量。
抑制电磁干扰
通过增加屏蔽、使用滤波器等手段,降低电 磁干扰对信号的影响。
设计实例分享
示波器和逻辑分析仪
用于捕获和观察信号波形,分析信号的时序和幅度。
网络分析仪和频谱分析仪
用于测量信号的频率响应和传输特性。

信号完整性ppt课件

信号完整性ppt课件

导电平面就像一个镜子,镜像电路与原电
路电流方向相反,并以平面对称。这样由
于互感影响,该涡流 会较大的减小原电路
的回路自感。
23
电感的物理基础

悬空平面越靠近回路,回路的电感就
越小,如下图:
24
传输线的物理基础
• 一、信号 信号总是指信号路径和返回路径之间相
邻两点的电压差,该原则适用于所有传输 线,无论是单端还是差分传输线。
信号完整性分析
通常设计过程是极富直觉和创造性的,要想尽快 完成合格设计,激发关于信号完整性的设计 直觉至关 重要。设计产品的设计师应了解信号完整性如何影响整 个产品的性能。该文档主要介绍 理解和解决信号完整 性问题所需的基本原理,直观定量地给出信号完整性问 题的工程背景知识。
主要参考: 信号完整性分析
• 四、传输线的瞬态阻抗及特征阻抗 传输线的瞬态阻抗并不是PCB上导线的电阻。如
果我们在一根导线上加一个电压,该电压信号从一 端传输到另一端的过程中所受到的阻抗即为瞬态阻 抗,当一定时间后,整根导线上的电源稳定后,导 线表现出的阻抗与瞬态阻抗肯定不一样,稳定后的 电阻才是我们平时所指的电阻。瞬态阻抗仅由传输 线 的两个固定参数决定,即传输线的横截面积和材 料特性共同决定,与传输线的长度无关。计算公式 为(只考虑电容效应的近似计算):
3
概论
c、返回路径平面上的间隙; d、接插件; e、分支线、T型线或桩线; f、网络末端。 B、网络间的串扰; C、轨道塌陷噪声;
当通过电源和地路径的电流发生变化时,在电 源路径和地路径间的阻抗上将产生一个压降。设计 电源和地分配的目标是使电源分配系统(PDS)的 阻抗 最小 D、来自整个系统的电磁干扰和辐射。
11

信号完整性测试PPT课件

信号完整性测试PPT课件
整性、时序完整性、电源完整性的要求。
5
2020/5/30
测试能帮我们做些什么?
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求:波形,时序,电源 –验证仿真结果和实测结果的一致性:波形,时序,电源 –验证模型的准确性
▪ 调试
–调试的目的:发现问题,解决问题 –问题是否是硬件设计的问题? –问题是否是器件的原因:驱动能力?模型? –问题是否是布局布线的问题:拓扑?端接?阻抗?走线长度?串扰?
18
2020/5/30
均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/5/30
抖动、眼图和浴盆曲线
20
2020/5/30
抖动、噪声和误码原因分析
17
2020/5/30
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图?
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号,因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
41
2020/5/30
探头的选择——等效负载举例
42

图讲信号完整性

图讲信号完整性

信号完整性基础信号完整性问题过冲(overshoot/undershoot)振铃(ringing/ring back)非单调性(non-monotonic)码间串扰(ISI)同步开关噪声(SSN)噪声余量(noise margin)串扰(crosstalk)信号完整性(Signal Integrity)主要包括以下几方面问题:1.过冲(Overshoot/Undershoot)一般IC对于过冲的高度和宽度的容忍度都有指标。

因为过冲会使IC内部的ESD防护二极管导通,通常电流有100mA左右。

信号长期的过冲会使IC器件降质,并是电源噪声和EMI的来源之一。

2. 振铃(Ringing/Ring Back)振铃会使信号的threshold域值模糊,而且容易引起EMI。

3.非单调性(Non-monotonic)电平上升过程中的平台会产生非单调性,这有可能对电路有危害,特别是针对异步信号如:Reset、Clock等会有影响。

4. 码间串扰(ISI)主要是针对高速串行信号。

其产生的本质是前一个波形还没有进入稳态,另外也有可能是传输线对不同频率衰减不同所造成的。

一般通过眼图来观察,方法是输入一伪随机码,观察输出眼图。

5. 同步开关噪声(SSN)同步开关噪声会使单根静止的信号线上出现毛刺?V,另外还会影响输入电平的判断。

SSN的另一种现象是SSO(同步开关输出),这会使得传输线的特性如阻抗、延时等特性发生改变。

6. 噪声裕量(Noise Margin)控制噪声余量的目的是防止外界干扰,用于克服仿真没有分析到的一些次要因素。

一般对于TTL信号应留有200~300mV的余量。

7. 串扰(Crosstalk)串扰主要有线间串扰、回路串扰、通过平面串扰(常见于数模混合电路)三种形式。

通常示波器所观察到的数字信号。

图中为各相关的信号完整性参数:•Overshoot、Undershoot指信号的过冲。

•Ringback 指信号的振铃。

Allegro PCB SI PCB信号完整性分析系统

Allegro PCB SI PCB信号完整性分析系统

Allegro PCB SI -XL为高速数字PCB板和系统的电气设计工程师提供的一个集成的设计和分析环境,它可以探索和解决在设计各个环节中存在的与电气性能相关的问题。

通过对时序、信噪、串扰、电源地构造和电磁兼容等多方面因素进行探索和折中,设计工程师可以在将设计递交到生产之前充分优化设计的电气性能和可靠性。

它既可以对单个板进行,又可以对多块PCB板构成的系统进行。

它可以直接读、写Cadence的Allegro PCB格式的Brd文件,与Allegro PCB 设计流程完全集成。

设计工程师可以在设计的各个阶段进行高速性能的分析,如在PCB板部分布局或完全布局的情况下,在PCB 板部分布线或完全布线的情况下,甚至在没有网表或PCB数据的情况下均可进行分析。

Allegro PCB SI -XL 不需数据转换,直接对PCB数据操作的特点,以及它能够产生约束条件来驱动布局,布线功能,可以确保高速PCB设计中电气性能的约束能快速、精确地实现。

Allegro PCB SI 共包括五个主要的组成部分:. Floorplanner/editor——布局规划编辑器. SigXplorer ——SigXplorer拓扑结构研发环境. SigNoise——SigNoise信噪分析子系统. SPECCTRA Autorouter——SPECCTRA 专家级自动布线器. EMControl ——电磁兼容设计规则检查工具以下详述这五个组成部分的功能:a) Floorplanner/editor 布局规划编辑器Allegro PCB SI Floorplanner/editor 布局规划编辑器以图形化方式显示PCB板数据,方便用户阅读、分析和修改PCB数据。

设计者可以快速、方便地评判不同的布局策略对设计性能的影响。

设计工程师可以按计划好的电气约束去试布线,以便在将这些约束规则传递给PCB布局布线工程师之前,能保证这些高速PCB 设计规则的执行状态。

信号完整性基础培训课件(PPT 54页)

信号完整性基础培训课件(PPT 54页)

LL='8000mil'
d(m7,m8) 0.3528
V(Vl) NexximTransient
400.00
接收上升时间为
0.173ns
Circuit1 ANSOFT
Curve Info V(Vl)
NexximTransient
0.20 m1
200.00 m1
MY1: 97.7000
0.00
0.00
0.00
1.00
2.00
3.00
4.00
5.00
Time [ns]
0.00
1.00
2.00
3.00
1. 信号完整性基础知识
瞬态阻抗 信号在传输线的传播实际上是信号路径与返回路径之间的电容在不停地充电!
信号在导线上传播时,电流I是一个常量:
I Q t C xV CL x xvV CLvV v
ZV IC L V vV C 1 L vC 8L3r
瞬态阻抗 信号的速度 信号的电压
用阻抗描述信号完整性:
任何阻抗突变都会引起电压信号的反射和失真,这使信号质量会出现问题。 信号的串扰是由两条相邻信号线条(包括其返回路径)之间的电场和磁场的耦合引起的, 信号线间的互
耦电容和互耦电感产生的阻抗决定了耦合电流的值。 电源轨道塌陷实际上与电流分布系统(PDS)的阻抗有关。系统中必然流动着一定的电流 量以供给所有的芯片,并且由于在电源和地之间存在着阻抗,所以当芯片电流切换时,就会 形成压降。这个压降意味着电流轨道和地轨道从正常值下塌陷。 最大的EMI根源是流经外部电缆的共模电流,此地平面上返回路径的阻抗越大,电压降即 地弹就越大,
4.00
5.00
Time [ns]

信号完整性分析 ppt课件

信号完整性分析 ppt课件
信号完整性(SI),是指信号电压(电流)完美的波形形状及 质量。由于物理互连造成的干扰和噪音,使得连线上信号的
波形外观变差,出现了非正常形状的变形,称为信号完整性
被破坏。信号完整性问题是物理互连在高速情况下的直接结
果。
信号完整性强调信号在电路中产生正确响应的能力。
7
广义信号完整性(SI)泛指由各种信号、数据、电源 互连线引起的所有电压、电流不正常现象,包括: 噪声、干扰、时序抖动、数据传输等。
当频率大于1GHz时,介质损耗的增长与频率成正 比,而导线损耗与频率的平方根成正比(注意此处的自 变量为频率)。
FR4的介质损耗危害程度示例:当传输10inch后,上
升边将增加到100ps。
23
图0-10 由于有损线造成的上升边退化
24
信号完整性分析
• 经验法则; • 解析近似; • 数值仿真 (有场和路两种途径); • 实际测量。
狭义的信号完整性,是指信号电压(电流)波形的形 状及质量,主要包括反射和串扰。物理互连将其上面 的信号波形变差(退化),出现了非正常形变,称为信 号完整性被破坏。噪声可以转化为抖动,见DSI2.65式。
信号完整性退化是物理互连设计不当又工作在高 速环境下的直接后果。
8
0.2 互连的范畴
所有电子产品都可以解释为元器件及其互连。说到底,都可以 看作是靠不同层次下互连“编织”成的作品。
31
同层屏蔽线
Gnd
VDD
屏蔽层
Gnd
衬底层(Gnd) 图0-12 芯片内对抗线间串扰的屏蔽措施剖面说明
32
图0-13 为了减小电感,实际PCB去耦电容过孔的安装情况
33
VDD
板线
键合线 芯片内核

信号完整性分析培训课件

信号完整性分析培训课件
具体来说,是指信号在电路中以正确的时序和电 压做出响应能力。
当电路中的信号能够以正确的时序、持续的时间 和电压的幅度进行传送,并到达输出端时,说明 该电路具有良好的信号完整性;而当信号不能正 常响应,就出现了信号完整性问题。
精品文档
信号完整性分析概念
一个数字系统能否正确工作,其关键在于信号定 时是否准确。
精品文档
信号完整性分析规则设置
1、激励信号规则(Signal Stimulus)规则
设置激励信号的种类,包括3种选项:“Constant Level”表示激励信号 为某个常数电平;“Single Pulse”表示激励信号为单脉冲信号; “Periodic Pulse”表示激励信号为周期性脉冲信号
设置激励信号高电平 脉宽的起始时间
信号定时与信号在传输线上的传输延迟,以及信 号波形的损坏程度都有密切关系。
差的信号完整性不是由某一单一因素导致的,而 是由板极设计中的多种因素共同引起的。
仿真证实,集成电路的切换速度过高,端接元件 的布设不正确,电路的互连不合理等,都会引发 信号完整性问题。
精品文档
பைடு நூலகம்
常见的信号完整性问题
Protel 99SE提供了一个高级的信号完整性分析器。 它能精确地模拟分析已步好线的PCB,可以测试 网络阻抗、下冲、过冲和信号斜率。
精品文档
信号完整性分析器
精品文档
信号完整性分析规则设置
5、信号下冲的上升沿(Undershoot-Rising Edge)规则:信号 下冲的上升沿与信号下冲的下降沿是相对应的。它定义了信 号上升边沿允许的最大下冲值,也即信号上升沿上低于信号 上位置的阻尼振荡,系统默认单位是伏特。
精品文档
信号完整性分析规则设置

信号完整性和PCB板EMI规则完美版PPT

信号完整性和PCB板EMI规则完美版PPT

• (2)戴维宁(Thevenin)端接即分
压器型端接,如右图示。它采用上
拉电阻R1和下拉电阻R2构成端接电
阻,通过R1和R2吸收反射。R1和
R2阻值的选取由下面条件决定。
R1的最大值由可接受的信号的最大上升时间(是RC充放 电时间常数的函数)决定,R1的最小值由驱动源的吸电流 数值决定。R2的选择应满足当传输线断开时电路逻辑高电 平的要求。戴维宁等效阻抗可表示为 RT=R1R2/R1+R2,
• 在高速数字系统中,传输线上阻抗不匹配会引起
信号反射,那么减小和消除反射的方法是根据传 输线的特性阻抗在其发送端或接收端进行终端阻 抗匹配,从而使源反射系数或负载反射系数为零
• 传输线的长度符合下式的条件应使用端接技术。
L tr 2 t pdL
• 式中,L为传输线线长,tr为源端信号的上升时间,
尽管二极管的价格要高于电阻,
但系统整体的布局布线开销也
许会减少,因为不再需要考虑
精确控制传输线的阻抗匹配。
二极管端接的缺点在于:二极管的开关速度一般很难做到很 快,因此对于较高速的系统不适用。
• (2)串行端接
• 串行端接是通过在尽量靠近源端的位置串行插入一个电阻
这里要求RT等于传输线阻抗Z0以达到最佳匹配。此端接 方案虽然降低了对源端器件驱动能力的要求,但却由于在 VCC和GROUND之间连接的电阻R1和R2从而一直在从系 统电源吸收电流,因此直流功耗较大
• 并行AC端接如右图所示,
并行AC端接使用电阻和 电容网络(串联RC)作 为端接阻抗。端接电阻R 要小于等于传输线阻抗Z0, 电容C必须大于100pF,推 荐使用0.1uF的多层陶瓷电 容。电容有阻低频通高频
成为当今PCB设计业界中的一个热门课题.

信号完整性SI分析三~四

信号完整性SI分析三~四

其中: ω:角频率,弧度/秒 π:常量,为 3.14159... f: 正弦波频率,赫兹
(2.2)
例如,若正弦波的频率是 100MHz,那么它的角频率就等 于 2×3.14159×100MHz~6.3×108 弧度/秒。
幅度是中间值之上的波峰高度的最大值。 水平方向之下 和水平方向之上的峰值相等。
图 2.1 典型的时钟波形,图中标明了1 GHz 时钟信号的时钟周期 和 10-90 上升时间。下降时间一般要比上升时间短一些,有时会出现 更多的噪声
上升时间有两种定义。一种是默认方式:10-90 上升时 间。第二种是 20-80 上升时间。
一些实际器件 IBIS 模型采用 20-80 定义,可能造成混乱。 时域波形下降时间的定义也是 10-90 和 20-80。 下降时间通常比上升时间短,这是由典型 CMOS 输出驱 动器设计造成。
2.6 周期性信号的傅里叶级数
在实际求解 FS 时,需要要根据奈奎斯特准则在时域采 样,以保证在频域不出现混叠现象。
一个理想方波可能是从 0v 到 1v,其重复周期是 1ns, 且占空比为 50%。
由于是理想方波,所以从 0v 跳变到 1v 的上升时间应为 0秒,重复频率就应是 1/1ns=1GHz。
实际上,如图 2.3 所示,常常只需两个量来充分描述正 弦波:幅度和频率,这就是幅频特性。
此时,在频域中绘制一个正弦波,仅需一个数据点。这 就是要在频域中研究问题的关键原因。
对于若干个频率值,其幅值的集合称之为频谱。 每一个时域波形的频谱都有其独特的模式,计算时域波 形频谱的惟一方法就是傅里叶变换。
2.5 傅里叶积分、级数和离散变换
实现频域分析和处理的前提条件是将波形从时域变换 到频域表征,傅立叶变换就是这样的工具手段。傅立叶变 换有三种类型:

第7章 信号完整性分析.ppt

第7章  信号完整性分析.ppt

1)设置简便——就像在PCB编辑器中定义设计规则一样定义
《 电
设计参数(阻抗、上冲、下冲、斜率等)。

2)通过运行DRC,快速定位不符合设计需求的网络。
线

3)无需特殊经验要求,从PCB中直接进行信号完整性分析。
辅 助
4)提供快速的反射和串扰分析。
设 计
5)利用I/O缓冲器宏模型,无需额外的SPICE或模拟仿真知
电 子
一旦发现违规(violation),就会被标记出来(显示为
线 高亮度),提醒注意,同时如果PCB浏览管理器设为违

辅 规浏览模式,其中会显示违规的名称和具体内容。


实时检查并不是有多少规则,就检查多少项,而是
计 只检查设定项目,检查的项目可以调整,这种调整是通
Protel SE
过执行“Tools\Design Rule Check…”命令进行的,在 99 “Design Rule Check…”对话框的“On-Line”标签页中 》 完成。

沿)”对话框,如图7-13所示。



Protel SE
99 》
第7章 信号完整性分析
六、信号基值(Base Value)
基值是信号在低状态时的稳定电压值,示意图见图7-14。该

规则定义了允许的最大的基值电压。在图7-3中选择第6项,即
电 子
Base Value项,单击“Add”按钮,弹出“Base Value”对话框,如
第7章 信号完整性分析
Protel 99 SE提供了多种设计规则,用户可对这些

设计规则进行重新定义。如图7-29所示。

信号完整性PCBSI2008SH-13~14串扰

信号完整性PCBSI2008SH-13~14串扰
Trace ── 线条
图 10.15 5 条传输线的横截面,其阻抗均为 50,线宽和间距均 为 5mil。它们的电感矩阵以及 Ansoft 的 SI2D 场求解器取得的矩阵 元素值
电容矩阵和电感矩阵合起来就包含了一组传输线间耦 合的全部信息。根据这些值,我们可以计算出两条或更多 条导线之间各种情况下的串扰。我们可以建立 SPICE 等效 电路模型来仿真一组耦合传输线的行为。
当然,距离导线越远的地方,边缘场就迅速下降。图 10.2 给出了信号路径和返回路径之间的边缘场以及当另一个网 络分别在远处和近处时两者之间的相互作用情况。
图 10.2 信号线周围的边缘场。当一条导线相距较远时,边缘场耦 合和串扰非常小。当这条导线在边缘场附近时,产生的耦合和串扰就 很大
若返回路径不是很宽的均匀平面,而是封装中的单个引 线或接插件中的单个引脚时,互容变小、互感变大。虽然 依然存在容性耦合和感性耦合,但这种情况下的感性耦合 电流将远大于容性耦合电流。静态线上的噪声是动态网络 上 di/dt 驱动的,通常在驱动器开关时即信号的上升边和 下降边处发生。这就是串扰开关噪声(或曰,感性串扰)。
态线上测得的噪声(红色:近端;蓝色:远端)
为了区分两个末端,把距离源端最近的一端称为“近端”, 离源端最远的一端称为“远端”。
把这个恒定的近端噪声饱和量称为近端串扰(或 NEXT, Near End X-Talk)系数。
在上面的例子中,入射信号为 200mV,NEXT 大约是 13mV, 约为入射信号的 6.5%。
求的带宽和时延,最小节数为:
其中: n 精确模型所需 LC 集总电路的最小节数 BW 模型的带宽, GHz TD 每条传输线的时延,ns
(10.1)
10.5 SPICE 电容矩阵
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
14
Time Domain──时域
Voltage──电压
period──周期
amplitude──幅度
Time──时间
Frequency Domian── 频域
Amplitude──幅度
Frequency──频率
图 2.3 上图:时域中对正弦波的描述,它由 1000 多个电压-时
间数据点组成。下图:频域中对正弦波的描述。用三项可以定义一个
12
仪器信噪比(SNR)高意味着测量质量高。矢量网络分析 仪 (VNA) 的 信 噪 比 在 其 整 个 频 率 范 围 内 应 是 恒 定 的 , 从 10MHz 到 50GHz 或更高频率,信噪比均为-130dB。
时域反射计(TDR),有效带宽可高达 10GHz,但信噪比从 低频处的+60dB 降至 10GHz 处的+5dB。
提示 我们转向另一个域的惟一原因就是能更快地得到满足要求的答案。
一些情况下,在频域中用自然的正弦波,可能比时域更 简捷地描述并更快地解决问题。
然而,频域中不可能产生新的信息。同一波形的时域或 频域描述所含的信息完全相同。
频域中理解和描述一些问题比在时域中容易。例如,“带 宽”就是一个频域中的概念。
用它来描述与信号、测量、模型或互连线相关的最高的 有效正弦波频率分量。
5
2.2 频域中的正弦波
提示 频域最重要的性质是:它不是真实的,而是一个数学构造。时域是惟一客 观存在的域,而频域是一个遵循特定规则的数学范畴。
正弦波是频域中惟一存在的波形,这是频域中最重要的 规则,即正弦波是对频域的描述。
6
工程师们在频域中使用正弦波,时域中任何波形都可用 正弦波合成。这是正弦波的一个重要性质。但并不是正弦 波独有的。
11
阻抗在时域和频域中均有定义。频域中理解、使用和应 用概念容易,“抗”明显与频率有关。应在两种域中理解 阻抗,在频域中解决阻抗问题是首选。
电源分布系统(PDS)的设计目标就是使其串联阻抗从直 流(DC)到典型信号的带宽之间都保持在给定值之下。
处理 EMI 问题时,包括产品的 EMC 测量方法,在频域中 都更容易实施。
图 2.1 典型的时钟波形,图中标明了1GHz 时钟信号的时钟周期 和 10-90 上升时间。下降时间一般要比上升时间短一些,有时会出现 更多的噪声
4
上升时间有两种定义。一种是默认方式:10-90 上升时 间。第二种是 20-80 上升时间。
一些实际器件 IBIS 模型采用 20-80 定义,可能造成混乱。 时域波形下降时间的定义也是 10-90 和 20-80。 下降时间通常比上升时间短,这是由典型 CMOS 输出驱 动器设计造成。
16
其中: ω:角频率,弧度/秒 π:常量,为 3.14159... f: 正弦波频率,赫兹
(2.2)
例如,若正弦波的频率是 100MHz,那么它的角频率就等 于 2×3.14159×100MHz~6.3×108 弧度/秒。
幅度是中间值之上的波峰高度的最大值。水平方向之下 和水平方向之上的峰值相等。
提示 毕竟,时域是客观存在的,我们不能脱离这个基础,除非频域中有求解答 案的捷径。
8
描述互连电路,常常包括电阻、电感和电容的组合。电 路中这些元件可用二阶线性微分方程描述,这类微分方程 的解就是正弦波。
这类电路中,实际产生的波形就是由上述微分方程的解 所对应的波形组合而成。
实际的电路模型含电阻、电感、电容、传输线。输入信 号是任意波形。电路不同,对输入加工处理的结果也不同。
事实上,正弦波有四个性质: 1. 完备性:任何波形可由正弦波组合描述。 2. 正交性:任何两个频率不同的正弦波都是正交的。 两个正弦波相乘并在时间轴积分,则积分值为零。 3. 概念直观:正弦波有精确的数学定义。 4. 解析性好:正弦波及其微分存在,没有上下边界。
7
使用正弦波,则与互连线的电气效应相关问题变得容易 理解。变换到频域并用正弦波描述,有时会比在时域能更 快地得到答案。
高速电路与系统互连设计中
信号完整性(SI)分析
(之3~4[二]:信号、互连线、模 型、测量的带宽)
李玉山
西安电子科技大学电路CAD研究所
1
2.0 引言
研究信号的基本性质,常用的是时域和频域。 人们对时域比较熟悉。而频域则更有助于理解和掌握许 多信号完整性效应,如阻抗、有损线、电源分布网络、测 量及模型。 关于时域和频域,面对一个问题的两个方面:上升时间 和带宽。前者是时域;后者是频域。下面,要把带宽概念 扩展到互连线、模型和测量中。
从频域看,传输线串联电阻 R 随频率的平方根增加,介 质并联交流漏电流(I=V·G↑)随频率线性增长。
将信号变换到频域中,分别考虑传输线影响每个频率分 量,然后再将正弦波分量反变换到时域中,获得有损线的 瞬态(时域)性能。
13
2.4 正弦波的参数表征
频域中惟一存在的波形就是正弦波。 人们比较熟悉时域中对正弦波的描述。 图 2.3 示例给出,这条有严格数学定义的曲线可以用三 个量充分刻画出它的一切特性。
正弦波,而在频域中只表示为一个点
15
用以下三项就可以充分描述正弦波: 频率; 幅度; 相位。 频率,通常用 f 来表示,是指每秒中包含的完整正弦波 周期数,单位是赫兹。角频率以每秒弧度来度量。弧度像 度数一样,描述了周期的一小部分,一个完整周期的弧度 为 2π。希腊字母ω通常用来表示角频率,以每秒弧度来度 量。正弦波的频率与角频率的关系如下:
2
2.1 时域
提示 时域是真实世界,是惟一实际存在的域。
之所以这样认为,是因为从出生起,我们的经历都是在 时域中发展和验证的,人们已经习惯于事件按时间的先后 顺序而发生(人类生活在 x+y+z+t 的四维世界)。
3
时钟波形的两个相关又不同的重要参数是:时钟周期和上 升时间。图 2.1 说明了这些特征。
如图 2.2 所示,用若干正弦波的组合就能容易地描述各 种复杂的波形。
9
input── 输入
output── 输出
图 2.2 快速边沿与理想 RLC 电路相互作用时的时域行为。当数字 信号与互连线(它常常可以描述成理想 RLC 电路元件的组合)相Leabharlann 作用 时,就产生正弦波输出10
2.3 解决问题的频域捷径
相关文档
最新文档