集成电路新工艺设计
集成电路新工艺简述
学号： 3
班级：电科0902班
姓名：晓彬
集成电路工艺（integrated circuit technique ）是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅89片、玻璃或瓷衬底上，再用适当的工艺进行互连，然后封装在一个管壳，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。集成电路的制造是以硅晶圆为基础的，然后经过一系列的生产工艺，最终在晶圆上制造出所需要的集成电路。其中，硅晶圆是指硅半导体电路制作所用的硅晶片，由于其形状为圆形，故称晶圆。
一块硅晶圆从其生产到最后加工成带有芯片的硅片，需要经过一系列的工艺流程，主要包括硅单晶片的制造、外延层的生长、硅的氧化、掩模板的制备、光刻、掺杂、多晶硅的积淀、金属层的形成等等。
（1）．硅单晶的制造
硅单晶片实际上是从圆柱形的单晶硅锭上切割下来的，单晶硅的生长方法主要有两种。第一种是直拉式，这是一种直接从熔融的硅溶液中拉出单晶硅的方法，熔体置柑塌中，籽晶固定于可以旋转和升降的提拉杆上。降低提拉杆，将籽晶插入熔体，调节温度使籽晶生长，然后再旋转的同时缓慢的将其从硅的熔融液中提升出来，使晶体一面生长，一面被慢慢地拉出来，最后形成圆柱形的单晶棒；另一种方法是悬浮区熔法，在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。然后将在多晶棒与籽晶间只靠表面
力形成的熔区沿棒长逐步向上移动，将其转换成单晶。前一种方法在工业上的应用称为CZ法，CZ法生长出的单晶硅，用在生产低功率的集成电路元件；后一种方法在工业上的应用称为FZ法，FZ法生长出的单晶硅则主要用在高功率的电子元件。CZ法比FZ法更普遍被半导体工业采用，原因在于其制出的硅含氧量高，另外一个原因是CZ法比FZ法更容易生产出大尺寸的单晶硅棒。生成的单晶硅经过物理性能测试和电气参数测试后对其进行切割，形成单晶硅片，然后再对单晶硅片进行研磨、倒角、抛光，最后得到需要的单晶硅片。
（2）浸入式光刻技术有了长足的进步
集成电路在制造过程中经历了材料制备、掩膜、光刻、清洗、刻蚀、渗杂、化学机械抛光等多个工序，其中尤以光刻工艺最为关键，决定着制造工艺的先进程度。随着集成电路由微米级向钠米级发展，光刻采用的光波波长也从近紫外（NUV）区间的436nm、365nm波长进入到深紫外（DUV）区间的248nm、193nm波长。目前大部分芯片制造工艺采用了248nm和193nm光刻技术。其中248nm光刻采用的是KrF准分子激光，首先用于0.25μm制造工艺，后来Nikon公司推出NSR-S204B 又将其扩展到了0.15μm制造工艺，ASML公司也推出了PAS.5500／750E，它提高到可以解决0.13μm制造工艺。193nm光可采用的是ArF激光，目前主要用于0.11um、0.10um，以及90nm的制造工艺上。
1999年版的ITRS曾经预计在0.10um制造工艺中将需要采用157nm的光刻技术，但是目前已经被大大延后了。这主要归功于分辨率提高技术的广泛使用，其中尤以浸入式光刻技术最受关注。浸入式光刻是指在投影镜头与硅片之间用液体充
满，以提高光刻工具的折射率，获得更好的分辨率及增大镜头的数值孔径。如193nm光刻机的数值孔径为0.85左右，而采用浸入式技术后，可提高至1.0及以上。基于193nm浸入式光刻技术在2004年取得了长足进展，并有望被使用在未来45nm技术节点中。目前一些主要的集成电路制造商都已经将浸入式光刻技术作为首选。原先预计将在0.10um和90nm制造工艺中采用的157nm光刻技术，已经被193nm浸入式光刻技术所替代。
2003年5月英特尔公司宣布的策略表明，它有意放弃157nm光刻技术，取而代之的是努力延伸和拓展193nm光刻功能，然后使32nm工艺直接进入EUV时代。IBM 也在2003年宣布其193nm光刻技术扩展到65nm节点，而157nm光刻技术被挤到了45nm节点。最新的2004年ITRS修订版扩充了193nm浸入式光刻技术的使用围，并将ArF浸入式光刻技术作为65nm和45nm技术节点的首选，同时还认为浸入式光刻可能成为用于32nm和22nm节点的解决方案。全球主要的光刻设备供应商——ASML、佳能和尼康均已推出了193nm浸入式光刻设备，而且有计划将浸入式技术应用到248nm光刻中。
为了能在下一个技术节点上获得领先，目前一些企业已经开始在部署研制下一代的光刻技术，如远紫外光光刻(EUV)、电子束投影光刻、离子束投影光刻及X射线光刻等。2004年8月英特尔公司宣布已经在EUV光刻上取得重要进展，安装了全球第一套商用EUV光刻工具，并建立了一条EUV掩模试产线，表明该技术已从研发阶段进入试用阶段，预计在2009年的32nm工艺中将会被广泛应用。（3）封装业积极应对无铅化要求
近年来集成电路封装技术发展非常迅速，很多新技术和新材料被引入，但是目前集成电路封装业遇到的最大挑战之一就是如何应对欧盟2006年7月1日开始执行的产品无铅化法案。
2004年8月欧盟根据2002年通过的《关于报废电子电器设备指令》（WEEE）和《关于在电子电器设备中禁止使用某些有害物质指令》（ROHS）正式出台了《电子垃圾法》。其中ROHS规定欧盟国家的市场自从2006年7月1日后，将不允许含有包括铅Pb、镉Cd、汞Hg、六价铬Cr6＋、多溴二苯醚PBDE、多溴联苯PBB等6种有害物资的家电、IT产品、通信产品、电动工具、电动电子玩具，以及医疗电气设备的销售。其他国家也开始陆续出台类似的法律法规。其中对集成电路产业影响最大就是有关产品无铅化的规定。目前集成电路的封装主要还是采用锡铅焊料，向无铅化封装过渡将是封装业2005年主要的目标。虽然在ROHS中也规定了一些例外，如服务器、储存设备、网络基础设备的铅基焊接，含>85wt%铅的锡铅合金如95wt%Pb-5wt%Sn的晶圆凸块倒装片焊接，都可获得豁免，可延至2010年实施指令要求。但是对于大多数集成电路产品无铅化必须在规定之前完成过渡。目前较为常用的封装无铅化主要是通过无铅焊膏来实现，但是还存在无铅焊接过程中预热和回流温度较高，因此需要更有力的清洗过程。较为先进的技术则是通过镂板印刷的实现和电镀晶圆凸点的制备来达到实现无铅化。但是无铅化引入了新材料或新技术，还需要对制造、封装和测试的影响作进一步的评估。
除了积极开发无铅化封装技术外，近年也出现了很多新的封装技术，如系统封装
（System in package）、倒装芯片（Flip chip）、晶圆级封装（WaferLevel Packaging）和层叠封装（Stacked Packaging）等，被应用在各种超小型封装、超多端子封装、多芯片封装领域。其中系统封装主要受到了移动市场快速发展的驱动，以及应对多芯片封装发展的趋势；倒装芯片是直接通过芯片上呈阵列排布的凸点来实现芯片与封装衬底的互连，可以获得比传统封装方式面积缩小约30%，并且电性表现优异和抗噪声干扰能力较高，适合应用在CPU、芯片组及绘图IC等高端产品。
集成电路封装产业正在发生的另外一个重大转变是从标准封装批量生产为主，向提供定制的封装解决方案转变。主要的驱动力来自消费电子的迅速发展、封装引脚的增加、新材料的引入，以及新制造工艺的开发等。
（4）测试技术面临SOC技术发展和可测性带来的挑战
目前测试主要面临两方面的挑战：一是SOC技术的挑战；二是可测性的挑战。SOC的复杂程度非常高，在一块芯片不仅可能包含CPU、DSP、存储器、模拟电路等多种芯片，甚至还可能包括射频电路、光电器件、化学传感器等器件，因而作为SOC的测试系统，具备数字、混合信号、存储器、射频等各种测试，同时各个模块之间又不能相互影响，这对测试系统提出了相当高的要求。其次是芯片的可测性。随着芯片复杂程度和集成程度越来越高，对芯片的可测性提出了要求，同时也要防止测试成本的指数增长。
应对芯片集成程度和复杂程度越来越高的趋势，较好的解决方法就是在设计时即
采用可测性设计，这可在一定程度上简化测试的复杂程度，对保证芯片的流片成功、提高量产成品率、降低芯片测试成本都有着重要的作用。可测试设计的方法之一就是采用结构测试，而不是功能测试，这可缩短测试开发时间，节省测试成本；其次，是采用置自测试，即把测试电路设计在芯片或IP核中，通过置测试电路对芯片或IP核进行测试，也可大大缩短测试开发时间，降低测试费用；第三，是采用基于故障的测试，即测试可能发生故障的部分，不测试不可能发生故障的部分，在制造过程中在可能引入失效机理的地方设计一些测试电路，可保证较高的测试覆盖率，还能省时省费用。
由于可复用IP核在集成电路设计中应用越来越广泛，随之出现的是不同厂商的IP核的多时钟问题，使得并行测试这些IP核非常复杂。因此需要建立各个厂商都能接受的IP核接入标准和可测性设计标准，这也可以大大简化测试程序和降低成本。
芯片集成度提高而出现的集成度测试越来越分散化也是一个重要发展方向。测试将体现在每一个环节之中，尤其是对于复杂的芯片，从设计、制造至封装，测试机器将与芯片本身更加接近，从而测试过程将变得更加简捷。
（5）新兴器件开始崭露头角
传统的CMOS器件随着特征尺寸逐步缩小，越来越显现出极限性。技术人员开始积极寻找新的替代产品，以便在更小的技术节点中超越体硅CMOS技术。
ITRS中提出的非传统CMOS器件，有超薄体SOI、能带工程晶体管、垂直晶体管、双栅晶体管、FinFET等。其中，超薄体SOI是一种全耗尽SOI，可以提供CMOS 22nm 技术节点所需的极薄沟道尺寸（<5nm），可以具有较高的亚阀电压斜率和保持Vt的可控性；能带工程晶体管是将储硅层上的应变硅用作沟道迁移率提高层，以获得更高的驱动电流和体硅、SOI CMOS兼容；垂直晶体管、FinFET和平面双栅晶体管都是双栅或围栅晶体管结构，这三种器件都能提供更高的驱动电流，后两者还具有较高的亚阀电压斜率和改进的短沟效应。
未来有望被广泛应用的新兴存储器器件，主要有磁性存储器（MRAM）、相变存储器（PRAM）、纳米存储器（NRAM）、分子存储器（molecular memory）等。MRAM的原理通过磁性材料在两种磁性状态之间的变化来保存数据，它结合了非挥发性闪存与SRAM存的功能，具有在关闭系统电源后仍然能保存数据的功能。根据NanoMarkets预计，到2008年MRAM市场销售值将可达21亿美元，而2012年将成长至161亿美元，平均年复合成长率高达66.4%。现在全球主要存储器生产厂商如英飞凌、Freescale、IBM、NEC、瑞萨、三星与索尼都在积极研究中。相变存储器是基于了默写材料在电流脉冲影响下发生快速可逆相变效应，具有非挥发性、低功耗、抗辐照等优点。纳米存储器主要是通过钠米技术制造的浮栅存储器，具有快速读写和非挥发的特点。分子存储器是采用单分子作为存储器单元基本模块的存储器。
新兴的逻辑器件主要包括了谐振隧道二极管、单电子晶体管器件、快速单通量量
子逻辑器件、量子单元自动控制器件、纳米管器件、分子器件等。在未来各种集成电路新兴器件中，大量运用了钠米技术，除了在存储器和逻辑器件中作为晶体管的主要材料，某些形态的碳钠米管可在晶体管中取代硅来控制电子流，并且碳钠米管也可取代铜作为互连材料。英特尔公司技术人员曾预测，预计到2014年芯片的晶体管结构将由碳钠米管或硅钠米导线构成。对于光刻技术，为了能在下一个技术节点上获得领先，目前一些企业已经开始在部署研制下一代的光刻技术，如远紫外光光刻(EUV)、电子束投影光刻、离子束投影光刻及X射线光刻等。
以上就是晶圆制作处理的主要过程，接下来就要进行后期的封装，主要的步骤为背面减薄、划片、掰片、粘片、压焊、切筋、整形、封装、沾锡、老化、成测、打字、包装，在这里不作详述。至此，整个集成电路基本工艺流程介绍完毕，另外要说的是在晶圆制作过程中，某些工序如离子注入、光刻氧化需重复二三十次，而光刻及刻蚀是整个制造过程中最为关键的工序；另外，整个制作过程的环境都应保持高度清洁，这是因为整个工艺都是在纳米数量级上进行的。
关于集成电路工艺的发展趋势，我认为主要在三方面，新材料、新技术、新工艺的应用。
在未来各种集成电路新兴器件中，大量运用了钠米技术，除了在存储器和逻辑器件中作为晶体管的主要材料，某些形态的碳钠米管可在晶体管中取代硅来控制电子流，并且碳钠米管也可取代铜作为互连材料。英特尔公司技术人员曾预测，预计到2014年芯片的晶体管结构将由碳钠米管或硅钠米导线构成。对于光刻技术，为了能在下一个技术节点上获得领先，目前一些企业已经开始在部署研制下一代的光刻技术，如远紫外光光刻(EUV)、电子束投影光刻、离子束投影光刻及X射
线光刻等。
另外，集成电路工艺好的技术也依赖于优良精密的仪器去实现，所以集成电路工艺的发展依赖于如今科学技术水品的整体进步，已不是单单某一个行业的问题；另外，集成电路已应用于社会的方方面面，集成电路工艺的大的革新也必将到来社会科技水平的整体提升。这是一个良性循环，只不过需要我们去推动，这是一种挑战，也是一种责任。