74161实现60进制计数器原理图
74ls160做60进制计数器原理及实验步骤 -回复
74ls160做60进制计数器原理及实验步骤-回复74LS160是一种常见的计数器芯片，它能够实现60进制的计数功能。
本文将介绍74LS160的原理以及实验步骤，帮助读者更好地理解和运用这种计数器芯片。
一、74LS160的工作原理74LS160是一种可编程时序器件，它内部包含了一个由主计数器和辅助计数器组成的计数器链。
这两个计数器均可设定为0至59之间的任意数值。
主计数器负责进行60进制的计数，而辅助计数器负责对主计数器进行增加或减少操作。
在开始计数之前，我们首先需要对74LS160进行编程。
通过将不同的输入信号引脚接地或连接高电平，我们可以设置主计数器和辅助计数器的起始值。
此外，还需设置计数器处于增加或减少模式、复位或不复位模式以及使能或禁用计数器。
当所有设置完成后，就可以开始进行计数操作了。
每当计数器达到设定的最大值时，它会自动回到起始值重新开始计数（这里是59）。
可以使用一个外部的信号来触发计数器的复位操作，实现对计数器的控制。
在实际应用中，我们可以通过连接74LS160输出引脚到其他器件或电路，来实现对计数结果的产生和运用。
例如，可以将计数结果连接到显示器上，直接显示出当前的计数值。
或者将计数结果连接到其他逻辑电路中，实现更复杂的功能。
二、实验步骤下面将详细介绍使用74LS160实现60进制计数的实验步骤。
在进行实验之前，我们需要准备以下器材和元件：74LS160芯片、电路板、连接线、几个脉冲开关和一台数字显示器。
1. 将74LS160芯片插入电路板上相应的位置。
确保芯片的引脚正确插入到电路板上的插座中。
可以参考芯片的管脚图或者电路板说明来确定正确的插入方式。
2. 使用连接线将芯片与其他器件进行连接。
首先，将芯片的电源引脚与电源连接，确保芯片能够正常工作。
接下来，将芯片的计数引脚与脉冲开关连接，以接收外部的计数触发信号。
最后，将芯片的输出引脚连接到数字显示器的相应输入端口上。
3. 设置芯片的工作模式。
设计60进制计数器数电课程设计资料
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418刘科2014303010328用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
设计60进制计数器--电子技术基础课程设计
X X 大学电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。
(完整word版)设计60进制计数器--电子技术基础课程设计(word文档良心出品)
X X 大学电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器。
电子技术基础实验课程设计-用74LS161设计六十进制计数器
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
74161引脚功能表
四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表图9-21为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中是直接清零端，是预置数控制端，A3A2A1A0是预置数据输入端，EP和ET是计数控制端，是计数输出端，RCO是进位输出端。
74161型计数器的功能表如表9-10所示。
(a) 外引线排列图 (b) 逻辑符号图9-21 74161型四位同步二进制计数器表9-10 74161型四位同步二进制计数器的功能表清0预置控制时钟预置数据输入输出EP ET CP A3A2A1A00 ××××××××0 0 0 01 0 ××↑d3d2d1d0d3d2d1d01 1 0 ××××××保持1 1 ×0 ×××××保持1 1 1 1 ↑××××计数由表9-10可知，74161具有以下功能。
① 异步清零。
=0时，计数器输出被直接清零，与其他输入端的状态无关。
② 同步并行预置数。
在=1条件下，当=0且有时钟脉冲CP的上升沿作用时，A3、A2、A1、A0输入端的数据 d3、d2、d1、d0将分别被、、、所接收。
③ 保持。
在==1条件下，当ET·EP=0，不管有无CP脉冲作用，计数器都将保持原有状态不变。
需要说明的是，当EP=0，ET=1时，进位输出RCO也保持不变；而当ET=0时，不管EP 状态如何，进位输出RCO=0。
④ 计数。
当==EP=ET=1时，74161处于计数状态。
电子技术基础实验课程设计-用74LS161设计六十进制计数器
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
60进制计数器
题目60计数器60进制计数器主要内容：利用QuartusII设计一个六十进制计数器。
该电路是采用整体置数法接成的六十进制计数器。
首先需要两片74160接成一百进制的计数器，然后将电路的60状态译码产生LD′=0信号，同时加到两片74160上，在下一个计数脉冲（第60个计数脉冲）到达时，从而得到六十进制计数器。
主要要求如下：（1）每隔1个周期脉冲，计数器增1；（2）当计数器递增到60时，进位端波形发生跳变，说明计数器产生进位信号，之后计数器会自动返回到00并重新计数；（3）本设计主要设备是两片74160同步十进制计数器，时钟信号通过建立波形文件得以提供。
1方案选择与电路原理图的设计使用具有一定频率的时钟信号作为计数器的时钟脉冲作为同步控制信号，整体电路通过两片74160与其他门电路辅助等单元电路构成以实现置数进位功能。
图2.1为六十进制计数器的总体电路原理框图。
图1.1 电路原理框图1.1单元电路一：十进制计数器电路（个位）本电路采用74160作为十进制计数器，它是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。
每输入10个计数脉冲，计数器便工作一个循环，并且在进位端RCO产生一个进位输出信号。
其功能表如表2-1所示，连接方式如图2.2所示。
此片工作时进位端RCO在没有进位时RCO=0，因此第二片ENP·ENT＝0，第二片不工作。
表2-1 同步十进制计数器功能表在新建好的block文件的图形编辑窗口中双击鼠标，或点击图中“符号工具”按钮，或者选择菜单Edit下的Insert Symbol命令，即可对元件进行选择。
选择元件库中的ot hers—maxplus2—74160。
点击工具栏中Orthogonal Node Tool按钮便可以对端子间进行连线，其中值得注意的是，点击工具栏中Orthogonal Bus Tool按钮可以通过总线进行连接。
1.2 单元电路二：十进制计数器（十位）本电路同样采用74160作为十进制计数器，如图2.3所示。
74161引脚功能表
四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表
四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表
图9-21为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中是直接清零端，是预置数控制端，A3A2A1A0是预置数据输入端，EP和ET是计数控制端，是计数输出端，RCO是进位输出端。
74161型计数器的功能表如表9-10所示。
(a)外引线排列图(b)逻辑符号
图9-2174161型四位同步二进制计数器
表
由表9-10可知，74161具有以下功能。
①异步清零。
=0时，计数器输出被直接清零，与其他输入端的状态无关。
②同步并行预置数。
在=1条件下，当=0且有时钟脉冲CP的上升沿作用时，A3、A2、A1、
A0输入端的数据d3、d2、d1、d0将分别被、、、所接收。
③保持。
在==1条件下，当ET·EP=0，不管有无CP脉冲作用，计数器都将保持原有状态不变。
需要说明的是，当EP=0，ET=1时，进位输出RCO也保持不变；而当ET=0时，不管EP状态如何，进位输出RCO=0。
④计数。
当==EP=ET=1时，74161处于计数状态。
同步集成计数器74161原理.ppt
课后思考
用集成计数器74LS161的清零方式和预置方式 如何设计十进制的计数器？
基于74161构成任意进制计数器
集成计数器74LS161功能表
输入
时钟 清0 置数 使 能
置数输入
CP Rd LD EP ET D C B A
× 0 × ×× ××××
输出
QD QC QB QA 0 0 00
工作方式
异步清零
1 0 × × D C B A D C B A 同步预置
× 1 1 0 × ×××× × 1 1 × 0 ××××
2
ห้องสมุดไป่ตู้
举例2 利用预置方式，用74161构成九进制计数器。
九进制计数
①0000→1000循环计数； ②出现1000时形成预置信号，并将置数输入端设 1 置为0000，待下一次触发脉冲到来时刻，进行同 1 步置数为0000； ③异步清零端高电平；
④使能端高电平
1 0 000 &
2
举例2 利用预置方式，用74161构成九进制计数器。
保持 保持
保持功能
1 1 1 1 ××××
计数
计数功能
1
举例1 利用清零方式，用74161构成九进制计数器。
九进制计数
①0000→1000循环计数；
②出现1001时形成清零信号，输出异步清零； 1
③同步预置端高电平，置数输入端无关
1
④使能端高电平
X XXX
1 &
1
举例1 利用清零方式，用74161构成九进制计数器。
s1(4)
4． 4位同步二进制计数器74161图11 4位同步二进制计数器74161图12 计数器74161功能表和逻辑符号二．异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。
最低位触发器由计数脉冲触发翻转，其他各位触发器偶尔需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时光先后第1 页/共6 页不一，惟独在前级触发器翻转后,后级触发器才干翻转。
异步二进制加法计数器线路联接容易。
各触发器是逐级翻转，因而工作速度较慢。
图13 异步二进制加法计数器20.3.2 十进制计数器功能：模为十的计数器。
计数逻辑：“逢十进一”。
它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。
表4 十进制加法计数器状态表基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。
01T图14 同步十进制加法计数器图15 同步十进制加法计数器状态转换图•因为有十个状态循环，故称为十进制计数器。
•因为六个无效状态都可以在时钟信号作用下进入有效循环，故称为可自启动的计数器。
•十进制计数器74LS160第3 页/共6 页图16 同步十进制加法计数器74LS160逻辑电路图图16 同步十进制加法计数器74LS160功能表和逻辑符号20.3.3 随意计数器的构成主意一、（N>M）用MSI计数器构成随意进制计数器设已知MSI计数器的模为N,要构成的随意进制计数器的模为M。
第 5 页/共 6 页原理：（N>M ）计数循环过程中设法跳过N －M 个状态。
主意：1. 用门（普通为与非门）译出对应状态SI;2. 再清零或置数——详细操作分三种情况：3．反馈置“0”法：当满意一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。
利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。
用状态图解释上述三种主意：图171. 异步置零法( M=6,N=10 )同步置零法 异步置零法 同步置数法图18图19图20主意：用与非门译出状态M。
74161计数器
二位十进制串行进位计数器的级联电路
0000 0 0001 1 0010 2 0011 3 0100 4 0101 5 0110 6 0111 7 1000 8 1001 9 0000 0
实验原理
实验五 集成计数应用
二位十进制串行进位计数器的级联电路
CP1
CP2
78 9 0
0000 0 0001 1 0010 2 0011 3 0100 4 0101 5 0110 6 0111 7 1000 8 1001 9 0000 0
1010 10 1 0 0000 0 1 1
实验原理
实验五 集成计数应用
实验中单脉冲和连续脉冲可以直接使用实验箱上的脉冲源。 注意：实验中脉冲上升沿和下降沿需使用单脉冲源，也可以使用RS触发器 的输出，而不能直接使用开关，因为开关动作时会产生毛刺，相当于产生多 个脉冲。
实验原理
实验五 集成计数应用
集成计数应用
74161
清零 预置
RD LD
0
×
1
0
1
1
1
1
1
1
使能
EP ET
×× ×× 0× ×0 11
时钟 预置数据
CP D C B A
× ××××
↑
DC BA
× ××××
× ××××
↑
××××
输出
QD QC QB QA
0000 D C BA
保持 保持 计数
实验五
实验原理
集成计数器74161的内部原理图
实验报告
1．实验目的、内容 2. 画出实验电路图，简述原理。 3．根据实验结果，绘制状态图，辅以必要的文字说明。 4．总结计数器设计和使用的体会。
74161引脚功能表
四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表图9-21为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中是直接清零端，是预置数控制端，A3A2A1A0是预置数据输入端，EP和ET是计数控制端，是计数输出端，RCO是进位输出端。
74161型计数器的功能表如表9-10所示。
(a) 外引线排列图 (b) 逻辑符号图9-21 74161型四位同步二进制计数器表9-10 74161型四位同步二进制计数器的功能表清0预置控制时钟预置数据输入输出EP ET CP A3A2A1A00 ××××××××0 0 0 01 0 ××↑d3d2d1d0d3d2d1d01 1 0 ××××××保持1 1 ×0 ×××××保持1 1 1 1 ↑××××计数由表9-10可知，74161具有以下功能。
① 异步清零。
=0时，计数器输出被直接清零，与其他输入端的状态无关。
② 同步并行预置数。
在=1条件下，当=0且有时钟脉冲CP的上升沿作用时，A3、A2、A1、A0输入端的数据 d3、d2、d1、d0将分别被、、、所接收。
③ 保持。
在==1条件下，当ET·EP=0，不管有无CP脉冲作用，计数器都将保持原有状态不变。
需要说明的是，当EP=0，ET=1时，进位输出RCO也保持不变；而当ET=0时，不管EP 状态如何，进位输出RCO=0。
④ 计数。
当==EP=ET=1时，74161处于计数状态。