Verilog HDL课程设计

人民武装学院Verilog HDL课程设计洗衣机控制器的设计

学生姓名: 周云

学号: PB102027115

专业: 电子信息科学与技术

年级: 2010 级

指导老师: 周骅老师

时间: 2011年12月22日

目录

引言...................................................................................................................... - 3 -

一、设计内容...................................................................................................... - 4 -

1.设计内容.................................................................................................... - 4 -

2.功能............................................................................................................ - 4 -

二、洗衣机控制器的工作原理.......................................................................... - 6 -

1. 洗衣机的工作状态.................................................................................. - 6 -

2. 全自动洗衣过程...................................................................................... - 7 -

3.单独执行某个洗衣程序............................................................................ - 8 -

三、洗衣机的状态转换图.................................................................................. - 9 -

1.洗衣机的状态转换图................................................................................ - 9 -

2. 设计思路.................................................................................................. - 9 -

四、设计程序.................................................................................................... - 11 -

1.全自动洗衣机主程序.............................................................................. - 11 -

2.全自动洗衣机测试程序.......................................................................... - 15 -

五、步骤及仿真图............................................................................................ - 17 -

1.在代码提示框架中完成核心子模块wash_ctrl.v的设计 ................... - 17 -

2.对核心子模块wash_ctrl.v 进行时序仿真 ........................................... - 17 -

六、功能图........................................................................................................ - 20 -

1.设计顶层图形文件，编译.................................................................... - 20 -

2.功能引脚锁定.......................................................................................... - 20 - 心得体会............................................................................................................ - 22 -

引言

随着高密度现场可编程逻辑器件的广泛应用，当前数字系统正朝着速度快、容量大、体积小、重量轻的方向发展的时候，越来越多的工程人员采用硬件描述语言HDL (hardware description language)来进行项目的开发。目前最通用的HDL 有VHDL 与Verilog 两种，它们具有IEEE国际标准，语法严谨，是今后数字电路与系统设计的必然趋势，它的优点在于具有行为级描述方式，可对设计进行准确描述，易于设计修改，缩短开发周期。基于VHDL开发系统有多种上，是其中之一，他的功能强大，在开发有限状态机FSM(finite state machine)时序电路时，我们不需要要再用传统的电路输入的方法，通过设计寄存器组来实现各个状态之间的转换，我们可充分利用硬件描述语言的抽象建模能力，用CAD 工具直接绘制状态转移图，具体的逻辑简化可和电路设计可同计算机自动完成，从而提高了设计的效率，并且条理更清晰，修改方便等。