DSPBuilder系统设计工具

合集下载

基于DDS的幅度调制AM信号发生器设计正式毕业设计

基于DDS的幅度调制AM信号发生器设计摘要信号发生器发展到今天，在电子测试、电子设计、模拟仿真、通信工程中，扮演着一个相当重要的角色，有着相当广泛的应用，极大加快了电子测试与设计工作中的效率，在电子技术和信号仿真应用中已发挥了巨大的作用。

本文主要介绍了基于DDS的信号发生器的设计情况。

这是一个以MATLAB为核心来实现信号发生器的系统，该系统具有结构简单灵活，抗干扰能力强、产生频率较高、应用广泛等特点。

为实现基于DDS的数字调制波，提出以调整指数控制字与频率控制字，通过查表得到所需数字序列的思想与方法，MATLAB仿真与样机实验表明该方法是行之有效的。

依据时域和频域卷积定理对信号调制与解调过程进行了分析，并用MATLAB软件的快捷、方便、准确的特点对其过程进行仿真，得到了比较满意的结果。

将其仿真的过程应用与理论和实验过程中，这样常有利于激发学生的学习兴趣和全面推进素质教育、创新教育。

通过软件调试后，所要求的各种波形都能按要求实现。

由于设计的时间短等原因，本次设计只是原理性的设计，要达到实用，还有许多的工作要做。

由于经验不足，在设计中还有许多不足之处，需要进一步改进。

关键词：DSP Builder，FPGA, D/A转换器，信号发生器,调幅THE DESIGN OF THE AM SIGNAL GENERATORBASED ON DDS The Amplitude ModulationABSTRACTThe development of the signal generator today, plays a very important role in the electronic testing, design, simulation, and communications projects. It widely spread the application, speed up the electronic test; also it plays a huge role in the electronic technology and the application of the signal simulation. This article mainly introduced the situation of the design which based on the DDS signal generator. This is a system which based on MATLAB in order to realize the signal generation. This system is simple and flexible, the anti-jamming ability is strong, the frequency is high, and the application is wide.In order to realize the digital modulating wave based on the DDS, we proposed the adjusted indexes control word and the frequency control word, through the table look-up we can find the thought and the method of the digital sequence. The MATLAB simulation and the prototypical experiment indicated this method is effective. Through the analysis which based on the time domain and the frequency range convolution theorem of the signal modulation, and the simulation on MATLAB software which is convenient and accurate, we can get a quite satisfactory result. The process of the simulation and the experiment of the theory can commonly stimulate the student's studying interest and the comprehensive advancement for all-around development, the innovation education.After the debugging of the software, all kinds of profile can realize according to the request. Because of the short time and some other reasons, this design is only the principle, we still have many work need to do in order to achieve the practical use. In other words, Because of shortage experience, there ismany deficiencies in the design, It also needs some further improve.KEY WORDS：DSP Builder, FPGA, D / A Converter, Signal Generator, AM目录前言无线电技术进行信息传输在现代电子应用中占有及其重要的地位，无线电通信、电视、雷达、遥控遥测等，都是利用无线电技术传输各种不同信息的方式，在这些信息的传递过程中，都要用到调制技术，所谓调制是在传送信号的以方将所要传送的信号“附加”在高频振荡器上，再由发送装置进行传送。

第三章-DSP-Builder设计入门

Overview
The Programmable Solutions Company®
Devices
– Stratix® II™ – Cyclone™ II – Stratix GX – Stratix – Cyclone
Devices (continued)
– MAX® II – Mercury™ Devices – ACEX® Devices – FLEX® Devices – MAX Devices
……………………
…A…lte…ra…D…SP…B…ui…lder Fixed-Point Blockset DSP Blockset Communications Blockset SimPowerSystems Blockset Others
Matlab / Simulink Model Created with Altera DSP Builder Libraries
Design Flow with DSP Builder
(八步法)
What Is DSP Builder?
Links MATLAB/Simulink Design Environment to Quartus II Development Tool for Altera FPGAs Automatic HDL Code Generation from Simulink Model Generated by DSP Builder Libraries Generates Bit & Cycle Accurate Models for DSP Functions Automatic Generation of HDL Testbench Integrated Intellectual Property (IP) Library Support Enables Rapid Prototyping with Altera DSP Development Board Facilitates Integration of Complex DSP Functions

基于FPGA的DSP技术实现伺服控制器的应用方案与设计

基于FPGA的DSP技术实现伺服控制器的应用方案与设计作者：晁智强，李华莹，陈强，苏力刚引言随着电液伺服控制理论的发展，很多先进的控制策略被应用于电液伺服控制领域中。

如：文献［1］阐述了基本运算为不完全微分PID的滤波型二自由度控制算法，针对飞行仿真转台用液压伺服系统的特点进行了仿真研究。

文献［2］研究了基于RBFNN的PID控制在电液位置伺服系统中的应用。

文献［3］对电液位置伺服系统采用滑模变结构控制，用最优控制理论设计滑模平面，均取得了良好效果。

但大量文献均是理论与仿真研究，大多的工业应用仍然以模拟电路实现PID控制算法为主，主要原因是实现这些先进的控制算法的方法目前都是由负责控制的下位机用程序实现的，而计算机易出现死机、掉电等情况，这使液压系统可靠性和安全性都降低。

介绍了一种用基于FPGA的DSP技术来设计电液伺服系统控制器的方法。

该方法克服了传统伺服控制器的一些不足，可将许多复杂的实时控制算法硬件化实现，并根据控制效果的优劣调整控制算法，从而提高了控制器的控制效果、运算速度和可靠性。

使用该方法，设计者不必十分了解FPGA（可编程逻辑门阵列）和VHDL（硬件描述语言），在Matlab中便可设计出需要的伺服控制器。

1现代DSP技术概述近几年来，应用数字信号处理技术设计的数字控制器被越来越多地应用到电液伺服系统中。

在过去很长的一段时间里，以美国TI公司TMS320系列为代表的DSP处理器几乎是数字信号处理应用系统的唯一选择。

但面对当今迅速变化的DSP应用市场，其硬件结构的不可变性，早已显得力不从心。

基于FPGA的现代DSP技术是用FPGA等可编程门阵列实现数字信号处理算法，它是一种面向对象的DSP系统，用户可根据需要来定制和配置自己的DSP系统。

但是，应用FPGA开发DSP系统专业性强，使其应用受到很大限制。

目前，在利用FPGA进行DSP系统的开发应用上，已有了全新的设计工具和设计流程，世界两大FPGA生产厂商Xilinx公司和Altera公司都相继推出了自己的DSP解决方案。

dsp builder 使用方法

第9章DSP Builder设计初步利用EDA技术完成硬件设计的途径有多种，前面介绍的是利用QuartusII来完成的，最为典型的设计流程，包括设计项目编辑（如用VHDL）、综合、仿真、适配、编程。

但是对于一些特定的设计项目，这个流程就会显得很不方便，甚至无能为力。

例如涉及算法类（如DSP模块）及模拟信号处理与产生方面的系统设计。

Altera自2002年推出的DSP Builder则很好地解决了这些问题。

DSP Builder可以帮助设计者完成基于FPGA的不同类型的应用系统设计。

除了图形化的系统建模外，DSP Builder还可以自动完成大部分的设计过程和仿真，直至把设计文件下载至FPGA开发板上。

利用Matlab与DSP Builder进行模块设计也是SOPC技术的一个组成部分。

本章以两个简单的电路模型设计为示例，详细介绍Matlab、DSP Builder、QuartusII 三个工具软件联合开发的设计流程。

9.1 Matlab/DSP Builder及其设计流程DSP Builder是一个系统级（或算法级）设计工具，它架构在多个软件工具之上，并把系统级（算法仿真建模）和RTL级（硬件实现）两个设计领域的设计工具连接起来，都放在了Matlab/Simlink图形设计平台上，而将QuartusII作为底层设计工具置于后台，最大程度地发挥了对种工具的优势。

DSP Builder依赖于MathWorks公司的数学分析工具Matlab/Simlink，以Simulink的Blockset出现。

可以在Simulink中进行图形化设计和仿真，同时又通过SignalCompiler把Matlab/Simulink的模型设计文件（.mdl）转成相应的硬件描述语言VHDL设计文件（.vhd），以及用于控制综合与编译的tcl脚本。

对于综合以及此后的处理都由QuartusII来完成。

由于在FPGA上设计一个算法模型的复杂性，设计的性能（包括面积、速度、可靠性、设计周期）对于不同的应用目标将有不同的要求，涉及的软件工具也不仅仅是Simulink和QuartusII，DSP Builder针对不同情况提供了两套设计流程，即自动流程和手动流程。

DSP Builder

1.说明DSP Builder的主要功能DSP Builder在算法友好的开发环境中帮助设计人员生成DSP设计硬件表征，从而缩短了DSP设计周期。

已有的MATLAB函数和Simulink模块可以和Altera DSP Builder模块以及Altera知识产权(IP)MegaCore功能相结合，将系统级设计实现和DSP 算法开发相链接。

DSP Builder支持系统、算法和硬件设计共享一个公共开发平台。

设计人员可以使用DSP Builder模块迅速生成Simulink系统建模硬件。

DSP Builder包括比特和周期精度的Simulink模块，涵盖了算法和存储功能等基本操作。

可以使用DSP Builder模型中的MegaCore功能实现复杂功能的集成。

Altera还提供DSP Builder高级模块集，这一Simulink库实现了时序驱动的Simulink综合。

Altera MegaCore是高级参数化IP功能，例如有限冲击响应(FIR)滤波器和快速傅立叶变换(FFT)等，经过配置能够迅速方便的达到系统性能要求。

MegaCore功能支持Altera的IP评估特性，使您在购买许可之前，便可以验证功能及其时序。

Altera IP MegaStore网站上为DSP Builder和IP评估流程提供DSP IP完整介绍DSP Builder SignalCompiler模块读取由DSP Builder和MegaCore模块构建的Simulink建模文件(.mdl)，生成VHDL文件和工具命令语言(Tcl)脚本，进行综合、硬件实施和仿真。

图示为DSP Builder设计流程。

DSP Builder是一个系统级(或算法级)设计工具，它构架在多个软件工具之上，并把系统级和RTL级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势【10】。

DSP Builder依赖于Math Works公司的数学分析工具Matlab/Simulink，以Simulink的Blockset出现，可以在Simulink中进行图形化设计和仿真，同时又通过Signal Compiler可以把Matlab/Simulink的设计文件(.mdl)转成相应的硬件描述语言VHDL设计文件(.vhd),以及用于控制综合与编译的TCL脚本。

基于Matlab_DSPBuilder的正弦信号发生器设计.

基于Matlab/DSP Builder的正弦信号发生器设计引言近年来随着通信技术的不断发展,信号的正确传输显得日益重要,也就是说要有一个可靠的能产生稳定确信号的发生器,基于Matlab/DSP Builder的正弦信号发生器是利用Matlab/DSP Builder的模块进行的模快化设计,软件的设计采用模块化结构,使程序设计的逻辑关系更加简洁明了、易懂、易学。

使硬件在软件的控制下协调运作。

DSP Builder可以帮助设计者完成基于FPGA的DSP系统设计设计,除了图形化的系统建模外,还可以完成及大部分的设计过程和仿真,直至将设计文件下载到DSP 开发板上。

此次实验的目的就是将两者的优势有机的结合在一起,利用DSP的优势开发正弦信号发生器。

在设计中主要采用DSP Builder库中的模块进行系统的模型设计,然后再进行Simulink仿真。

1.设计思想1.1 DSP Builder特点DSP Builder系统级(或算法级设计工具,它架构在多个软件工具之上,并把系统级(算法仿真建模和RTL(硬件实现两个领域的设计工具连接起来,最大程度的发挥了两种工具的优势。

DSP Builder依赖于MathWorks公司的数学分析工具Matlab/Simulink,可以在Simulink中进行图形化设计和仿真,同时又通过Signal Compilder把Matlab/Simulink的设计文件(.mdl转换成相应的硬件描述语言VHDL 设计文件(.vhd,以及用于控制和编译的tcl脚本。

而对后者的处理可以用Quartus II 来实现。

1.2 QuartusII特点QuartusII提供了完整的多平台设计环境,能满足各种特定设计的需要,是单芯片可编程系统(SOPC设计的综合性环境和SOPC开发的基本设计工具,并且为Altera DSP开发包进行系统模型设计提供了集成综合环境。

QuartusII完全支持VHDL的设计流程,其内部嵌有VHDL逻辑综合器。

基于DSP Builder的FIR滤波器设计与实现

基于DSP Builder 的FIR 滤波器设计与实现Design and Implementation of FIR Based on DSP Builder（湖南科技大学）罗韩君刘明伟（湖南省电力试验研究院）王成LUO HAN jun LIU MING wei Wang cheng摘要：针对FIR 数字滤波器的基本原理和结构特点，利用DSP Builder 软件设计了32阶低通FIR 滤波器，对该滤波器的性能进行了仿真，并将设计下载到FPGA 中进行了硬件测试，测试结果表明：采用该方法设计FIR 滤波器简单易行，可缩短设计进程，设计出的滤波器的性能稳定可靠，达到了预期目标。

关键词：DSP Builder；FIR；FPGA；仿真中图分类号：TN713 文献标识码：A 文章编号：Abstract: According to the principle and structure of FIR digital filter, a 32-order lowpass FIR is designed by using DSP Builder, and design is successfully simulated , Finally, the design is downloaded into FPGA device for testing, testing results indicate: this design method is effective for FIR. Key Words: DSP Builder;FIR;FPGA;Simulation 1 引言在信号处理领域，数字滤波器占有重要地位，数字滤波器在语音和图像处理、模式识别、HDTV、雷达信号分析与谱分析等领域有广泛应用。

与模拟滤波器对比，数字滤波器可以满足滤波器幅度和相位特性的严格要求,可以克服模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。

数字集成系统第十三讲DSP Builder

y ( n ) = ∑ bi x ( n − 1) + ∑ ai y ( n − i )
i =0 i =1 M N
x (n ) x (n －1) x (n －2)
b0 z－1 b 1 z …
－1
y (n ) a1 a2 … … … a N－1 aN z －1 z
－1
y (n －1) y (n －2)
h (0)
h (1)
h (N －3)
h (N －2)ຫໍສະໝຸດ h (N －1) y (n )
11
级联型FIR滤波器
当需要控制系统传输零点时，将传递函数H(z)分解成二阶实系数因子的形式：
N −1 n =0
H ( z ) = ∑ h( n ) z −n = ∏ ( a0i + a1i z −1 + a2i z −2 )
6
x (n )
z－1
x (n －1)
x (n )
z－1
x (n －1)
x (n )
ax (n )
x (n )
a
ax (n )
a x 1(n ) x 1(n )＋x 2(n ) x 1(n ) x 1(n )＋x 2(n )
x 2(n )
x 2(n )
三种基本运算的流图
7
直接型Ⅰ型 N阶IIR滤波器
y ( n ) = ∑ bi x ( n − i ) + ∑ ai y ( n − i )
i =0 i =1
M
N
则其系统函数，即滤波器的传递函数为
−i b z ∑i M
H ( z) =
1 − ∑ ai z
i =1
i =0 N
−i
5
对于同一个系统函数H(z)，对输入信号的处理可实现的算法有很多种，每一种算法对应于一种不同的运算结构（网络结构）。例如：

【原创】DSPbuilder的安装和Matlab并行使用的安装经验

【原创】DSPbuilder的安装和Matlab并⾏使⽤的安装经验今⽇在安装DSPBuilder时遇到了⼏个⼩问题，让我⼼绪颇有感触：版本⼀定要⽤对呀！！在本⼈安装的软件版本：QII11.0+DSPB11.0+Matlab2011b+Questa10.0(Modelsim的10.0版)+Win7系统由于DSPB在安装前必须要事先安装好QII11.0+Matlab2011b+Questa10.0(或者Modelsim的其他兼容版本,本⼈采⽤的Questasim) for the different versions of DSP Builder.⾸先先把DSPB的对应版本下载好,这个很关键!然后,安装相应的软件,安装顺序:QII11.0+Questa10.0+Matlab2011b,在安装的时候,因为我⽤的是Questasim10.0,这⼀软件在安装是⾃动⽣成的环境变量很奇怪,但是没有这⼀变量不好使，现在把这⼀变量值写在这⾥：D:\questasim_10.0c\LICENSE.TXT;通常⼤家见到的破解软件都是licence.dat、但是这个很奇特，这也造成了我下⾯很不理解的⼀点，就是在安装好DSPB时，Win7系统并没有添加好环境变量，于是我按照：DSP builder安装指南（以9.1为例）所讲的，添加环境变量，但是发现MATLAB竟然把DSPB的启动环境变量⾃动设置为：D:\questasim_10.0c\LICENSE.TXT;这⼀点我⼗分不理解——不管如何，继续往下看……在matlab中输⼊：dos('lmutil lmdiag C4D5_512A')查看是否破解成功，正常的结果是出现：但是，由于在matlab中显⽰的环境变量是LM_LICENSE_FILE----D:\questasim_10.0c\LICENSE.TXT;我试着在环境变量中添加：LM_LICENSE_FILE---- D:\altera\11.0\quartus\bin\my_superlicense1.dat，但是matlab⼼眼挺直得⼀直赖着LM_LICENSE_FILE----D:\questasim_10.0c\LICENSE.TXT;不⾛，也不肯更换新添加的这个变量⽆奈之下，我就把my_superlicence1.dat中的有关与DSPB破解的内容代号给复制粘贴到D:\questasim_10.0c\LICENSE.TXT的txt的⽂档中可是，最令我想不到的事情发⽣了：Matlab2011b竟然承认了licence中有了DSPB的许可，也就是说我的DSPB的库可以在Simulink中使⽤了这让我很兴奋～但是在把 MATLAB2012a换成2011b之前，我打开Simulink去调⽤Altera DSP Blockset时，在系统初始化的时候，Matlab就会⾃动退出，⽽且没有任何报错的动静。

DspBuilder使用讲解

第9章 DDS设计
数据线位宽
相位字输入同步寄存器
N
频率字输入同步 N 寄存器
clk 系统时钟
N
M
M
寄存器
相位调制器相位累加器
正弦 ROM 查找表
正弦信号输出 D/A
余弦 ROM 查找表
余弦信号输出 D/A
图9-2 正交信号发生器
第9章 DDS设计
幅度调制在很多场合是需要的。我们改进基本DDS 结构，在正弦ROM表后、D/A前放置一个幅度控制模块，一般采用乘法器来实现。如图9-3。
下面开始仿真。图9-6显示了仿真结果。
第9章 DDS设计
图9-6 仿真结果
第9章 DDS设计
9.3 FSK调制器设计
第9章 DDS设计
9.1 DDS的基本原理
我们知道，对于正弦信号发生器，它的输出可以用下式来描述：
Sout Asint Asin(2πfoutt).
(9-1)
第9章 DDS设计
其中Sout是指该信号发生器的输出信号波形，fout指输出信号对应的频率。上式的表述对于时间t是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理。用基准时钟clk进行抽样，令正弦信号的相位：
“++” 选择“Pipeline” 参数“Clock Phase Selection”设为“1”
第9章 DDS设计
BusConversion2模块：(BusConversion) 库：Altera DSP Builder中Bus Manipulation库参数“Input Bus Type”设为“signed Integer” 参数“Input [number of bits].[]”设为32 参数“Output Bus Type”设为“Signed Integer” 参数“Output [number of bits].[]”设为“10” 参数“Input Bit Connected to Output MSB”设为“31” 参数“Input Bit Connected to Output LSB”设为“22” 使用“Round”

DSP Builder设计进阶

CtrlIn
图4-6 修改Subsystem的端口
第4章
DSP Builder设计进阶
图4-7就是更改singen子系统端口名称后subsint模型
顶层原理图的显示。 Simulink的子系统的端口的增删操作也比较简单，可以直接在子系统的图上加入或者删除输入、输出端口。在调用该子系统模块的上层原理图上，马上就会更改相应的子系统模块的显示。对于生成的子系统模块，可以将其当成一般的DSP 模块来使用，允许任意复制、删除子系统模块，或者
第4章
DSP Builder设计进阶
CtrlIn模块：(Altbus)
库：Altera DSP Builder中Bus Manipulation库参数“Bus Type”设为“Single Bit” 参数“Bus Type”设为“Input port”
Constant模块：(Constant)
库：Simulink中Source库参数“Constant Value”设为“512”
end mac;
architecture mac_arch of mac is
begin
Q <= (a*b);
end mac_arch;
第4章
DSP Builder设计进阶

例4-1的VHDL程序是一个12×8的MAC单元的描
述，在此把它导入到DSP Builder中。先在Simulink中建立一个新模型，命名为vhdlmac。在 Simulink 库管理器的 Altera DSP Builder 中的 AltBus库中，找到SubSystemBuilder模块(图4-13)，放置在新建的vhdlmac模型窗口中。双击vhdlmac模型窗口中的SubSystemBuilder模块，打开SubSystem Builder对话框(见图4-14)。点击按钮，

第5讲SOPCBuilder使用简介

System on Chip
片上系统
与基于ASIC的SOC相比，SOPC具有更多的特点与吸
引力：
开发软件成本低硬件实现风险低
产品上市效率高
产品设计成本低
系统结构可重构及硬件可升级
5.1.2 SOPC Builder 简介 SOPC Builder 是Altera公司推出的一种可加快在 PLD内实现嵌入式处理器相关设计的工具。它是一个革命性的系统级开发工具，旨在提高设计者的效率。
利用图形用户界面，用户可以快速方便地定义和连
接复杂的系统。如图5.1所示，用户可从左边的库中添加所需的部件，然后在右边的表中配置它们。
图5.1 SOPC Builder的图形用户界面
2. 自动生成和集成软件与硬件 SOPC Builder会生成每个硬件部件以及连接部件的片内总线结构，仲裁和中断逻辑。它也会产生系统可仿真的 RTL描述以及为特定硬件配置设计的测试平台，能够把硬件系统综合到单个网表中。另外，SOPC Builder还能够生成C和汇编头文件，这些头文件定义了存储器映射、中断优先级和每个外设寄存器空间的数据结构。这样的自动生成过程可以帮助软件设计者处理硬件潜在的变化性。如果硬件改变了，SOPC Builder会自动更新这些头文件。SOPC Builder也会为系统中现有的每个外设生成定制的C和汇编函数库。例如，如果系统包括一个UART，SOPC Builder 就会访问UART的寄存器并定义一个C结构，生成通过 UART发送和接收数据的C和汇编例程。
SOPC Builder GUI引导用户完成两部分的配置：部件配置和系统配置。部件配置需要汇总参数，Class PTF文件标准包括了为这一要求定义GUI的格式。当需要时， SOPC Builder读取该格式，产生相应的部件向导 (Component Wizard)，收集所需的用户数据。然后SOPC Builder把收集的参数值存放在System PTF文件中。系统配置是指把用户提供的有关处理器的配置、外设连接等数据写入System PTF中。当这两部分配置都完成后，SOPC Builder进入到生成阶段，生成设计的输出文件。SOPC Builder查阅每个Class PTF文件，允许相关的部件生成程序，它们会正确地输出特定系统配置的硬件和/或软件文件。

基于QuartusII的数字PID控制模块设计与仿真

第30卷　第5期　吉首大学学报(自然科学版)Vol.30　No.5 2009年9月Journal of Jishou University (Natural Science Edition )Sept.2009 文章编号:1007-2985(2009)05-0064-03基于Quart us II 的数字PID 控制模块设计与仿真3苏　珊1,杨艳玲2(1.广西工学院电子信息与控制工程系,广西柳州　545006;2.柳州职业技术学院,广西柳州　545005)摘　要:针对基于常规微处理器的数字PID 控制器在环境恶劣的情况下出现程序跑飞,笔者介绍了一种基于Quartus II 的数字PID 控制器的实现方法,该模块是直流电机转速控制器中最核心的模块,采用软件平台Quartus Ⅱ与DSP Builder 结合的方法设计了PID 控制模块,并给出了仿真结果,从而验证了数字PID 控制器的算法正确性.关键词:PID 控制;Quartus II ;位置式PID中图分类号:TP214 文献标识码:APID 控制是工业过程控制中被广泛采用的一种控制方法,在计算机技术普及的今天,PID 控制技术得到了进一步的完善.基于微处理器的数字PID 控制器改变了传统模拟PID 控制器参数整定不灵活的问题.但是常规微处理器容易在环境恶劣的情况下出现程序跑飞,如果实现PID 算法的微处理器因为干扰或其他原因而出现故障,会引起输出值的大幅度变化或停止响应.这种情况往往是生产实践中所不允许的,在某些场合还可能造成严重的生产事故.[1-3]针对直流电机转速的控制这一广泛的问题,笔者采用FP GA 设计PID 控制器,在其运行之初由外部微处理器提供PID 参数的整定完成便处于独立运行状态,不再受微处理器的影响,以最大限度地克服了通过编程实现PID 控制器缺点.并以软件平台Quartus Ⅱ与DSP Builder 结合的方法,设计并实现了PID 控制模块.1　数字PID 控制算法PID 控制器是根据系统的误差,利用比例、积分、微分计算出控制量进行控制的,在PID 控制算法中,现今应用最为广泛的、算法相对简单的当属数字PID 控制算法.数字PID 控制是生产过程中被普遍采用的控制方法,具有参数能够灵活整定的特点.而根据执行元件及控制对象的特性不同,数字PID 控制算法通常又分为位置式PID 控制算法和增量PID 控制算法.为了在软件操作上更方便简单、结果观察更直观,笔者采用现今应用最为广泛的、参数能够灵活整定、算法相对简单的位置式PID 算法,位置式PID 算法为u (k )=K p {e (k )+T s T i ∑k j =0e (j )+T d T s [e (k )-e (k -1)]}+u 0.(1)为了简化式子,设K i =K p T s /T i ,K d =K p T d /T s ,则(1)式变为u (k )=K p e (k )+K i∑k j =0e (j )+K d [e (k )-e (k -1)]+u 0.(2)其中:u 0为控制量的基值,即k =0时的控制;u (k )为第k 个采样时刻的控制;K p 为控制器比例放大系数;K i 为控制器积分放大系数;K d 为控制器微分放大系数;T s 为采样周期;T i 为控制器的积分时间;T d 为控制器的微分时间.2　PID 控制器的设计2.1PID 控制器实现方法的思路对于PID 控制模块,如果运用传统的Max +plus Ⅱ进行程序的编译、仿真,则很难辨别清楚其结果是否合理.因此,笔者3收稿日期:2009-07-20作者简介:苏　珊(1979-),女,广西柳州人,广西工学院电子信息与控制工程系讲师,主要从事EDA 技术及数据通信技术研究;杨艳玲(1973-),女,广西荔浦人,柳州职业技术学院讲师,主要从事供配电及电气自动化技术研究.借助于Matlab/DSP Builder 操作平台,在其上进行模块设计,然后在转化到Quartus Ⅱ,进行整个FP GA 内部模块的综合、编译、仿真及硬件下载.Matlab/DSP Builder 是一个系统级(或算法级)设计工具,操作简单、结果观察直观,可以直接通过其输出波形来验证结果的正确与否,它架构在多个软件工具之上,并把系统级(算法仿真建模)和R TL 级(硬件实现)2个设计领域的设计工具连接起来,最大程度地发挥了2种工具的优势.在用数字逻辑电路实现PID 算法时,定点参数表示方法在运算中思路简单,实现容易,但同时也带来了弊端.如果用定点方式保存数据,其表示范围较窄,如果用固定的位数精确地表示3个PID 参数,则需要设置许多位寄存器来保存,位数较少则会产生溢出,从而不能表示这小数.这样会使设计中参与运算的中间变量字节大大增加,处理算法的逻辑电路规模变大,FP GA 内部资源耗用增加.PID 控制器的采样速度变快或变慢时,3个参数在数值上变化较大,保存这些参数的字长必须作相应的调整,固定字长的寄存器调整起来显然不太可能.借助于Matlab/DSP Builder 操作平台,在其上实现各参数的小数表示,之后转化到Quartus Ⅱ上解决了上述所存在的弊端,同样实现了各参数的表示问题,2.2PID 控制器模块的绘制借助于Matlab/DSP Builder 操作平台绘制PID 控制器模块如图1所示.图1　Matlab/DSP Builder 中的PID 模块设计图输入量与反馈量相减便可求得偏差量,其中比例系数K p 与偏差量相乘得(2)式中的K p e (k )项;积分系数K i 与不断累加的偏差量相乘得(2)式中的积分累加项;微分系数K d 与差分偏差量相乘得到K d [e (k )-e (k -1)].图中累加模块则由延迟模块与加法模块构成,而Scope 则是一个波形观察窗口,可以从其波形来判断结果的正确与否以及实现PID 各参数的优化选择.2.3PID 控制器的参数整定PID 控制器的参数整定是控制系统设计的核心内容,它是根据被控过程的特性确定PID 控制器的比例系数、积分时间、微分时间的大小.在工业过程控制中,要求被控过程是稳定的,对给定量的变化能迅速和光滑地跟踪,超调量小,在不同干扰下系统输出应能保持在给定值,控制变量不宜过大,在系统与环境参数发生变化时控制应保持稳定.笔者采用实验凑试法来对PID 控制器的参数进行整定,即通过闭环运行或模拟,观察系统的响应曲线,然后根据各参数对系统的影响,反复凑试参数,直至出现满意的响应,从而确定PID 控制参数.2.4Quartus Ⅱ中PID 核心模块控制程序的仿真设clock 为输入时钟信号,SP 是给定的对象直流电机速度输入值,FB 为速度反馈值,OU TPU T 为实际输出值,KP 为比例系数,KI 为积分系数,KD 为微分系数.当假定速度输入值与反馈值都为定值6和2时,比例系数KP 设为0.5,积分系数设为0.25,微分系数设为0.5,从而验证(2)式:((6-2)×0.5+(6-2)×0.25+(6-2)×0.5)=5;当下一个上升沿到来的时候,则(4×0.5+(4+4)×0.25+0)=4,4即为偏差量.依次类推,整个PSD 算法波形仿真图如图2.56第5期苏　珊,等:基于Quartus II 的数字PID 控制模块设计与仿真图2　整个PID 算法波形仿真图(输入为定值) 当输入为不定值时,同样验证是否满足(2)式,即(15-5)×0.5+((8-2)+(12-2)+(15-5))×0.25+((15-5)-(12-2))×0.5=11,输出为11,验证符合,如图3所示.图3　整个PID 算法波形仿真图形(输入为不定值)3　结语笔者设计的基于Quartus Ⅱ的数字PID 控制器和用计算机程序实现的PID 控制器相比,该设计不再使用程序解决算法,而是用数字逻辑电路来实现数字PID 控制算法,不存在程序跑飞或计算机误动作的问题.该控制模块可以作为整个控制系统的控制单元模块,也可通过FP GA 实现后将其嵌入在片上可编程系统中成为可编程系统中的一个智力产权核.参考文献:[1]　禹柳飞,王　辉.比例微分增益模糊调整的PID 控制器[J ].茂名学院学报,2002,12(3):5-7.[2]　欧林林,顾诞英,张卫东.线性时滞系统的P 和PI 控制器稳定参数集[J ].上海交通大学学报,2006,40(7):2012-2016.[3]　潘新民.微型计算机控制技术[M ].北京:高等教育出版社,2002.[4]　刘金琨.先进PID 控制及其MA TAL AB 仿真[M ].北京:电子工业出版社,2003.[5]　刘志远,蔡　肯,白雁力.基于SIMUL IN K 的Fuzzy —PID 控制器设计[J ].韶关学院学报,2005,26(9):33-35.Design and Simulation of Digital PID Controller B ased on Q uartus IISU Shan 1,YAN G Yan 2ling 2(1.Electronic Information and Control Engineering Department ,Guangxi University of Technology ,Liuzhou 545006,Guangxi China ;2.Vocational Technical Institute of Liuzhou ,Liuzhou 545005,Guangxi China )Abstract :Aiming at t he shortcoming of t he digital PID cont roller based on microprocessor ,a design of PID cont roller based on Quart us II is p ut forward.In t his design ,t he PID cont roller is achieved by using software platform Quart us II and DSP Buider.The simulation result s p rove t he algorit hm of t he PID con 2t roller.K ey w ords :PID cont rol ;Quart us II ;location PID (责任编辑　陈炳权)66吉首大学学报(自然科学版)第30卷。

基于DSPBuilder的DDS设计与实现.

基于DSPBuilder的DDS设计与实现DDS(DirectDigitalSynthesizer，直接数字合成器)是继直接频率合成技术和锁相环式频率合成技术之后的第三代频率合成技术，具有易于程控，相位连续，输出频率稳定度高，频率转换速度快和分辨率高等优点。

在现代电子系统及设备的频率源设计中，DDS广泛用于接收机本振、信号发生器、仪器、跳频通信系统、雷达系统等，因此有多家器件公司先后推出了多种DDS专用电路芯片，如AD7008，AD9852，AD9955等，专用DDS芯片由于采用了特定工艺，其DDS(Direct Digital Synthesizer，直接数字合成器)是继直接频率合成技术和锁相环式频率合成技术之后的第三代频率合成技术，具有易于程控，相位连续，输出频率稳定度高，频率转换速度快和分辨率高等优点。

在现代电子系统及设备的频率源设计中，DDS广泛用于接收机本振、信号发生器、仪器、跳频通信系统、雷达系统等，因此有多家器件公司先后推出了多种DDS专用电路芯片，如AD7008，AD9852，AD9955等，专用DDS芯片由于采用了特定工艺，其固定的控制方式使其在工作方式、频率控制等方面有时与实际系统的要求差距较大，并不能满足所有要求。

DDS中几乎所有部件都属于数字信号处理器件，所有可采用FPGA器件实现，利用FPGA可以较好地设计出符合用户系统需要的DDS系统，较好地解决了专用DDS灵活性差的问题。

本文应用模块化的设计方法，应用Altera公司的Cyclone器件和DSP Builder软件，设计出具有较高的频率分辨率和稳定性，能够实现频率及相位快速切换的DDS信号源。

在DDS的FPGA设计中，将Matlab仿真与FPGA设计相结合，使FPGA的波形仿真较为直观，大大缩短了DDS设计和调试时间。

1 DDS原理DDS结构见图1，由相位累加器、相位调制器、正弦ROM查找表、D／A构成。

相位累加器是整个DDS的核心，它由一个累加器和一个N位相位寄存器组成，每来一个时钟脉冲，相位寄存器以相位步长M增加，相位寄存器的输出与相位控制字相加，完成相位累加运算，其结果作为正弦查找表的地址，正弦ROM查找表内部存有一个完整周期正弦波的数字幅度信息，每个查找表地址对应正弦波中0°～360°范围的一个相位点，查找表把输入的地址信息映射成正弦波幅度信号，通过D／A输出，经低通滤波器后，即可得一纯净的正弦波。

DSP_Builder_9.1_完全破解步骤

DSP Builder 9.1破解过程总结安装DSP Builder v9.11．DSP Builder不是以单独的软件形式，而是以模块的形式安装在MATLAB 的Simulink里的。

所以，请在安装DSP Builder之前安装MATLAB软件，并且必须安装Simulink组件。

注意：DSP Builder v9.1只支持R2008a及以上版本，本人用的R2008b安装成功了。

2．安装DSP Builder，安装程序中包含的脚本会自动关联Quartus II和Matlab。

3．直到DSP Builder的安装结束的对话框跳出，点击finish。

4．手动打开matlab→Simulink工具箱，在出现的Simulink Library Browser界面中查看多了以下两个工具库——第一次单击，软件需要建立工具库；但是发现在单击“Altera DSP Builder Blockset”后，里面是空白的，并且MATLAB软件报错。

5．对于4.中出现的问题解决方案如下：打开<matlab安装目录>\toolbox\local\matlabrc.m，在此文件末尾加入以下代码：bdclose all; set_param(0,'CharacterEncoding', 'windows-1252');其目的：在每次打开matlab时，初始化运行该句语句。

保存关闭，退出matlab并重新进入matlab，重复过程4.，此时，“Altera DSP Builder Blockset”不在空白。

6．以上过程仅仅表示DSP Builder v9.1安装成功，matlab建立工具库成功；完全破解DSP Builder v9.1流程1．关闭Quartus II和Matlab软件。

2．在网上下载一份DSP Builder v9.1的crack，按照crack的要求先破解DSP Builder文件。

FIR滤波器的设计.

FIR数字滤波器的设计张欣（陕西理工学院物电学院通信092班，陕西汉中 723003）指导教师：郑争兵[摘要]FIR数字滤波器：有限长单位冲激响应滤波器，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位抽样响应是有限长的，因而滤波器是稳定的系统。

基于DSP Builder对FIR 数字滤波器进行设计，根据FIR低通数字滤波器的原理与滤波特性，通过MATLAB/Simulink软件模拟一定性能的FIR滤波器频率响应与抽头系数,实现用软件描述硬件的动作及其功能。

结合DSP Builder产生图形化建模仿真，分析此模型的正确性，进行参数设置，获得理想的滤波效果。

最后通过SignalCompiler把Silmulink的模型文件转换成硬件描述语言VHDL文件，用QuartusII仿真下载，验证设计结果。

[关键词] VHDL; MATLAB; FIR数字滤波器; 仿真[中图分类号]TN702 [文献标志码] ADesign of FIR digital filtersZhang xin(Grade06,Class1,Major of Communication Engineering，School of Physics and Telecommunication Engineering Shaanxi University of Technology, Hanzhong 723003,China)Tutor：Zheng Zhengbing[Abstract]FIR digital filter: a finite impulse response filter, it can ensure that any increase in the frequency characteristics of both a strict linear phase frequency characteristics, while its unit sample response is finite, and therefore the system filter is stable. Based on the DSP Builder of FIR digital filter design, according to the FIR low-pass digital filter principle and filtering characteristics, through the MATLAB / Simulink software simulation of certain properties of the FIR filter frequency response and the tap coefficients, using software to describe the action and function of the hardware. Combined with DSP Builder to produce graphic modeling simulation, analysis of the correctness of the model, parameter setting, obtain ideal filtering effect. Finally through the SignalCompiler Silmulink model file is converted into a hardware description language VHDL file, using QuartusII simulation, validation of design results.[Key words]：VHDL; MATLAB; FIR Digital filter; simulation目录FIR数字滤波器的设计 (I)Abstrct (II)目录 (1)1.绪论 (2)1.1课题背景 (2)1.1.1数字滤波器 (2)1.1.2 DSP Builder软件及开发流程 (4)1.1.3 MATLAB技术现状 (6)1.2滤波器研究现状 (7)2.FIR滤波器原理及设计方案 (8)2.1 FIR数字滤波器原理 (8)2.2设计方案选择 (10)2.2.1方案一：FIR IPCore (10)2.2.2方案二：VHDL语言 (10)2.2.3方案三：DSPBuilder (10)3.滤波器的设计 (11)3.18阶常系数FIR数字滤波器设计 (11)3.1.1设计过程 (12)3.1.2滤波器仿真结果 (13)3.2 16阶常数FIR滤波器设计 (14)3.2.1 设计过程 (14)3.2.2滤波器仿真结果 (16)3.3 基于Matlab的滤波器设计工具，获得滤波器系数 (17)3.4基于（IP）核的滤波器设计 (20)3.4.1设计过程 (20)3.4.2滤波器仿真结果 (24)结论 (25)致谢 (27)参考文献 (28)1.绪论1.1课题背景1.1.1数字滤波器在许多信息处理过程中，如对信号的过滤、检测、预测等，都要广泛地用到滤波器，而数字滤波器则因其设计灵活、实现方便等特点而广为接受。

DSP Builder用户指南(中文)

DSP Builder 6.0 用户指南1.关于 DSP Builder特性⏹DSP Builder支持以下特性：把MathWorks MATLAB(信号处理工具箱和滤波设计工具箱)和Simulink软件与Altera公司的Quartus II软件连接。

⏹支持以下ALTERA 器件系列：●Stratix®,Stratix GX,Stratix II和Stratix II GX器件●Cyclone和Cyclone II器件●APEX™II，APEX 20KC和APEX 20KE器件●Mercury™器件●ACEX®1K器件●FLEX 10K®和FLEX®6000器件⏹使用Altera DSP开发板快速建立样机。

⏹支持SignalTap®II逻辑分析仪，探测来自DSP上Altera器件嵌入式信号分析仪和把数据转入到MATLAB工作空间，以利用可视化分析。

⏹在AltLib库中支持的HDL转入模块：●VHDL或Verilog HDL设计授权转入●转入在Quartus工程文件中的HDL⏹回路中的硬件模块(HIL)能够使FPGA硬件在Simulink(AltLab library)中加速二次模拟。

⏹在SOPC Builder Link Library中的Avalon Blockset包括了你能用于建立一些定制逻辑的模块，这些定制逻辑和Nios II以及其它的SOPC Builder设计一起工作。

●低级Avalon和辅Avalon接口模块●Avalon Read FIFO和Avalon Write FIFO捆绑模块●全部Avalon模块是用户可以配置的●分离的模块可用来支持Avalon端口●将Avalon接口拖拉进DSP Builder设计模块中，你能建立任何的Avalon SOPC元件●根据Simulink中的仿真，你能验证Avalon接口，用生成的HDL和PTF文件把你的设计输出到SOPE Builder⏹包括状态机模块。

16阶滤波器

基于DSP Builder的16阶FIR滤波器实现2009-11-26 21:02:52 来源：电子工程世界关键字：FPGA VHDL FIR0 引言FIR数字滤波器在数字信号处理的各种应用中发挥着十分重要的作用，它能够提供理想的线性相位响应，在整个频带上获得常数群时延，从而得到零失真输出信号，同时它可以采用十分简单的算法予以实现。

这些优点使FIR滤波器成为设计工程师的首选。

在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时。

由于程序的编写往往不能达到良好优化而使滤波器性能表现一般，而采用调试好的IP Core需要向Al-tera公司购买。

在此，采用一种基于DSP Builder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。

1 FIR滤波器介绍1．1 FIR滤波器原理对于一个FIR滤波器系统，它的冲激响应总是有限长的，最具体的FIR滤波器可用下式表示：式中：r是FIR滤波器的抽头数；x(n-r)是延时，r个抽头的输入信号；b(r)是第r级抽头数(单位脉冲响应)；M是滤波器的阶数；y(n)表示滤波器的输出序列。

滤波器就是寻求一个可实现的系统函数H(z)，使其频率响应H(ejω)满足所希望得到的频域信号，也可以用卷积的形式来表示：y(n)=z(n)*h(n)典型的直接I型FIR滤波器如图1表示，其输出序列y(n)满足下式：1．2 设计要求数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统。

它的设计步骤是先根据需要确定其性能指标，设计一个系统函数h(n)逼近所需要的性能指标，滤波器的系数计算可以借助Matlab强大的计算功能和现成滤波器设计工具来完成，最后采用有限的精度算法实现。

该系统的设计指标为：设计一个16阶的低通滤波器，选模拟信号的采样频率Fs为5 kHz，要求信号的截止频率Fc=1 kHz，输入序列的位宽为9位(最宽位为符号位)。

激励源为幅值为27，频率为800 Hz与1 600 Hz两个信号的混频信号。

dsp builder 使用方法

但是对于一些特定的设计项目，这个流程就会显得很不方便，甚至无能为力。

例如涉及算法类（如DSP模块）及模拟信号处理与产生方面的系统设计。

Altera自2002年推出的DSP Builder则很好地解决了这些问题。

DSP Builder可以帮助设计者完成基于FPGA的不同类型的应用系统设计。

除了图形化的系统建模外，DSP Builder还可以自动完成大部分的设计过程和仿真，直至把设计文件下载至FPGA开发板上。

利用Matlab与DSP Builder进行模块设计也是SOPC技术的一个组成部分。

本章以两个简单的电路模型设计为示例，详细介绍Matlab、DSP Builder、QuartusII 三个工具软件联合开发的设计流程。

DSP Builder依赖于MathWorks公司的数学分析工具Matlab/Simlink，以Simulink的Blockset出现。

对于综合以及此后的处理都由QuartusII来完成。

DSPBuilder系统设计工具

基于DDS的幅度调制AM信号发生器设计正式毕业设计

第三章-DSP-Builder设计入门

基于FPGA的DSP技术实现伺服控制器的应用方案与设计

dsp builder 使用方法

DSP Builder

基于Matlab_DSPBuilder的正弦信号发生器设计.

基于DSP Builder的FIR滤波器设计与实现

数字集成系统 第十三讲DSP Builder

【原创】DSPbuilder的安装和Matlab并行使用的安装经验

DspBuilder使用讲解

DSP Builder设计进阶

第5讲SOPCBuilder使用简介

基于QuartusII的数字PID控制模块设计与仿真

基于DSPBuilder的DDS设计与实现.

DSP_Builder_9.1_完全破解步骤

FIR滤波器的设计.

DSP Builder用户指南(中文)

16阶滤波器

dsp builder 使用方法

数字集成系统第十三讲DSP Builder