2007-2008《数字逻辑》自测题参考答案
《数字逻辑》自测题答案-精PPT43页
谢谢！
43
《数字逻辑》自测题答案-精
31归眠。 33、倾壶绝余沥，窥灶不见烟。
34、春秋满四泽，夏云多奇峰，秋月 扬明辉 ，冬岭 秀孤松 。 35、丈夫志四海，我愿不知老。
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
数字逻辑期末试题及答案 (1)
西 安 金 戈 技 术 学 校 2008年秋季学期期末考试数字逻辑电路试卷 注意事项 1． 考试时间：120 分钟。
2． 本卷依据2005年颁布的《技工类院校考试要求》命制。
3． 请首先按要求在试卷的规定位置填写您的姓名、准考证号和所在班级。
4． 请仔细阅读各种题目的回答要求，在规定的位置填写您的答案。
5． 不要在试卷上乱写乱画，不要在试卷上填写无关的内容。
一 二 三 四 五 总 分 得 分 一. 判断: 1.数字电路抗干扰能力强的原因是只传递1和0的数字信息.. ( ) 2.BCD 码就是8421BCD 码. ( ) 3.卡诺图是真值表示的另一种形式,具有唯一性. ( ) 4.二极管可组成与门电路，但不能组成或门电路. ( ) 5.三极管非门电路中的三极管主要工作在放大状态. ( ) 6.组合逻辑电路中有具有记忆功能的逻辑部件. ( ) 7.译码是编码的逆过程. ( ) 8.触发器也称为半导体存贮单元. ( ) 9.同步触发器存在空翻现象,而边沿型触发器和主从型触发器克服了空翻. 10.JK 触发器的JK 端相当KS 触发器的SR 端. ( ) 二.选择: 1.若编码器编码输出位数为4位,则最多可对( )个输入信号编码. A.4 B.6 C.16 D.32 2.16选1数据选择器其地址输入至少应有( )位. A.2 B.4 C.8 D.16 3.半加器有( ),全加器有( ) A.2个输入端,2个输出端 B.2个输入端,3个输出端 C.3个输入端,2个输出端 D.3个输入端,3个输出端 4.二极管可组成的电路( )A.只能是与门B.只能是或门C.与门和或门都可以D.非门 5.通常能实现“线与”功能的门电路是（ ）A.OC 门 BTSL.门 C.TTL 与门6.BCD 码是（ ）A.二进制码B.十进制码C.二一十进制码7.下列逻辑函数表示方法中，具有唯一性的是（多选）（ ） A.真值表 B.逻辑表达式 C.逻辑图 D.卡诺图 8.下列选项中不属于卡诺图特点的是（ ）………考……………生……………答……………题……………不……………准……………超……………过……………此……………线…………………姓名准 考 证号班级A.N 变量卡诺图有“2n ”个方格B.每个方格对应一个最小项C.相邻两方格间代表的最小项只有一个变量不同D.每个小方格按最小项编号排列9.下列关于组合逻辑电路竞争冒险现象说法不正确的是（ ）A.竞争是不可避免的B.竞争不一定会产生冒险C.产生冒险必定存在竞争D.竞争冒险可消除10.对于JK 触发器，若J=K,则可完成（ ）触发器的逻辑功能。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
数字逻辑练习题答案
1．写出逻辑图的逻辑函数式，并化简为最简与或式。
2.用卡诺图化简法将下列函数化为最简与或形式。
（1）Y ABC ABD CD ABC A CD ACD =+++++（2）Y AB A C BC CD =+++（3）Y AB BC A B ABC =++++（4）Y AB AC BC =++（5）Y ABC AB AD C BD =++++（6）0123567(,,)(,,,,,,)Y A B C m m m m m m m =∑（7）1357(,,)(,,,)Y A B C m m m m =∑（8）01234689101114(,,)(,,,,,,,,,,)Y A B C m m m m m m m m mm m =∑（9）012589101214(,,)(,,,,,,,,)Y A B C m m m m m m mm m =∑（10）147(,,)(,,)Y A B C m m m =∑3设图中各触发器的初始状态皆为Q=0，试画出在CP 信号连续作用下各触发器输出端的电压波形。
=++. 4试用4选1数据选择器产生逻辑函数Y ABC AC BC5.分析图中的计数器电路，说明这是多少进制的计数器。
十六进制计数器74160 (写出分析过程，画出状态图)6.PLA设计代码转换电路，将十进制8421转化为余3码。
7.用PROM实现逻辑函数F1(A,B,C)=Σm(1,3,4,7)。
8.分析由双四选一数据选择器构成的组合电路所实现的逻辑功能。
9.分析上右图示电路，列出 K=1 ， K=0 时，输出的逻辑表达式，写出功能表，说明逻辑功能。
10用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。
（状态图、状态表、真值表或次态方程、激励方程、电路图）11. 设计一个自动售票机的逻辑电路。
每次只允许投入一枚五角或一元硬币，累计投入两元硬币给出一张邮票。
如果投入一元五角硬币以后再投入一元硬币，则给出邮票的同时还应找回五角钱。
数字逻辑 第一章 作业参考答案
第一章数字逻辑基础作业及参考答案（2008.9.25）P431-11已知逻辑函数ACCBBAF++=，试用真值表、卡诺图和逻辑图表示该函数。
解：（1）真值表表示如下：输入输出A B C F00000011010101111001101111011110（2）卡诺图表示如下：0001111001011111由卡诺图可得CBCBAF++=＝CBCBA••（3）逻辑图表示如下：1-12 用与非门和或非门实现下列函数，并画出逻辑图。
解：（1）BCABCBAF+=),,(BCAB•=（2）)+(•)+(=),,,(DCBADCBAF DCBA+++=ABC题1-12 (1) 题1-12 (2)1-14 利用公式法化简下列函数为最简与或式。
解：（2）C AB C B BC A AC F +++=C AB C B BC A AC +••= C AB C B C B A C A ++•++•+=)()()( C AB C B C C B C A C A B A ++•++++=)()(C AB C C B C B C A C AB C A C B A C B A ++++++++= C AB C C B C B C A C AB C A C B A C B A ++++++++= C =解（3）DE E B ACE BD C A AB D A AD F +++++++= DE E B BD C A A ++++=E B BD C A +++=解（5）))()((D C B A D C B A D C B A F +++++++++=D C AB BCD A ABCD F ++=' D C AB BCD +=ABD BCD += D B AC D B A D C B F ++=)++)(++(=∴P441-15利用卡诺图化简下列函数为最简与或式。
解：（3）)+++)(+++)(+++)(+++(=D C B A D C B A D C B A D C B A F 方法1：)+++)(+++)(+++(=D C B A D C B A D C B A F))((D C B A D CD D A D C C A D B C B B B A AD AC B A ++++++++++++++=))((D C B A D C A B AC ++++++=D C BD AD D C A C A C B A D B C B B A D AC ABC AC +++++++++++=D C BD AD C A D B C B B A AC +++++++=方法2：D C AB CD B A D BC A F++=F 的卡诺图解（5）),,,,,,,(=),,,(151412108652∑m m m mm m m m m D C B A FD C B A ABC D B D A D C D C B A F ++++=),,,(1-16（1）),,,,(),,,,,(),,,(151********9642d d d d d m mm m m m D C B A F ∑∑+=解：画出函数F 的卡诺图如下：经化简可得ABC AD D A D C B A F ++=),,,(1-16（3）),,,,,(),,,(),,,(11109321151413d d d d d d m m mm D C B A F ∑∑+=解：画出函数F 的卡诺图如下：经化简可得AC AD B A D C B A F ++=),,,( 1-18 （1）C B C A B A Z BC AC AB Y ++=++=解：画出函数Y 、Z 的卡诺图如下：00 011 10A BC11-18（2）CD AB Z CD AB C B A Y +=+++=))((解：CD ABC CD B ACD AB CD AB C B A Y ++++=+++=))((1-19 已知A 、B 、C 、D 是一个十进制数X 的8421BCD 码，当X 为奇数时，输出Y 为1，否则Y 为0。
数字逻辑期末考试试卷(含答案)
2007-2008学年第一学期期末考试试题（答案）考试科目：数字逻辑 试卷类别：3卷 考试时间：110 分钟计算机学院 ______________系级 班姓名学号毛题号一二三四总分得分 一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． CB AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断得分评卷人5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D CB A F +++= B ． DC B A F +++=C ．D ．D C B A F =DC B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的AB 逻辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
数字逻辑训练题(一)参考答案
数字逻辑训练题参考答案一、填空题（30分，每空1分）1. 3.4 伏。
2． 算术 。
3． 奇 。
4．（a ）F= 1 ；（b ）F= A ；（c ）F= 0 ；（d ）F= A ； （e ）F= B A AB + 或者：A ⊙B 或者：B A B A +；（f ）F= AB 。
5．（25）10=（00100101）8421BCD ；（46+27）10= （01110011）8421BCD6． 高阻态 。
7． B A B A +， AB B A +8． 接电源9． 相邻10． 少 输入端的个数 。
11． F 1=m 0+m 3+m 5+m 7 。
12． K J Q k Q J Q n n n ++=+1二、逻辑代数公式化简函数（每小题2分，共6分）1. A+C;2. B A B A +;3. AB+C A三、组合逻辑电路的分析与设计（每题10分，共30分） 1． AB P =, AB A AP Q ==， AB B BP R ==，S=B A B A AB B AB A QR +=∙=， C=AB P =真值表如下：由真值表可知，它的逻辑功能是半加器。
2．题解：2102101m m m m m m F =++=7657652m m m m m m F =++=第三大题第1小题真值表第三大题第2小题图3．设特快、直快和普快分别为A 、B 、C ，开车信号分别为Y A 、Y B 、Y C ，车开出为“1”给开车信号为“1”。
真值表和逻辑图如下：第三大题第3小题的真值表和逻辑图四、时序逻辑电路的分析与设计（每题10分，共30分）1．解：n Q J 00= K 0=0； 01n n Q Q D ∙= nD Q R 1=分析：设触发器的初始状态为0（1）CP1的后沿到来时，触发器0状态改变为“1”态，触发器1状态不变。
（2）CP2的后沿到来时，由于触发器1的状态改变为“1”态，即0,111==n nQ Q ，而D n R Q =1，R D 是置“0”端，所以，触发器0置“0”。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分）答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分）答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 18分2、分析以下电路，其中X 为控制端，说明电路功能。
《数字逻辑》总复习测试题参考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通 过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器 会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位 错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条 件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方 式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信 号中至少有一个为高电平时，输出信号为高 电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析
数字逻辑习题及答案
数字逻辑习题及答案一. 填空题1。
一个触发器有Q与Ｑ两个互补得输出引脚,通常所说得触发器得输出端就是指 Q ,所谓置位就就是将输出端置成 1 电平,复位就就是将输出端置成0 电平。
２、我们可以用逻辑函数来表示逻辑关系,任何一个逻辑关系都可以表示为逻辑函数得与或表达式,也可表示为逻辑函数得或与表达式。
３.计数器与定时器得内部结构就是一样得,当对不规则得事件脉冲计数时,称为计数器,当对周期性得规则脉冲计数时,称为定时器。
4.当我们在计算机键盘上按一个标为“3”得按键时,键盘向主机送出一个AＳＣIＩ码,这个ＡSCII码得值为 33H 。
5。
在5V供电得数字系统里,所谓得高电平并不就是一定就是5V,而就是有一个电压范围,我们把这个电压范围称为高电平噪声容限;同样所谓得低电平并不就是一定就是0Ｖ,而也就是有一个电压范围,我们把这个电压范围称为低电平噪声容限、二. 选择题1。
在数字系统里,当某一线路作为总线使用,那么接到该总线得所有输出设备(或器件)必须具有ｂ结构,否则会产生数据冲突。
a。
集电极开路; b、三态门; c. 灌电流; ｄ、拉电流2。
TＴL集成电路采用得就是ｂ控制,其功率损耗比较大;而MＯＳ集成电路采用得就是 a 控制,其功率损耗比较小。
a、电压;b、电流; ｃ. 灌电流; d. 拉电流3。
欲将二进制代码翻译成输出信号选用 b ,欲将输入信号编成二进制代码选用 a ,欲将数字系统中多条传输线上得不同数字信号按需要选择一个送到公共数据线上选用ｃ,欲实现两个相同位二进制数与低位进位数得相加运算选用 e 。
a. 编码器; ｂ. 译码器; c、多路选择器;d。
数值比较器;e. 加法器; f。
触发器; ｇ。
计数器; h。
寄存器4. 卡诺图上变量得取值顺序就是采用 b 得形式,以便能够用几何上得相邻关系表示逻辑上得相邻。
ａ. 二进制码; b. 循环码; ｃ. ASCＩI码; d. 十进制码５。
根据最小项与最大项得性质,任意两个不同得最小项之积为０ ,任意两个不同得最大项之与为１。
数字逻辑参考答案
数字逻辑参考答案数字逻辑参考答案数字逻辑是计算机科学中的一个重要分支，它研究的是数字信号和数字电路的设计与实现。
在数字逻辑中，我们常常需要解决各种逻辑问题，包括逻辑运算、逻辑门电路的设计和分析等。
本文将为大家提供一些常见数字逻辑问题的参考答案，希望能对大家的学习和研究有所帮助。
1. 逻辑运算逻辑运算是数字逻辑中最基础的概念之一。
常见的逻辑运算包括与运算、或运算、非运算等。
下面是一些逻辑运算的参考答案：- 与运算（AND）：输入A和B，输出为A与B的逻辑与结果。
逻辑表达式为：C = A AND B。
- 或运算（OR）：输入A和B，输出为A与B的逻辑或结果。
逻辑表达式为：C = A OR B。
- 非运算（NOT）：输入A，输出为A的逻辑非结果。
逻辑表达式为：B = NOT A。
2. 逻辑门电路逻辑门电路是数字逻辑中常见的电路实现方式，可以用于实现各种逻辑功能。
常见的逻辑门包括与门、或门、非门等。
下面是一些逻辑门电路的参考答案：- 与门（AND Gate）：输入A和B，输出为A与B的逻辑与结果。
逻辑表达式为：C = A AND B。
可以使用两个晶体管和一个电阻来实现与门电路。
- 或门（OR Gate）：输入A和B，输出为A与B的逻辑或结果。
逻辑表达式为：C = A OR B。
可以使用两个晶体管和一个电阻来实现或门电路。
- 非门（NOT Gate）：输入A，输出为A的逻辑非结果。
逻辑表达式为：B = NOT A。
可以使用一个晶体管和一个电阻来实现非门电路。
3. 布尔代数布尔代数是数字逻辑中的一种代数系统，它由三个基本运算符（与、或、非）和一些基本规则组成。
布尔代数可以用来描述和分析逻辑运算和逻辑门电路。
下面是一些布尔代数的参考答案：- 分配律：对于任意的A、B和C，有A AND (B OR C) = (A AND B) OR (A AND C) 和 A OR (B AND C) = (A OR B) AND (A OR C)。
数字逻辑期末考试试卷(含答案)
2007-2008学年第一学期期末考试试题（答案）考试科目：数字逻辑 试卷类别：3卷 考试时间：110 分钟计算机学院 ______________系级 班姓名学号毛题号一二三四总分得分 一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． CB AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断得分评卷人5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D CB A F +++= B ． DC B A F +++=C ．D ．D C B A F =DC B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的AB 逻辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
《数字逻辑》作业参考答案
《数字逻辑》作业参考答案一、单项选择题1．C 2．B 3．D 4．C 5．A 6．D 7．A 8．A二、请根据真值表写出其最小项表达式1．2．三、用与非门实现1．四、用或非门实现1．五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。
1真值表略 LCABC AB Y ++=2．六、用与非门设计一个举重裁判表决电路。
设举重比赛有3个裁判，一个主裁判和两个副裁判。
杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。
只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。
七、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。
八、①试分析下图中用何种触发器，并写出该触发器的特性方程。
②分析该时序逻辑电路的功能。
1．有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP 的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。
当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y ＝1。
2．当输入X ＝0时，在时钟脉冲CP 的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X ＝1时，在时钟脉冲CP 的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。
3． 在时钟脉冲CP 的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器4．有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。
数字逻辑自测题4
数字逻辑自测题41 : 下列哪个逻辑门有三种状态(2分）A:OD门B:三态门C:传输门D:OC门您选择的答案: 正确答案： B知识点：三态门有高电平、低电平、高阻态三种状态----------------------------------------------------------------------------2 : 以下代码中为恒权码的为（）(2分）A:8421BCD码B: 余三循环码C: 余三码D: 格雷码您选择的答案: 正确答案： A知识点：若代码每一位的权是固定不变的，则属于恒权代码。
----------------------------------------------------------------------------3 : 已知某触发器的特性如表所示（触发器的输入用A、B ……表示）。
请选择与之具有相同功能的逻辑表达式是（C ）。
(2分）A:Q*=AB:Q*=A'Q+BQ'C:Q*=AQ'+B'QD:Q*=A+B'Q您选择的答案: 正确答案： C知识点：JK触发器的特性为：J=0，K=0时，Q状态为保持;J=0，K=1时，Q状态为置0;J=1，K=0时，Q 状态为置1;J=1，K=1时，Q状态为翻转,JK触发器的特性方程为：Q*= J Q’+K’Q----------------------------------------------------------------------------4 : 一个8选一数据选择器的数据输入端有（）个(2分）A:1B:2C:4D:8您选择的答案: 正确答案： D知识点：8选一数据选择器输入端为8----------------------------------------------------------------------------5 : 逻辑函数Y(A,B,C,D)＝A⊕B+B（A⊙C）的最小项之和为（）(5分）A:∑m(0,1,4,5,6,7,8,9,10,11,13,15)B:∑m(0,1,4,5,6,7,8,9,10,11,14,15)C: ∑m(0,1,2,4,5,7,8,9,10,11,13,15)D:∑m(0,1,2,4,5,7,8,9,10,11,14,15)您选择的答案: 正确答案： B知识点：利用基本公式A+A’=1，可以把任何一个逻辑函数化为最小项之和的标准形式----------------------------------------------------------------------------6 : 下列各函数等式中无冒险现象的函数式有(5分）A:F=B´C´+AC+A´BB:F=A´C´+BC+AB´C:F=A´C´+BC+AB´+A´C´D:F=B´C´+AC+A´B+BC+AB´+A´C´您选择的答案: 正确答案： D知识点：在其他变量取所有值时，如果不出现A+A´的形式就不会存在竞争冒险----------------------------------------------------------------------------7 : 下图电路中，74LS161构成了（）(5分）A:六进制计数器B:五进制计数器C:四进制计数器D:十进制计数器您选择的答案: 正确答案： B知识点：利用置数法将十六进制计数器接成了五进制计数器，每当计数器计成Q3Q2Q1Q0=0100状态时，产生预置数信号，下一个时钟信号到来时将计数器置成Q3Q2Q1Q0=0000。
数字逻辑试卷及答案
数字逻辑试卷及答案计算机学院第⼆学期《数字逻辑》期未考试试卷 A 卷学号班级姓名成绩⼀、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x =-，则[]x 补=（）3、⼗进制数809对应的8421BCD 码是（）4、若采⽤奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两⼤类6、电平异步时序逻辑电路的描述⼯具有（）、（）、（）7、函数()()F A B C D =+?+的反函数是（）8、与⾮门扇出系数N O 的含义是（）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（）⼆、选择题（每空2分，共16分）从下列各题的四个答案中，选出⼀个正确答案，并将其代号填⼊括号内1、数字系统采⽤（）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作⽤下的次态与现态相反，JK 的取值应为（） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进⾏⽐简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯⽚中，（）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三⼀⼋译码器74138 D ．集成定时器5G555 5、设计⼀个20进制同步计数器，⾄少需要（）个触发器 A ．4 B ．5 C ．6 D ．20 6、⽤5G555构成的多谐振荡器有（）A ．两个稳态B ．两个暂稳态C ．⼀个稳态，⼀个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最⼤项和最⼩项的关系是（）A ．i i m M =B ．i i m M =C ．1i i m M ?=D ．⽆关系三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式四、分析题（每⼩题12分，共24分）1、分析图1所⽰组合逻辑电路①写出输出函数表达式②列出真值表③说明电路功能2、分析图2所⽰脉冲异步时序逻辑电路①写出输出函数和激励函数表达式②列出次态真值表，作出状态表和状态图③说明电路功能④设初态2100y y =，作出x 输⼊4个异步脉冲后的状态y 2y 1和输出z 的波形图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D/1
C/0
D/1
E/1
D/1
E/1
S(t+1) / z(t)
12. 已知某组合电路的输出表达式为 F (a ,b ,c) a•b b c，用Verilog
HDL的数据流描述方式建模。
module M1(a,b,c,F); input a,b,c; output F; assign F=~(a&b)|(b^c); endmodule
Y3Y2Y1Y0 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111
Verilog 模型： module CT (codein,codeout); input [3:0] codein; output [3:0] codeout; reg [3:0] codeout; always@(codein) begin
0
d2
if((A==B)&(B==C)) F=1;
0
d3
0
d4
0
d5
0
d6
1
d7
else F=0; endmodule （3）module same(A,B,C,F); input A,B,C;
（1）F m 3 (1 ,7 ) AB A B C C
output F; assign F=A&B&Cபைடு நூலகம்~A&~B&~C;
4. 分析给定组合电路。 （1）写出输出表达式； （2）列真值表并说明电路的综合功能； （3）建Verilog HDL模型。
x3
x2
=1
x1
=1
其它/0
0011/0
0100/0
0101/0
0110/0
1100/1
1011/0
1010/0
1001/0
0111/0 1000/0
17. 由74LS138译码器及逻辑门构成的组合逻辑电路如下，其中输入信号A7~A0 为地址变量。试填写表格。
/ Y7 /Y6 /Y5 /Y4 /Y3 /Y2 /Y1 / Y0
F
≥1
AB CD 00 01 11 10
&
&
&
00 1 0 0 0
01 1 0 1 1
ADABCBCD 11 0 0 1 1
10 0 1 1 0
有逻辑险象？
有
。
15. 根据给定的波形，画出高有效使能D锁存器和上升沿D触发器初态均为0时的输出波形。
EN / CP D
Q D锁存器 Q D触发器
16. 画出具有循环进位的余3码加1计数器的Moore型状态图。
F
&
G
&
XYZ F G
000 0 0 001 1 1 010 1 1 011 0 1 100 1 0 101 0 0 110 0 0 111 1 1
（3）功能：全减器，其中，X：被减数
（1）
F m 3(1,2,4,7) G m 3(1,2,3,7)
Y：减数 Z：低位向本位的借位 F：本地差
G：本位向高位的借位
endmodule
3. 分析图示电路实现的逻辑功能，并建立实现该功能的Verilog HDL模型。
解：Y3Y2Y1Y0=X3X2X1X0+0WW0
Y3 Y2 Y1 Y0
W=X3+X2X1+X2X0
CO4
S3 S2 S1 S0
74LS283
A3 A2 A1 A0 B3 B2 B1 B0 CI0
8421码 0 0 0
9. 画出下列同步时序电路Q1Q0初态为00时的波形图并说明电路功能。
Q0
Q1
Q
Q
J CP K
J CP K
Q1
1
CLK
Q0
电路实现的逻辑功能为 四位二进制加1计数器 。
10. 填写下列同步时序电路的状态转换表。
Q3
Q2
Q1
Q0
1
CLK
DQ >CP
DQ >CP
DQ >CP
DQ >CP
Q3~Q0(t)
Y7 Y6 Y5 Y4 Y3 Y2 Y 1 Y 0
C B A G2A G2B G 1
≥1
&
/Y0有效时 /Y1有效时 /Y4有效时 /Y6有效时 /Y7有效时
A7A6A5A4A3A2A1A
0
01110000
01110001
01110100
01110110
01110111
16进制
70 71 74 76 77
0000 1000 1100 1110 1111 0111 0011 0001
Q3~Q0(t+1)
1000 1100 1110 1111 0111 0011 0001
0000
11. 用隐含表法化简给定的同步时序电路原始状态表，生成最小状态表。
x S(t)
A
B
C
D
E
原始状态表
0
1
A/0
B/0
A/0
C/0
if((codein>=4’b0000) && (codein<=4’b0100)) codeout=codein;
else if((codein>=4’b0101) && (codein<=4’b1001)) codeout=codein+4’b0110;
else codeout=4’bzzzz; end endmodule
13. 已知逻辑函数F、G的卡诺图，填写Y=F⊕G的卡诺图，并求Y的最简与非式。
AB
C
00 01 11 10
011dd
10110
F
AB
C
00 01 11 10
01010
11d10
G
AB
C
00 01 11 10
001dd
11d00
Y=F⊕G
Y最简与非式= ABACAB•AC
14. 用卡诺图法判断下列电路是否存在逻辑险象。
2. 分析数据选择器74LS151构成的逻辑电路功能。
（1）写出逻辑表达式；
（2）说明电路功能； （3）用Verilog HDL描述电路功能。 （2）功能：三变量一致检测电路
A
x3
（3）module same(A,B,C,F);
B
x2
input A,B,C;
C
x1
0
en
1
d0
0
d1
y
F
output F; reg F; always @(A or B or C)
A2 A1 A0 A7 A3 A5 A6 A4
三、综合分析题（每题8分）
1. 分析74LS138译码器和逻辑门构成的逻辑电路的功能。
（1）写出 F（X,Y,Z）和 G（X,Y,Z）的逻辑表达式；
（2）给出真值表； （3）分析电路功能。
X
C
Y0
Y
B
Y1
Z
A
Y2
Y3
0
G1
Y4
0
G2
Y5
1
G3
Y6
Y7
（2）
X3 X2 X1 X0
W
≥1 &
X3 X2 X1 X2 X0
X3X2X1X0
W
B3B2B1B0
0000
0
0000
0001
0
0000
0010
0
0000
0011
0
0000
0100
0
0000
0101
1
0110
0110
1
0110
0111
1
0110
1000
1
0110
1001
1
0110
结论： 将8421码转换为2421码