MCU 晶体振荡电路的设计
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MCU晶体振荡电路的设计
2015年9月15日 张明峰
内容简述 • • • • 晶体原理 振荡电路原理 测量方式 系统设计
晶体原理
C0: Lm: Cm: Rm:
制造晶体时电极引入的并联电容 晶体振动时表现出的感抗 晶体振动时表现出的容抗 晶体振动时表现出的阻抗（损耗）
考虑到Rm的值可以忽略不计，晶体的交流等效阻抗表达式为：
MCU片内置反相器，提供振荡环路增益，并产生180度相移（有些MCU可以配置反相器的 增益）
RF电阻为片内反相器提供一个线性工作区（有些MCU把RF集成在片内）
C1和C2为移相电容，每个分别产生90度移相，结合反相器的180度移相，环路总计正好是 360度移相 若不考虑实际电路存在的分布寄生电容，C1和C2的串联等效值，就是晶体并联谐振的CL 值！！！ Rx为驱动衰减电阻，避免晶体过激励
附录
Colpitts 振荡器
3361典型电路部分
标准电容三点式振荡
晶体并联谐振电路 高频特性较好，频率干净稳定 常用于射频应用
启动时间也受C1、C2和RX取值的影响
• 增大Rx、减小激励、增加启动时间 • C1/C2串联等效值偏离CL太多，增加启动时间
晶体频率拉拽度（灵敏度）考虑
外接负载电容的变化所造成振荡频率变化率
设计验证后，大规模生产时电路的实际负载电容值CL会有波动
• C1、C2器件批量供货时参数的离散性 • 电路板分布电容的不确定性 • 芯片引脚寄生电容的不确定性
晶体振荡区域
FS：晶体固有串联谐振频率，Z=0
FS和FA之间阴影区为晶体并联振荡工作区 • • 晶体呈现感抗 需要外接并联负载电容，使并联谐振 频率为晶体手册标称频率
FA：晶体串联失谐频率，Z趋于无穷大
对于给定晶体，不同的CL决定了不同的振荡频率
晶体参数实例
ESR CL
CL ESR C0 C0
典型的MCU振荡电路构成
等效CL的变化，会造成振荡频率的变化 （ppm/pF） 通常，为降低上述参数对振荡电路特性的影响，晶体参数的CL选取 应该稍微偏大（例如考虑15pF，而不是7pF）
设计安全因子SF
振荡负阻测算法：
振荡回路中插入电阻RADD 增加RADD阻值，使振荡电路显现无法起振 MHz频率级别，确保 SF >5 32KHz~500KHz ，确保 SF >3
RF反馈偏置电阻的作用
RF使片内反相器工作于图中斜线所示的线性放大区
• OSC1和OCS2偏置于VDD/2
需参考具体MCU的数据手册选择合理的阻值
例如：
负载电容CL的计算
C1/C2串联等效值
电路寄生电容
一般电路设计，CS 约为5-7pF C1和C2必须为高频特性良好低ESR的陶瓷电容（C0G材 质），取值可以不同 所得的CL必须符合晶体厂家提供的器件参数规范
反相放大器输入端电容 电路寄生电容 示波器探棒接入电容（< 1pF）
Vpp为示波器所测得反相放大器输入端波形峰峰值
振荡启动时间
一般而言，晶体标称频率越高，启动时间越短：
• ~MHz频段，起振过程为几ms • 32KHz，可能需要1-5s
Q值越高，起振时间越长
• 陶瓷谐振器起振速度比晶体快
晶体激励功率DL和RX
晶体获得的激励功率：
ቤተ መጻሕፍቲ ባይዱ实测振荡电路电流RMS值 参考晶体参数手册得到最大允许激励功率
• 典型值50uW-100uW • 最大值500uW~1mW
调整RX值，确保DL不超过最大值
示波器有源电流探头测IQ
晶体激励功率测算（方法2）
Ctot
• CL1 • CS • Cprobe
2015年9月15日 张明峰
内容简述 • • • • 晶体原理 振荡电路原理 测量方式 系统设计
晶体原理
C0: Lm: Cm: Rm:
制造晶体时电极引入的并联电容 晶体振动时表现出的感抗 晶体振动时表现出的容抗 晶体振动时表现出的阻抗（损耗）
考虑到Rm的值可以忽略不计，晶体的交流等效阻抗表达式为：
MCU片内置反相器，提供振荡环路增益，并产生180度相移（有些MCU可以配置反相器的 增益）
RF电阻为片内反相器提供一个线性工作区（有些MCU把RF集成在片内）
C1和C2为移相电容，每个分别产生90度移相，结合反相器的180度移相，环路总计正好是 360度移相 若不考虑实际电路存在的分布寄生电容，C1和C2的串联等效值，就是晶体并联谐振的CL 值！！！ Rx为驱动衰减电阻，避免晶体过激励
附录
Colpitts 振荡器
3361典型电路部分
标准电容三点式振荡
晶体并联谐振电路 高频特性较好，频率干净稳定 常用于射频应用
启动时间也受C1、C2和RX取值的影响
• 增大Rx、减小激励、增加启动时间 • C1/C2串联等效值偏离CL太多，增加启动时间
晶体频率拉拽度（灵敏度）考虑
外接负载电容的变化所造成振荡频率变化率
设计验证后，大规模生产时电路的实际负载电容值CL会有波动
• C1、C2器件批量供货时参数的离散性 • 电路板分布电容的不确定性 • 芯片引脚寄生电容的不确定性
晶体振荡区域
FS：晶体固有串联谐振频率，Z=0
FS和FA之间阴影区为晶体并联振荡工作区 • • 晶体呈现感抗 需要外接并联负载电容，使并联谐振 频率为晶体手册标称频率
FA：晶体串联失谐频率，Z趋于无穷大
对于给定晶体，不同的CL决定了不同的振荡频率
晶体参数实例
ESR CL
CL ESR C0 C0
典型的MCU振荡电路构成
等效CL的变化，会造成振荡频率的变化 （ppm/pF） 通常，为降低上述参数对振荡电路特性的影响，晶体参数的CL选取 应该稍微偏大（例如考虑15pF，而不是7pF）
设计安全因子SF
振荡负阻测算法：
振荡回路中插入电阻RADD 增加RADD阻值，使振荡电路显现无法起振 MHz频率级别，确保 SF >5 32KHz~500KHz ，确保 SF >3
RF反馈偏置电阻的作用
RF使片内反相器工作于图中斜线所示的线性放大区
• OSC1和OCS2偏置于VDD/2
需参考具体MCU的数据手册选择合理的阻值
例如：
负载电容CL的计算
C1/C2串联等效值
电路寄生电容
一般电路设计，CS 约为5-7pF C1和C2必须为高频特性良好低ESR的陶瓷电容（C0G材 质），取值可以不同 所得的CL必须符合晶体厂家提供的器件参数规范
反相放大器输入端电容 电路寄生电容 示波器探棒接入电容（< 1pF）
Vpp为示波器所测得反相放大器输入端波形峰峰值
振荡启动时间
一般而言，晶体标称频率越高，启动时间越短：
• ~MHz频段，起振过程为几ms • 32KHz，可能需要1-5s
Q值越高，起振时间越长
• 陶瓷谐振器起振速度比晶体快
晶体激励功率DL和RX
晶体获得的激励功率：
ቤተ መጻሕፍቲ ባይዱ实测振荡电路电流RMS值 参考晶体参数手册得到最大允许激励功率
• 典型值50uW-100uW • 最大值500uW~1mW
调整RX值，确保DL不超过最大值
示波器有源电流探头测IQ
晶体激励功率测算（方法2）
Ctot
• CL1 • CS • Cprobe