MCU 晶体振荡电路的设计

合集下载

单片机晶振电路原理及作用_单片机晶振电路设计方案

单片机晶振电路原理及作用_单片机晶振电路设计方案

单片机晶振电路原理及作用_单片机晶振电路设计在电子学上,通常将含有晶体管元件的电路称作“有源电路”(如有源音箱、有源滤波器等),而仅由阻容元件组成的电路称作“无源电路”。

电脑中的晶体振荡器也分为无源晶振和有源晶振两种类型。

无源晶振与有源晶振的英文名称不同,无源晶振为crystal(晶体),而有源晶振则叫做oscillator(振荡器)。

无源晶振是有2个引脚的无极性元件,需要借助于时钟电路才能产生振荡信号,自身无法振荡起来,所以“无源晶振”这个说法并不准确;有源晶振有4只引脚,是一个完整的振荡器,其中除了石英晶体外,还有晶体管和阻容元件,因此体积较大。

有源晶振有源晶振通常的用法:一脚悬空,二脚接地,三脚接输出,四脚接电压。

有源晶振不需要DSP的内部振荡器,信号质量好,比较稳定,而且连接方式相对简单(主要是做好电源滤波,通常使用一个电容和电感构成的PI型滤波网络,输出端用一个小阻值的电阻过滤信号即可),不需要复杂的配置电路。

相对于无源晶体,有源晶振的缺陷是其信号电平是固定的,需要选择好合适输出电平,灵活性较差,而且价格高。

有源晶振是右石英晶体组成的,石英晶片之所以能当为振荡器使用,是基于它的压电效应:在晶片的两个极上加一电场,会使晶体产生机械变形;在石英晶片上加上交变电压,晶体就会产生机械振动,同时机械变形振动又会产生交变电场,虽然这种交变电场的电压极其微弱,但其振动频率是十分稳定的。

当外加交变电压的频率与晶片的固有频率(由晶片的尺寸和形状决定)相等时,机械振动的幅度将急剧增加,这种现象称为“压电谐振”。

压电谐振状态的建立和维持都必须借助于振荡器电路才能实现。

图3是一个串联型振荡器,晶体管T1和T2构成的两级放大器,石英晶体XT与电容C2构成LC 电路。

在这个电路中,石英晶体相当于一个电感,C2为可变电容器,调节其容量即可使电路进入谐振状态。

该振荡器供电电压为5V,输出波形为方波。

单片机的内部时钟与外部时钟单片机有内部时钟方式和外部时钟方式两种:(1)单片机的XTAL1和XTAL2内部有一片内振荡器结构,但仍需要在XTAL1和XTAL2两端连接一个晶振和两个电容才能组成时钟电路,这种使用晶振配合产生信号的方法是内部时钟方式;(2)单片机还可以工作在外部时钟方式下,外部时钟方式较为简单,可直接向单片机XTAL1引脚输入时钟信号方波,而XTAL2管脚悬空。

单片机晶振电路详解

单片机晶振电路详解

单片机晶振电路详解
晶振电路晶振是晶体振荡器的简称在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络电工学上这个网络有两个谐振点以频率的高低分其中较低的频率是串联谐振较高的频率是并联谐振由于晶体自身的特性致使这两个频率的距离相当的接近在这个极窄的频率范围内晶振等效为一个电感所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路由于晶振等效为电感的频率范围很窄所以即使其他元件的参数变化很大这个振荡器的频率也不会有很大的变化晶振有一个重要的参数那就是负载电容值选择与负载电容值相等的并联电容就可以得到晶振标称的谐振频率
一般的晶振振荡电路都是在一个反相放大器(注意是放大器不是反相器)的两
端接入晶振再有两个电容分别接到晶振的两端每个电容的另一端再接到地这两个电容串联的容量值就应该等于负载电容请注意一般IC 的引脚都有等效输入电容这个不能忽略
一般的晶振的负载电容为15pF 或12.5pF 如果再考虑元件引脚的等效输入电容则两个22pF 的电容构成晶振的振荡电路就是比较好的选择
如上图:晶振是给单片机提供工作信号脉冲的这个脉冲就是单片机的工作速度比如12M 晶振单片机工作速度就是每秒12M 当然单片机的工作频率是有范围的不能太大一般24M 就不上去了不然不稳定
晶振与单片机的脚XTAL0 和脚XTAL1 构成的振荡电路中会产生偕波(也就
是不希望存在的其他频率的波) 这个波对电路的影响不大但会降低电路的时钟振荡器的稳定性为了电路的稳定性起见ATMEL 公司只是建议在晶振的两引脚处接入两个10pf-50pf 的瓷片电容接地来削减偕波对电路的稳定性的影响所。

单片机晶振电路原理图

单片机晶振电路原理图

单片机晶振电路原理图
单片机晶振电路的原理图如下:
[晶振电路原理图]
在原理图中,我们可以看到一个晶振元件被连接到一个单片机上。

晶振元件包括四个引脚:两个供电引脚(VCC和GND),一个输出引脚(OUT),以及一个输入引脚(IN)。

VCC和GND引脚分别连接到单片机的供电电源,用于为晶振
元件提供电源。

OUT引脚连接到单片机的晶振输入引脚,用
于向单片机提供晶振信号。

IN引脚则连接到单片机的晶振输
出引脚,用于接收单片机的反馈信号。

晶振元件起到了一个产生稳定的振荡频率的作用。

当VCC和GND引脚被连接到电源后,晶振元件开始振荡,将振荡信号
通过OUT引脚输出。

单片机接收到这个振荡信号后,会根据
反馈信号通过IN引脚调整晶振元件的振荡频率,从而保持稳
定的振荡。

通过晶振电路,单片机能够根据振荡信号来确定时间的基准,进而实现各种功能。

这是单片机工作的基础。

晶体振荡器电路+PCB布线设计指南

晶体振荡器电路+PCB布线设计指南

AN2867应用笔记ST微控制器振荡器电路设计指南前言大多数设计者都熟悉基于Pierce(皮尔斯)栅拓扑结构的振荡器,但很少有人真正了解它是如何工作的,更遑论如何正确的设计。

我们经常看到,在振荡器工作不正常之前,多数人是不愿付出太多精力来关注振荡器的设计的,而此时产品通常已经量产;许多系统或项目因为它们的晶振无法正常工作而被推迟部署或运行。

情况不应该是如此。

在设计阶段,以及产品量产前的阶段,振荡器应该得到适当的关注。

设计者应当避免一场恶梦般的情景:发往外地的产品被大批量地送回来。

本应用指南介绍了Pierce振荡器的基本知识,并提供一些指导作法来帮助用户如何规划一个好的振荡器设计,如何确定不同的外部器件的具体参数以及如何为振荡器设计一个良好的印刷电路板。

在本应用指南的结尾处,有一个简易的晶振及外围器件选型指南,其中为STM32推荐了一些晶振型号(针对HSE及LSE),可以帮助用户快速上手。

目录ST微控制器振荡器电路设计指南目录1石英晶振的特性及模型32振荡器原理53Pierce振荡器64Pierce振荡器设计74.1反馈电阻R F74.2负载电容C L74.3振荡器的增益裕量84.4驱动级别DL外部电阻R Ext计算84.4.1驱动级别DL计算84.4.2另一个驱动级别测量方法94.4.3外部电阻R Ext计算 104.5启动时间104.6晶振的牵引度(Pullability) 10 5挑选晶振及外部器件的简易指南 11 6针对STM32™微控制器的一些推荐晶振 126.1HSE部分126.1.1推荐的8MHz晶振型号 126.1.2推荐的8MHz陶瓷振荡器型号 126.2LSE部分12 7关于PCB的提示 13 8结论141 石英晶振的特性及模型石英晶体是一种可将电能和机械能相互转化的压电器件,能量转变发生在共振频率点上。

它可用如下模型表示:图1石英晶体模型C0:等效电路中与串联臂并接的电容(译注:也叫并电容,静电电容,其值一般仅与晶振的尺寸有关)。

如何设计一个基本的振荡电路

如何设计一个基本的振荡电路

如何设计一个基本的振荡电路振荡电路是电子领域中常见的电路之一,用于产生稳定的交流信号。

本文将介绍如何设计一个基本的振荡电路,并给出详细的步骤和注意事项。

1. 确定振荡器类型首先,我们需要确定要设计的振荡电路的类型。

常见的振荡器类型包括晶体振荡器、RC振荡器和LC振荡器等。

不同的振荡器类型适用于不同的应用,因此在设计之前要明确振荡器的使用目的。

2. 选择频率和波形确定振荡电路所需要产生的频率和波形。

频率决定了振荡器的工作范围,而波形则影响信号的稳定性和适用性。

常见的波形包括正弦波、方波和三角波等。

3. 选择元件和数值根据所选择的振荡器类型确定所需的元件和数值。

例如,对于RC振荡器,需要选择合适的电容器和电阻器;对于LC振荡器,需要选择合适的电感和电容器。

元件的数值将直接影响振荡器的频率和稳定性,因此要根据设计要求进行合理选择。

4. 绘制电路图根据所选的元件和数值绘制振荡电路的电路图。

在绘制电路图时,应尽量使电路清晰易读,可以使用电路设计软件或手工绘制。

5. 进行仿真和调试使用电路仿真软件对所设计的振荡电路进行仿真,并进行调试和优化。

通过仿真可以评估电路的性能和稳定性,发现可能存在的问题并加以解决。

6. 制作实物电路在经过仿真调试之后,可以使用所选的元件和电路板等材料制作实物电路。

制作实物电路时要注意元件的连接方式和排布,确保电路的可靠性和稳定性。

7. 进行测试和验证制作完成后,进行测试和验证。

通过测试可以判断电路是否正常工作,是否符合设计要求。

如果测试结果不理想,需要进行进一步的调试和优化。

总结:设计一个基本的振荡电路需要经过以上的步骤,包括确定振荡器类型、选择频率和波形、选择元件和数值、绘制电路图、进行仿真和调试、制作实物电路以及进行测试和验证。

每个步骤都需要仔细考虑和详细规划,以确保设计出稳定可靠的振荡电路。

当然,在实际设计过程中还需注意电路间的互应,元器件的选型和性能的调整等一系列细节问题。

晶体震荡电路的设计与量测

晶体震荡电路的设计与量测

在半導體製程技術的不斷提升下,產品體積大幅縮小,對功能與運算時脈卻更為要求,因此,本文以晶體震盪電路的設計與量測為題,探討相關特性與技術。

由於科技的日新月異,IC內部的複雜度與精確度較從前大幅提升,所需的時脈速度也越來越高,相對的要求時脈的穩定度與精確度也大幅提昇,如何利用晶體(Crystal)來設計與量測所需的振盪電路,已經成為一個重要的課題,以下我們分成幾個部分加以討論。

電氣特性有鑑於其晶體電氣特性的複雜,我們針對晶體的電氣特性或是振盪電路有影響的部分,做一詳細討論,由於陶瓷/晶體的電器特性相似,所以也一併討論。

等效電路陶瓷/晶體雖然在電器特性上有些差異,但是等效電路(圖一)是相同的,雖然陶瓷振動的諧振現像,可以視為與晶體相同,但主要差異在陶瓷振動的振盪頻率,電感L1較小,串聯電容C1相當大,此乃意味著串聯諧振頻率(fs)與並聯諧振頻率(fa)差(即fs-fa)會變得相當寬闊。

圖一Crystal / Ceramic model圖二串聯共振並聯共振當晶體工作在串聯共振時,等效電路(圖二)阻抗在時是趨近於0,好的串聯共振線路設計,與負載電容無關,所以就不需要指定。

當晶體工作在並聯共振時,就像一電感在電路上,因此負載電容就非常重要,因為它可以決定振盪點的位置,如(圖三)所示。

而且電抗改變,頻率也跟隨著改變,所以在不同頻率與間,由、L1決定,在並聯線路的設計上,負載電容是需要指定的,如(圖四)所示。

圖三並聯共振頻率區域圖四並聯共振AT-CUT與BT-CUT典型的AT-CUT曲線是S形,BT-CUT曲線是拋物線形,如(圖五)所示;兩種Cut都對稱於室溫(25℃±3℃)。

在相同的頻率下,BT-CUT的Quartz blank相對的比A-CUT厚,因此提供較好的Yield 與低單價,在選擇適當的切割前,要注意的是他們所擁有的不同移動參數和頻率VS溫度特性。

圖五溫度曲線圖改變負載電容和PullabilityPullability是定義頻率與負載電容的關係,而負載電容是指與晶體串聯或是並聯的電容。

MCU晶体旁边电容的作用及振荡电路的分析

MCU晶体旁边电容的作用及振荡电路的分析

MCU晶体旁边电容的作用及振荡电路的分析Y1是晶体,相当于三点式里面的,C1和C2就是电容,5404和R1实现一个NPN的,大家可以对比高频书里的三点式电容振荡电路。

接下来分析一下这个电路。

5404必须要一个,不然它处于饱和截止区,而不是放大区,R1相当于三极管的偏置作用,让5404处于放大区域,那么5404就是一个反相器,这个就实现了NPN三极管的作用,NPN三极管在共放射极接法时也是一个反相器。

接下来用通俗的办法讲解一下这个三点式振荡电路的工作原理,大家也可以挺直看书。

大家知道一个正弦振荡电路要振荡的条件是,系统放大倍数大于1,这个简单实现,相位满足360°,接下来主要讲解这个相位问题:5404由于是反相器,也就是说实现了180°移相,那么就需要C1,C2和Y1实现180°移相就可以,恰好,当C1,C2,Y1形成谐振时,能够实现180移相,这个大家最容易的可以以地作为参考,谐振的时候,C1、C2上通过的一样,地在C1、C2中间,所以恰好相反,实现180移相。

当C1增大时,C2端的振幅增加,当C2降低时,振幅也增加。

有些时候C1,C2不焊也能起振,这个不是说没有C1,C2,而是由于芯片引脚的分布电容引起的,由于原来这个C1,C2就不需要很大,所以这一点很重要。

接下来分析这两个电容对振荡稳定性的影响。

由于7404的电压反馈是靠C2的,假设C2过大,反馈电压过低,这个也是不稳定,假设C2过小,反馈电压过高,储存能量过少,简单受外界干扰,也会辐射影响外界。

C1的作用对C2恰好相反。

由于我们布板的时候,假设双面板,比较厚的,那么分布电容的影响不是很大,假设在高密度多层板时,就需要考虑分布电容,尤其是VCO之类的振荡电路,更应当考虑分布电容。

有些用于工控的项目,建议不要用晶体的办法振荡,二是挺直接一个有源的晶振无数时候大家会用到32.768K的时钟晶体来做时钟,而不是用的晶体分频后来做时钟,这个缘由无数人想不明了,其实这个跟晶体的稳定度有关,频率越高的晶体,Q值普通难以做高,频率稳定度不高,32.768K 的晶体稳定度等各方面都不错,形成了一个工业标准,比较简单做高。

MCU晶体振荡电路的设计

MCU晶体振荡电路的设计
等效CL的变化,会造成振荡频率的变化 (ppm/pF) 通常,为降低上述参数对振荡电路特性的影响,晶体参数的CL选取
应该稍微偏大(例如考虑15pF,而不是7pF)
设计安全因子SF
振荡负阻测算法:
振荡回路中插入电阻RADD 增加RADD阻值,使振荡电路显现无法起振 MHz频率级别,确保 SF >5 32KHz~500KHz ,确保 SF >3
MCU晶体振荡电路的设计
2015年9月15日 张明峰
内容简述
• 晶体原理
• 振荡电路原理
• 测量方式 • 系统设计
晶体原理
C0: 制造晶体时电极引入的并联电容 Lm: 晶体振动时表现出的感抗 Cm: 晶体振动时表现出的容抗
Rm: 晶体振动时表现出的阻抗(损耗) 考虑到Rm的值可以忽略不计,晶体的交流等效阻抗表达式为:
晶体振荡区域
FS:晶体固有串联谐振频率,Z=0 FA:晶体串联失谐频率,Z趋于无穷大
FS和FA之间阴影区为晶体并联振荡工作区 • 晶体呈现感抗 • 需要外接并联负载电容,使并联谐振
频率为晶体手册标称频率
对于给定晶体,不同的CL决定了不同的振荡频率
晶体参数实例
CL ESR C0
ESR CL
C0
典型的MCU振荡电路构成
附录
Colpitts 振荡器
标准电容三点式振荡
3361典型电路部分
晶体并联谐振电路 高频特性较好,频率干净稳定 常用于射频应用
• 陶瓷谐振器起振速度比晶体快
启动时间也受C1、C2和RX取值的影响
• 增大Rx、减小激励、增加启动时间 • C1/C2串联等效值偏离CL太多,增加启动时间
Hale Waihona Puke 晶体频率拉拽度(灵敏度)考虑

射频接收系统晶体振荡电路的设计与分析

射频接收系统晶体振荡电路的设计与分析

射频接收系统晶体振荡电路的设计与分析简介采用了理论分析、工程估算、SPICE模拟以及与实际调试相结合的方法确定了射频接收系统中晶体振荡电路的结构、直流工作点及电路的元器件参数。

关键词射频晶体振荡器 SPICE模拟工程估算随着通信技术的快速发展,振荡器的研究、设计和技术得到了很大的发展。

为了适应无线寻呼接收机、FM-SCA股票机、PDA等通信产品的小型化,在射频接收电路中一本振采用了晶体振荡电路。

一、射频接收中晶体振荡电路的设计及工程估算1. 振荡电路的确定对振荡电路的选择取决于对工作频率、频率稳定度的要求,同时还要考虑射频接收小型化、低功耗及其他要求。

晶体振荡电路应设计成结构简单、功耗小、调试方便并且频率可以微调的电路。

经过分析,确定采用如图1所示的结构。

该电路为电容三点式振荡,是串联式晶体振荡电路。

图1 一本振石英晶体振荡电路原理图(1) 振荡电路原理分析图2为图1的交流等效电路,其中C16、C17、L05组成的支路相对于三次泛音晶体的基频开路,在晶体的标称频率振荡时可以不考虑。

由于振荡器的输出负载和振荡器之间是弱耦合,故也可以忽略不计。

晶振工作在串联谐振频率上,且晶振发生串联谐振时,该振荡器电路的正反馈最强,只有这时才能满足振幅条件而使电路起振。

一旦晶振工作点偏离串联谐振点,由于晶体的动态电感很大,而R09较小,则等效并联在电感和晶振两端的电阻较小,大大影响了谐振网络的Q值,使电路无法工作。

图2 交流等效电路在此电路中,电路进入集电结的饱和区而发生饱和限幅失真,集电极电流因此包含丰富的谐波分量,输出负载网络调谐在振荡回路的二次谐波上(L06和晶振支路相对于二次谐波开路),而有效抑制基波及其余各次谐波。

此种类型的振荡器可以用如图3所示的模型描述,即一个线性时不变网络(LTIN)将振荡器电路分成三部分:一个非线性有源器件、一个基波谐振网络和一个二次谐波网络。

图3 一本振石英晶体振荡器等效电路模型其中,有源器件的电流-电压转移关系可描述为:由于除了基波和二次谐波外,其他各次谐波没有可以流通的谐振回路,故为简化起见,分析时仅列出这两项(如上式所示)。

晶体振荡器外围电路设计噪声降低电路设计指南

晶体振荡器外围电路设计噪声降低电路设计指南

晶体振荡器外围电路设计噪声降低电路设计指南在电子设备和通信系统的设计和布局中,必须仔细考虑晶体振荡器和外围电路,以优化性能。

作为信号源的核心,晶体振荡器必须产生很高的精度输出,因此对高频率噪声从其他的板上来说是非常敏感的。

这种电路在设计时需要明确的注意。

这些技术说明是在一些外围电路中减少噪音的设计指南,在这些电路中高频噪声对晶体振荡器的输出尤其有利。

晶体振荡器和周边电路的噪声来源首先,在图1中,我们指出了典型的由晶体振荡器和外围电路产生的噪声。

有三个主要的噪声源:1.电源线路噪声2.输出线路噪声3.晶体振荡器的噪声通常被称为“噪声”的是这三个因素的累积结果。

下面我们将对地址类型的噪声进行解释。

1。

电源线路噪声电压波纹和开关噪声通常是由电源线发出的。

这种噪声会影响晶体振荡器的输出。

此外,有必要确保晶体振荡器产生的波纹噪声不会流到电源线上。

实施这些措施还可以改善隔离,防止其他设备产生的外部噪声流入晶体振荡器,从而保证晶体振荡器的稳定性。

2。

输出线路噪声输出线噪声是指输出线作为天线的晶体振荡器输出的信号。

对于输出信号和物理跟踪,应该实现降低噪声的技术。

3。

晶体振荡器噪声晶体振荡器的噪音是指晶体振荡器内部集成电路和电路发出的噪声。

要解决这一噪声,需要确保晶体振荡器稳定的电源供应,并确保所需波形的形成,以实现晶体振荡器的稳定运行。

这些噪声源依赖于上述的原因,并可通过本文稍后所提到的功率线和输出线技术间接地减轻。

上述电源发出的噪声水平与电流和电流环路径成正比。

因此,电流或电流回路阻抗的降低会导致发射噪音的降低。

一般来说,电流和电流环路径长度与晶体振荡器及其外围电路有关。

电流量:电源线=晶体振荡器>输出线电流环大小:输出线>电源线>晶体振荡器输出线噪声对晶体振荡电路有最大的影响,其次是功率线的噪声贡献。

实际晶体振荡器所发出的噪声比其他两种来源的噪声要低得多。

[噪音对策]在这些技术说明中,我们已经研究了晶体振荡器及其外围电路中的噪声来源。

mcu晶振接口电路

mcu晶振接口电路

mcu晶振接口电路在设计MCU(Microcontroller Unit,微控制器单元)晶振接口电路时,需要考虑到晶振的工作原理和接口设计的要求。

本文将介绍MCU晶振接口电路的关键要点,以及如何设计一个稳定可靠的晶振接口电路。

一、晶振的工作原理晶振是一种能够提供稳定频率振荡信号的元件,主要由晶体谐振器和激励电路组成。

晶体谐振器通过其特有的晶体材料,能够在电场或压力的刺激下发生定常的机械振动,并将机械振动转化为电信号输出。

晶振在MCU中扮演着提供时钟信号的重要角色,确保MCU系统的稳定运行。

二、MCU晶振接口电路的要求1. 稳定性:晶振的频率稳定性对MCU系统的工作精度和稳定性有重要影响,因此,晶振接口电路需要具备良好的抗干扰能力,避免频率偏移或波形失真。

2. 抗噪声:MCU系统中存在各种类型的噪声,如电源干扰、信号干扰等,晶振接口电路需要具备较高的抗噪声性能,保证晶振信号的稳定性。

3. 适应性:不同型号的MCU可能对晶振的工作参数有一定要求,如频率范围、振荡模式等。

晶振接口电路需要能够适应不同型号MCU的要求。

三、MCU晶振接口电路设计方案1. 电源滤波:MCU晶振接口电路应将晶振的电源与系统电源分离,以避免系统电源对晶振电路的干扰。

添加电源滤波电路可以有效抑制电磁干扰,保证晶振信号的纯净。

2. 阻抗匹配:为了确保晶振的有效工作,在设计晶振接口电路时需考虑阻抗匹配问题。

晶振一般会有一定的额定驱动能力和输出阻抗,接口电路应调整驱动电路的输出阻抗以匹配晶振的输入阻抗。

3. 耦合电容:在晶振接口电路中,耦合电容是一种常见的元器件,用于连接晶振引脚与驱动引脚。

耦合电容能够保护晶振免受来自驱动电路的直流电压偏移,同时阻隔高频噪声的传输,提高系统稳定性。

4. 反馈电阻:为了保持晶振电路的稳定工作,反馈电阻是不可或缺的一部分。

通过调整反馈电阻的大小,可以控制晶振的驱动能力以及频率的稳定性。

5. 地线设计:良好的地线设计能够有效减小晶振接口电路的接地噪声,提高系统的抗干扰能力。

晶体振荡器电路+PCB布线设计指南

晶体振荡器电路+PCB布线设计指南

AN2867应用笔记ST微控制器振荡器电路设计指南前言大多数设计者都熟悉基于Pierce(皮尔斯)栅拓扑结构的振荡器,但很少有人真正了解它是如何工作的,更遑论如何正确的设计。

我们经常看到,在振荡器工作不正常之前,多数人是不愿付出太多精力来关注振荡器的设计的,而此时产品通常已经量产;许多系统或项目因为它们的晶振无法正常工作而被推迟部署或运行。

情况不应该是如此。

在设计阶段,以及产品量产前的阶段,振荡器应该得到适当的关注。

设计者应当避免一场恶梦般的情景:发往外地的产品被大批量地送回来。

本应用指南介绍了Pierce振荡器的基本知识,并提供一些指导作法来帮助用户如何规划一个好的振荡器设计,如何确定不同的外部器件的具体参数以及如何为振荡器设计一个良好的印刷电路板。

在本应用指南的结尾处,有一个简易的晶振及外围器件选型指南,其中为STM32推荐了一些晶振型号(针对HSE及LSE),可以帮助用户快速上手。

目录ST微控制器振荡器电路设计指南目录1石英晶振的特性及模型32振荡器原理53Pierce振荡器64Pierce振荡器设计74.1反馈电阻R F74.2负载电容C L74.3振荡器的增益裕量84.4驱动级别DL外部电阻R Ext计算84.4.1驱动级别DL计算84.4.2另一个驱动级别测量方法94.4.3外部电阻R Ext计算 104.5启动时间104.6晶振的牵引度(Pullability) 10 5挑选晶振及外部器件的简易指南 11 6针对STM32™微控制器的一些推荐晶振 126.1HSE部分126.1.1推荐的8MHz晶振型号 126.1.2推荐的8MHz陶瓷振荡器型号 126.2LSE部分12 7关于PCB的提示 13 8结论141 石英晶振的特性及模型石英晶体是一种可将电能和机械能相互转化的压电器件,能量转变发生在共振频率点上。

它可用如下模型表示:图1石英晶体模型C0:等效电路中与串联臂并接的电容(译注:也叫并电容,静电电容,其值一般仅与晶振的尺寸有关)。

MCU 复位电路和振荡电路应用

MCU 复位电路和振荡电路应用

MCU复位电路和振荡电路应用文件编号:HA0075s系统振荡器晶体/陶瓷振荡器晶体/陶瓷振荡器等效电路以下由电阻、电容、电感组成的电路就是晶体/陶瓷振荡器的等效电路。

说明 1. L S-串联电感,R S-串联电阻,C S-串联电容,C P-并联电容。

2. 共振频率为LC串联谐振频率,L=L S,C=C S×C P/(C S+C P)。

3. 一般晶体与陶瓷振荡器等效电路的区别,在相同共振频率下,晶体振荡器的电感值要比陶瓷振荡器的电感值大。

晶体/陶瓷振荡器基本电路以下是晶体/陶瓷振荡器的两个应用电路。

说明 1. 内部偏压电阻R INB,用于产生振荡器的工作点。

2. 内部振荡器电容C IN1和C IN2,与外部晶体/陶瓷振荡器配合构成Pierce振荡器。

振荡时,晶体/陶瓷振荡器可以看作是等效电感,该电路还可以降低EMI。

3. 外部偏压电阻R EXB,用于低压停振控制的特殊应用,需配合C EX1使R EXB×C EX1大于2πf SYS。

主要原理是加大振荡电路的负载,在低压时使振荡器停振,使MCU不会发生低电压工作错误的情形。

如果实际应用中没有用到低电压情形,该电阻可以省略。

4. 外部振荡器电容C EX1和C EX2,用于振荡频率微调或晶体/陶瓷振荡器匹配,并可用于调整起振时间,正常应用时可省略。

在HOLTEK MCU的datasheet和handbook的应用电路中,都有提供匹配的电阻电容值供使用者参考。

5.晶体/陶瓷振荡器Warm-up时间•晶体/陶瓷振荡器在起振前所需的温机(Warm-up)时间。

•其时间长短与晶体/陶瓷振荡器的特性及停振(冷却)时间长短有关,一般在冷机状态下,温机时间约为3~5ms。

系统start-up定时器•为了让振荡器能够稳定起振所需要的延时时间。

•其时间为1024个振荡器振荡周期。

EMI/EMS(EMC)注意事项•晶体/陶瓷振荡器需放置最接近于MCU的振荡器引脚,即其连线应最短。

晶体管振荡器课程设计

晶体管振荡器课程设计

1.原理电路的设计1.1 振荡器的概述在电子线路中,除了要有对各种电信号进行放大的电子线路外,还需要有在没有激励信号的情况下产生周期性振荡信号的电子线路,这种电子线路就是振荡器。

振荡器是一种能量转换器,它不需要外部激励就能自动地将直流电源共给的功率转换为制定频率和振幅的交流信号功率输出。

振荡器一般由晶体管等有源器件和某种具有选频能力的无源网络组成。

振荡器的种类很多,根据工作原理可分为反馈型振荡器和负阻型振荡器,根据所产生的波形可分为正弦波振荡器和非正弦波振荡器;根据选频网络可分为LC振荡器﹑晶体振荡器﹑RC振荡器等。

1.2振荡器的振荡条件反馈型振荡器的原理框图如下:图1.1 反馈型振荡器的原理框图如图1.1,放大倍数为K(s),反馈网络的电压反馈系数为F(s),则闭环电压放大倍数Ku(s)的表达式为:K u (s)=)()(s Us s Uo (1.2.1) 由 K(s)=)()(s Ui s Uo (1.2.2) F(s)=)()(s Uo s i U ' (1.2.3) U i(s)=U s (s)+)(s i U ' (1.2.4)得 K u (s)=)()(1)(s F s K s K -=)(1)(s T s K - (1.2.5)其中T(s)=K(s)F(s)=)()(s Ui s i U ' (1.2.6) 称为反馈系统的环路增益。

用s=j ω带入就得到稳态下的传输系数和环路增益。

由式(1—5)可知,若在某一频率ω=ω1上T(j ω),Ku (j ω)将趋近于无穷大,这表明即使没有外加信号,也可以维持振荡输出。

因此自激振荡的条件就是环路增益为1,即T(j ω)=K(j ω)F((j ω)=1 (1.2.7) 通常称为振荡器的平衡条件。

由式(1—6)还可知|T(j ω)|>1,|)(ωj i U '|>|Ui (j ω)|,形成增幅振荡。

|T(j ω)|<1, |)(ωj i U '|<|Ui (j ω)|,形成减幅振荡。

mcu允许的晶振频偏_概述及解释说明

mcu允许的晶振频偏_概述及解释说明

mcu允许的晶振频偏概述及解释说明1. 引言1.1 概述本文旨在全面介绍MCU允许的晶振频偏,并对其进行解释和说明。

作为一种常见的电子元件,晶振在现代科技中起着至关重要的作用。

它被广泛应用于各种设备和系统中,包括微控制器(MCU)。

晶振频偏是指晶振实际频率与其额定频率之间的差异。

由于生产过程或环境因素,晶振的工作频率可能会发生一定的变化。

因此,了解MCU对晶振频偏的容忍度以及该频偏可能产生的影响对于确保设备正常运行非常重要。

1.2 文章结构本文将分为以下几个部分来讨论MCU允许的晶振频偏:- 第2部分:MCU允许的晶振频偏概述,将包括对晶振频偏定义、MCU容忍度以及可能产生的影响进行详细说明;- 第3部分:晶振频偏的解释说明,将涵盖有关晶振工作原理、引起频偏因素以及如何测量和校准频偏等内容;- 第4部分:解决晶振频偏的方法和技术,将介绍通过软件补偿、硬件优化措施以及选择合适的外部时钟源进行配置等方式来解决频偏问题;- 最后,第5部分将给出本文的结论。

1.3 目的本文的目的是提供关于MCU允许的晶振频偏方面的全面信息。

读者可以通过阅读本文了解晶振频偏对设备运行的影响,并学习如何使用不同的方法和技术来解决或减小频偏问题。

希望本文能够帮助读者更好地理解和应用晶振技术,提高系统稳定性和可靠性。

2. MCu允许的晶振频偏概述2.1 晶振频偏的定义晶振频偏是指晶体振荡器输出频率与其标称频率之间的差异。

由于实际制造过程和环境因素的影响,晶体振荡器可能存在一定的频偏。

例如,一个10MHz的晶体振荡器在实际工作中可能输出的频率会有微小波动,比如10.005MHz或9.995MHz。

2.2 MCU对晶振频偏的容忍度不同型号和品牌的MCU对晶振频偏都有自己的容忍度范围。

一般来说,MCU 芯片厂商会提供相关文档或数据手册中明确规定其支持的晶振频偏范围。

MCU对于晶振频偏的容忍度通常以百分比或者具体数值表示。

例如,某款MCU 文档表明它支持5%的晶振频偏,意味着该芯片正常工作时可以接受最高5%之内的频率变动。

晶体振荡器的设计与实现

晶体振荡器的设计与实现

晶体振荡器的设计与实现晶体振荡器是一种用于产生稳定高频信号的电子元件,其在现代电子技术中具有重要作用。

晶体振荡器适用于许多应用领域,如通讯设备、计算机、医疗诊断设备等。

晶体振荡器的设计和实现是电子工程师必须了解的基本知识之一。

本文将介绍晶体振荡器的设计和实现原理。

一、晶体振荡器的基本原理1、首先介绍晶体振荡器的基本构成。

它由晶体谐振器、放大器及反馈电路构成。

2、晶体振荡器的基本原理是靠正反馈来实现的。

放大器放大产生出来的信号,反馈电路将放大后的信号送回输入端形成闭合回路。

3、在闭合回路中,当有微小的噪声或起始信号刺激到放大器,就会在输出端得到稳定幅度为定值的高频信号。

1、首先选择适合的晶体振荡器电路。

市面上有很多不同工作频率、稳定性和功率的振荡器电路可供选择。

2、确定振荡器电路的工作频率和增益要求。

这些参数取决于所处的应用场景。

3、可以通过使用电路模拟软件来模拟电路并进行相关参数的预测和优化。

这可帮助电子工程师确定哪些器件、元件和电容电感等需要被选用。

最终确认电路设计参数。

4、构建实物电路并进行优化或调试。

这一过程需要使用示波器和发生器等专业设备,将接收到的信号与所需的预定参数做比较。

5、最终确定设计参数,并生产出所需的晶体振荡器电路原型机。

对原型机进行最终测试,检查其工作参数和性能是否符合应用需求。

三、晶体振荡器的常见应用场景1、连接计算机数据总线:高速的晶体振荡器可用于保持数据传输信号稳定,并确保数据传输速度正确。

2、用于无线电设备:晶体振荡器可用于调制无线电信号,使其跨越长距离传输或者提供精确的接收能力。

3、用于智能手机或其他电子设备:晶体振荡器用于为智能手机和其他电子设备保持精确定时,并确保其工作在所需频率。

4、用于精密测试仪器:晶体振荡器提供行业标准的精确时钟分频,保证测量和测试结果的准确性。

结论:在实际生产和应用过程中,晶体振荡器还要考虑到温度和外部环境的影响。

晶体振荡器的工作频率会因温度的变化而变化,在极端温度下还可能导致振荡器工作不稳定。

mcu晶振电路

mcu晶振电路

mcu晶振电路MCU(Microcontroller Unit)晶振电路是现代电子设备中常见的一种时钟源电路,它为MCU提供了稳定的时钟信号,确保了MCU 的正常运行。

本文将介绍MCU晶振电路的工作原理、分类、选型和应用。

一、工作原理MCU晶振电路的核心是晶振,它是一种能够产生稳定频率的元件。

在MCU晶振电路中,晶振与MCU相连接,通过晶振的振荡来提供时钟信号。

MCU根据时钟信号来控制各个模块的工作,实现各种功能。

晶振是由压电材料制成的,其内部结构包括压电片和金属电极。

当加上外加电压时,压电片会发生压缩和膨胀,从而产生机械振动。

这种机械振动会通过压电片传递到晶振的金属电极上,产生电荷。

电荷的大小和频率与晶振的振荡频率成正比。

MCU晶振电路中通常采用双晶振结构,即使用两个晶振:一个用于系统时钟,另一个用于UART通信。

系统时钟晶振的频率通常较高,用于控制MCU内部各个模块的工作,而UART通信晶振的频率较低,用于串口通信。

二、分类根据晶振的工作原理和结构,MCU晶振电路可分为两大类:被动晶振和有源晶振。

1. 被动晶振:被动晶振是一种简单的振荡器,它不需要外部电源,只需通过振荡电路激励即可工作。

被动晶振的振荡频率由晶振本身的特性决定,一般在几十kHz到几十MHz之间。

被动晶振的优点是结构简单、成本低,但频率稳定性较差,适用于一些对时钟精度要求不高的应用。

2. 有源晶振:有源晶振是一种集成了振荡电路的晶振,它需要外部电源供电。

有源晶振通常通过PLL(Phase-Locked Loop,锁相环)技术来提高振荡频率的稳定性和精度。

有源晶振的优点是频率稳定性好、精度高,适用于对时钟精度要求较高的应用。

三、选型在选择MCU晶振电路时,需考虑以下几个因素:1. 频率要求:根据MCU的工作频率和具体应用需求选择合适的晶振频率。

一般情况下,MCU的时钟频率越高,晶振频率越高。

2. 稳定性要求:根据应用的精度要求选择合适的晶振类型。

你必须知道的MCU外接晶体及振荡电路

你必须知道的MCU外接晶体及振荡电路

你必须知道的MCU外接晶体及振荡电路
很多MCU开发者对MCU晶体两边要各接一个对地电容的做法表示
不理解,因为这个电容有时可以去掉。

笔者参考了很多书籍,却发现书中讲解的很少,提到最多的往往是:对地电容具稳定作用或相当于负载电容等,都没有很深入地去进行理论分析。

而另外一方面,很多爱好者都直接忽略了晶体旁边的这两个电容,他们认为按参考设计做就行了。

但事实上,这是MCU的振荡电路,又称“三点式电容振荡电路”,如图1所示。

图1:MCU的三点式电容振荡电路
其中,Y1是晶体,相当于三点式里面的电感;C1和C2是电容,而5404 和R1则实现了一个NPN型三极管(大家可以对照高频书里的三点式电容振荡电路)。

接下来将为大家分析一下这个电路:首先,5404必需搭一个电阻,不然它将处于饱和截止区,而不是放大区,因为R1相当于三极管的偏置作用,能让5404处于放大区域并充当一个反相器,从而实现NPN三极管的作用,且NPN三极管在共发射极接法时也是一个反相器。

其次将用通俗的方法为大家讲解一下这个三点式振荡电路的工作原理。

众所周知,一个正弦振荡电路的振荡条件为:系统放大倍数大于1,这个条件较容易实现;但另一方面,还需使相位满足360°。

而问题就在于这个相位:由
于5404是一个反相器,因此已实现了180°移相,那么就只需C1、C2和Y1再次实现180°移相就可以了。

恰好,当C1、C2和Y1形成谐振时,就能实现180移相;最简单的实现方式就是以地作为参考,谐振的时候,由于C1、C2中通过的电流相同,而地则在C1、C2之间,所以恰好电压相反,从而实现180 移相。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

附录
Colpitts 振荡器
3361典型电路部分
标准电容三点式振荡
晶体并联谐振电路 高频特性较好,频率干净稳定 常用于射频应用
RF反馈偏置电阻的作用

RF使片内反相器工作于图中斜线所示的线性放大区
• OSC1和OCS2偏置于VDD/2

需参考具体MCU的数据手册选择合理的阻值
例如:
负载电容CL的计算
C1/C2串联等效值
电路寄生电容

一般电路设计,CS 约为5-7pF C1和C2必须为高频特性良好低ESR的陶瓷电容(C0G材 质),取值可以不同 所得的CL必须符合晶体厂家提供的器件参数规范
启动时间也受C1、C2和RX取值的影响
• 增大Rx、减小激励、增加启动时间 • C1/C2串联等效值偏离CL太多,增加启动时间
晶体频率拉拽度(灵敏度)考虑
外接负载电容的变化所造成振荡频率变化率
设计验证后,大规模生产时电路的实际负载电容值CL会有波动
பைடு நூலகம்• C1、C2器件批量供货时参数的离散性 • 电路板分布电容的不确定性 • 芯片引脚寄生电容的不确定性
晶体振荡区域
FS:晶体固有串联谐振频率,Z=0
FS和FA之间阴影区为晶体并联振荡工作区 • • 晶体呈现感抗 需要外接并联负载电容,使并联谐振 频率为晶体手册标称频率
FA:晶体串联失谐频率,Z趋于无穷大
对于给定晶体,不同的CL决定了不同的振荡频率
晶体参数实例
ESR CL
CL ESR C0 C0
典型的MCU振荡电路构成

MCU片内置反相器,提供振荡环路增益,并产生180度相移(有些MCU可以配置反相器的 增益)


RF电阻为片内反相器提供一个线性工作区(有些MCU把RF集成在片内)
C1和C2为移相电容,每个分别产生90度移相,结合反相器的180度移相,环路总计正好是 360度移相 若不考虑实际电路存在的分布寄生电容,C1和C2的串联等效值,就是晶体并联谐振的CL 值!!! Rx为驱动衰减电阻,避免晶体过激励
等效CL的变化,会造成振荡频率的变化 (ppm/pF) 通常,为降低上述参数对振荡电路特性的影响,晶体参数的CL选取 应该稍微偏大(例如考虑15pF,而不是7pF)
设计安全因子SF
振荡负阻测算法:
振荡回路中插入电阻RADD 增加RADD阻值,使振荡电路显现无法起振 MHz频率级别,确保 SF >5 32KHz~500KHz ,确保 SF >3
MCU晶体振荡电路的设计
2015年9月15日 张明峰
内容简述 • • • • 晶体原理 振荡电路原理 测量方式 系统设计
晶体原理

C0: Lm: Cm: Rm:
制造晶体时电极引入的并联电容 晶体振动时表现出的感抗 晶体振动时表现出的容抗 晶体振动时表现出的阻抗(损耗)
考虑到Rm的值可以忽略不计,晶体的交流等效阻抗表达式为:
反相放大器输入端电容 电路寄生电容 示波器探棒接入电容(< 1pF)

Vpp为示波器所测得反相放大器输入端波形峰峰值
振荡启动时间
一般而言,晶体标称频率越高,启动时间越短:
• ~MHz频段,起振过程为几ms • 32KHz,可能需要1-5s
Q值越高,起振时间越长
• 陶瓷谐振器起振速度比晶体快
晶体激励功率DL和RX
晶体获得的激励功率:

实测振荡电路电流RMS值 参考晶体参数手册得到最大允许激励功率
• 典型值50uW-100uW • 最大值500uW~1mW
调整RX值,确保DL不超过最大值
示波器有源电流探头测IQ
晶体激励功率测算(方法2)

Ctot
• CL1 • CS • Cprobe
相关文档
最新文档