CMOS 模拟集成电路课件-电流源与电流镜
合集下载
CMOS 模拟集成电路课件完整
反偏电压将使耗尽区变宽，从而降低了有效沟道深度。因此，需 要施加更大的栅极电压以弥补沟道深度的降低，VSB偏压会影响 MOSFET的有效阈值电压VTH。随着VSB反偏电压的增加导致VTH的增 加，这种效应称为“体效应”。这种效应也称为“衬底偏置效应” 或“背栅效应”。
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
第5章 电流镜
误差。
二 • 共源共栅电流镜
基本共源共栅电流镜
选择Vb使VX=VY, Iout即是IREF的精确复制! 即使VP变化, 因∆VY= ∆VP /(gm3r03), 故VX≈VY , Iout≈ IREF。注意, 这是 靠牺牲电压余度来获得的精度!
M0、M3选择合适的宽长比使 VGS0＝VGS3，则VX=VY 。
虚框内电路对称,可用半电 路虚地概念
三 • 有源电流镜 有源负载差动对的小信号增益（2）
由KVL定理，得:
V
V
in
in
V = -g (- )r +g r =g V r
eq
m2
02 m1 01 m1(2) in 01(2)
2
2
由戴维南定理，显然: R = r +r = 2r eq 01 02 01(2)
较少的电压余度而采用较小的偏置电压时，这个问
题更严重。
例如，若Von1＝200mV，VTH有50mV的误差就会使输出电流产生44%的误差。
如何产生精度、稳定性均较好的电流源?
一 • 基本电流镜
用基准来产生电流源
用相对较复杂的电路(有时需要外部的 调整)来产生一个稳定的基准电流IREF。
在模拟电路中，电流源的设计是基于对一个稳定的基准电流IREF的复制 ( IREF常由基 准电路(第11章)产生，这里不作讨论) ，从而得到众多的电流源 。现在我们关心 的是，如何产生一个基准电流的精确复制呢？
二 • 共源共栅电流镜
低压共源共栅电流镜的原理
上图中VA=VGS1-VDS2，若选取VDS2≈ VT , 则：
VB =
VA ≈ Von1(3), 于是:VXmin=Von4+Von3, 比基本共源共栅电流
二 • 共源共栅电流镜
基本共源共栅电流镜
选择Vb使VX=VY, Iout即是IREF的精确复制! 即使VP变化, 因∆VY= ∆VP /(gm3r03), 故VX≈VY , Iout≈ IREF。注意, 这是 靠牺牲电压余度来获得的精度!
M0、M3选择合适的宽长比使 VGS0＝VGS3，则VX=VY 。
虚框内电路对称,可用半电 路虚地概念
三 • 有源电流镜 有源负载差动对的小信号增益（2）
由KVL定理，得:
V
V
in
in
V = -g (- )r +g r =g V r
eq
m2
02 m1 01 m1(2) in 01(2)
2
2
由戴维南定理，显然: R = r +r = 2r eq 01 02 01(2)
较少的电压余度而采用较小的偏置电压时，这个问
题更严重。
例如，若Von1＝200mV，VTH有50mV的误差就会使输出电流产生44%的误差。
如何产生精度、稳定性均较好的电流源?
一 • 基本电流镜
用基准来产生电流源
用相对较复杂的电路(有时需要外部的 调整)来产生一个稳定的基准电流IREF。
在模拟电路中，电流源的设计是基于对一个稳定的基准电流IREF的复制 ( IREF常由基 准电路(第11章)产生，这里不作讨论) ，从而得到众多的电流源 。现在我们关心 的是，如何产生一个基准电流的精确复制呢？
二 • 共源共栅电流镜
低压共源共栅电流镜的原理
上图中VA=VGS1-VDS2，若选取VDS2≈ VT , 则：
VB =
VA ≈ Von1(3), 于是:VXmin=Von4+Von3, 比基本共源共栅电流
CMOS模拟集成电路分析与设计 ppt课件
如果栅电压为负，则耗尽层变薄，栅 与衬底间电容增大。
对于大的负偏置，则电容接近于CGC。
PPT课件
24
1.2 MOS管的极间电容(1)
G
S
C1
C2 C4
C3
Cbs
反型层 耗尽层
d
L
d
p型衬底
D
Cbd
PPT课件
25
1.2 MOS管的极间电容(2)
栅与沟道之间的栅氧电容：
C2=WLCox，其中Cox为单位面积栅氧电容εox/tox；
CMOS模拟集成电路分析与设计
主讲教师：吴建辉 Tel：83795677
E-mail：wjh@
PPT课件
1
教材及参考书
教材：
吴建辉编著：“CMOS模拟集成电路分析与设 计”(第二版)，电子工业出版社。
参考书：
Razavi B: Design of analog CMOS integrated circuits
11
1、有源器件
主要内容：
1.1 几何结构与工作原理 1.2 极间电容 1.3 电学特性与主要的二次效应 1.4 低频及高频小信号等效模型 1.5 有源电阻
PPT课件
12
1.1 MOS管几何结构与工作原理(1)
B p+
G
tox
S
D
G D
n+
n+
p+
n阱 p型衬底
(a)
S
B
p+
n+
W
多晶
d p+接触孔
PPT课件
3
模拟电路与模拟集成电路
分立元件音频放大电路
晶体管数 匹配性 电阻值 电容值 寄生效应影响
第五章 电流镜
CMOS模拟集成电路设计 第五章 电流镜
6
5.1 基本电流镜
观察MOS器件的电流公式 unCox W (VGS − VTH ) 2 I OUT ≈ 2 L 两个具有同样VGS的NMOS，如果管子尺寸相同，工艺偏差 不计(VTH相同)，那么两个管子流过的电流就相同。从这一点 出发，我们考虑到法一： Av=GmRout 从右图计算Gm，由于X点的摆幅较小，可以认为X点 的变化对P点的影响很小，所以P点为虚地。那么
I out + g m1Vin / 2 = g m 2 ( −Vin / 2) ⇒| Gm |= g m1, 2
从右下图计算Rout。
IX = 2 2rO1, 2 VX VX + || rO 3 rO 4 + g1 m3 ) ⇒ Rout = rO 2
I OUT ≈ u nCox W R2 ( VDD − VTH ) 2，为了减小电流源消耗的电压余度 2 L R2 + R1 过驱动电压一般比较小100 ~ 400mV，若Vov = 200mV，有50mV的偏差， 就会导致输出电流有44%的误差。看来这种产生电流源的方式是不可取的。 同时，电源的噪声也会引起电流误差。
CMOS模拟集成电路设计
Design of Analog CMOS Integrated Circuit
Oct.2014
本章内容
第五章
电流镜
CMOS模拟集成电路设计
第五章 电流镜
2
本章内容
5.1 基本电流镜 5.2 共源共栅电流镜 5.3 低压共源共栅电流镜 5.4 与差动对结合的电流镜
第五章 电流镜
CMOS模拟集成电路设计
18
5.3 低压共源共栅电流镜
这个电路不采用电阻，避开了电阻的精度问题。 只要合理放大M7的尺寸就能够使VGS7≈VTH7，从而 获得前述要求的关系式。然而这个结构同样存在 衬偏效应的问题。 使用源跟随器MS，直接使共源共栅级的偏置下 降VTH，这样一来也可以使电压余度消耗为两 个过驱动电压。但A,B两点的电位将不能近似 相等，导致精度的损失。这种结构有时也会使 用，因为共源共栅结构的电流镜不单单是为了 实现高精度，我们也有时仅仅利用其高输出阻 抗。
6
5.1 基本电流镜
观察MOS器件的电流公式 unCox W (VGS − VTH ) 2 I OUT ≈ 2 L 两个具有同样VGS的NMOS，如果管子尺寸相同，工艺偏差 不计(VTH相同)，那么两个管子流过的电流就相同。从这一点 出发，我们考虑到法一： Av=GmRout 从右图计算Gm，由于X点的摆幅较小，可以认为X点 的变化对P点的影响很小，所以P点为虚地。那么
I out + g m1Vin / 2 = g m 2 ( −Vin / 2) ⇒| Gm |= g m1, 2
从右下图计算Rout。
IX = 2 2rO1, 2 VX VX + || rO 3 rO 4 + g1 m3 ) ⇒ Rout = rO 2
I OUT ≈ u nCox W R2 ( VDD − VTH ) 2，为了减小电流源消耗的电压余度 2 L R2 + R1 过驱动电压一般比较小100 ~ 400mV，若Vov = 200mV，有50mV的偏差， 就会导致输出电流有44%的误差。看来这种产生电流源的方式是不可取的。 同时，电源的噪声也会引起电流误差。
CMOS模拟集成电路设计
Design of Analog CMOS Integrated Circuit
Oct.2014
本章内容
第五章
电流镜
CMOS模拟集成电路设计
第五章 电流镜
2
本章内容
5.1 基本电流镜 5.2 共源共栅电流镜 5.3 低压共源共栅电流镜 5.4 与差动对结合的电流镜
第五章 电流镜
CMOS模拟集成电路设计
18
5.3 低压共源共栅电流镜
这个电路不采用电阻，避开了电阻的精度问题。 只要合理放大M7的尺寸就能够使VGS7≈VTH7，从而 获得前述要求的关系式。然而这个结构同样存在 衬偏效应的问题。 使用源跟随器MS，直接使共源共栅级的偏置下 降VTH，这样一来也可以使电压余度消耗为两 个过驱动电压。但A,B两点的电位将不能近似 相等，导致精度的损失。这种结构有时也会使 用，因为共源共栅结构的电流镜不单单是为了 实现高精度，我们也有时仅仅利用其高输出阻 抗。
CMOS-模拟集成电路课件-电流源与电流镜
+ VTHN+2VOD
W/(4L)
VB
-
M4
VDD
W/L
M0
W/L
M1
IREF
Z +
VOUT IOUT=IREF
W/L +
VOD -
M3
VOD -
+
W/L
+
VOD -
M2
VOD -
例4：自偏置 增加R使得 IREFR = VOD，
VGS1 = VTHN + VOD 这样,
VB= VTHN + 2VOD
IOUT
(W (W
/ L)2 / L)1
I REF
IOUT与IREF的比值由器件尺寸的比率决定，不受工艺 和温度的影响。设计者可以通过器件的尺寸比来调整 输出电流的大小。
在λ=0的情况下 ！
2024/10/19
8
• 例子:
– 在电流镜电路的实际设计中，通常采 用叉指MOS管，每个“叉指”的沟道 长度相等，复制倍数由叉指数决定， 减小由于漏源区边缘扩散所产生的误 差，以减小器件的失配造成的电流失 配。.
2024/10/19
VDD IREF
+ VOD R
-
VB = 2VOD +VTHN VOUT
IOUT=IREF
+
M0 X
VOD
M3
Y+
VGS = +
VOD
M1 VOD +VTHN M2
-
16
-
小结
• 工作在饱和区的MOS晶体管可以充当电流源 • 基本电流镜—基于电流复制 • 共源共栅电流镜—提高复制精度 • 大输出摆幅共源共栅电流源—使得输出的下限等
CMOS模拟集成电路设计第5章—电流镜
• 3.2 小信号分析 • （忽略衬偏效应） • 方法一 • 利用 • 计算
得到，
gm1Vin/2
gm1Vin/2 gm2Vin/2
• 计算 • M1和M2用一个21,2代替，
从抽取的电流以单位增益(近 似)，由M3镜像到M4。则，
若21,2>>(13)3,
• 电路增益：
1 I ss
• 3.3 共模特性 • 电路不存在器件失配时
• 两个都工作在饱和区且具有相等栅源电压的相同晶体管传 输相同的电流（忽略沟道长度调制效应）。
• 按比例复制电流 • （忽略沟道长度调制效应）
得到
该电路可以精确地复制电流而不受工艺和温度的影响； 与的比值由器件尺寸的比率决定。
忽略沟道长度调制效应！
• 例子：
• 实际设计中，所有晶体管采用相 同的栅长，以减小由于源漏区边 缘扩散所产生的误差。
• 沟道长度调制效应使得电流镜像产生极大误差，
因此
• 共源共栅电流源 • 为了抑制沟道长度调制的影响，
可以采用共源共栅电流源。共源共 栅结构可以使底部晶体管免受变化 的影响。
• 共源共栅电流镜 • 共源共栅电流镜 • 确定共源共栅电流源的偏置电压，
采用共源共栅电流镜结构。 •
– 共源共栅电流镜消耗了电压余度 – 忽略衬偏效应且假设所有晶体管都是相同的，则P点所允许的
模拟集成电路设计
电流镜
提纲
• 1、基本电流镜 • 2、共源共栅电流镜 • 3、电流镜作负载的差动对
Байду номын сангаас ：电流源
• 处于饱和区的管可以作为一种电流源
Iou I tD 1 2n C oW L x(V G S V t) h 2 (1 V D )S
CMOS模拟集成电路设计第5章—电流镜ppt课件
Iout与IREF的比值由器件尺寸的比率决定。
忽略沟道长度调制效应！
17.04.2020
5
.
• 例子：
– 实际设计中，所有晶体管采用相同 的栅长，以减小由于源漏区边缘扩 散所产生的误差。
– 采用叉指结构。
如图，每个叉指的W为5±0.1μm ，则 M1和M2的实际的W为：
W1＝5±0.1μm, W2＝4(5±0.1)μm 则IOUT/IREF= 4(5±0.1)/ (5±0.1)=4
17.04.2020
10
.
– 低压的共源共栅电流镜中的偏置Vb如何产生？ 设计思路: 让Vb等于（或稍稍大于）VGS2+(VGS1-VTH1),
例1：在图a中，选择I1和器件的尺寸，使M5 产生VGS5≈VGS2，进一步调整M6的尺寸和Rb的阻 值，使VDS6＝VGS6-RbI1 ≈VGS1-VTH1。
11
.
3、电流镜作负载的差动对
• 3.1大信号分析
– Vin1-Vin2足够负时，M1、M3和M4均关断，M2和 M5工作在深线性区，传输的电流为0，Vout=0；
– 随Vin1-Vin2增长，M1开始导通，使ID5的一部分流 经M3，M4开启，Vout增长
– 当Vin1和Vin2相当时，M2和M4都处于饱和区， 产生一个高增益区。
若2rO1,2>>(1/gm3)||rO3,
• 电路增益：
1
17.04.2020
I ss
15
.
• 3.3 共模特性
– 电路不存在器件失配时
忽略rO1,2，并假设1/(2gm3,4)<<rO3,4,
则，
17.04.2020
17
.
忽略沟道长度调制效应！
17.04.2020
5
.
• 例子：
– 实际设计中，所有晶体管采用相同 的栅长，以减小由于源漏区边缘扩 散所产生的误差。
– 采用叉指结构。
如图，每个叉指的W为5±0.1μm ，则 M1和M2的实际的W为：
W1＝5±0.1μm, W2＝4(5±0.1)μm 则IOUT/IREF= 4(5±0.1)/ (5±0.1)=4
17.04.2020
10
.
– 低压的共源共栅电流镜中的偏置Vb如何产生？ 设计思路: 让Vb等于（或稍稍大于）VGS2+(VGS1-VTH1),
例1：在图a中，选择I1和器件的尺寸，使M5 产生VGS5≈VGS2，进一步调整M6的尺寸和Rb的阻 值，使VDS6＝VGS6-RbI1 ≈VGS1-VTH1。
11
.
3、电流镜作负载的差动对
• 3.1大信号分析
– Vin1-Vin2足够负时，M1、M3和M4均关断，M2和 M5工作在深线性区，传输的电流为0，Vout=0；
– 随Vin1-Vin2增长，M1开始导通，使ID5的一部分流 经M3，M4开启，Vout增长
– 当Vin1和Vin2相当时，M2和M4都处于饱和区， 产生一个高增益区。
若2rO1,2>>(1/gm3)||rO3,
• 电路增益：
1
17.04.2020
I ss
15
.
• 3.3 共模特性
– 电路不存在器件失配时
忽略rO1,2，并假设1/(2gm3,4)<<rO3,4,
则，
17.04.2020
17
.
模拟cmos集成电路设计拉扎维MOS器件物理基础PPT课件
定义从D流 向S为正 PMOS管电流驱动能力比NMOS管差 0.8 m nwell：p=250cm2/V-s, n=550cm2/Vs 0.5 m nwell：p=100cm2/V-s, n=350cm2/V-
第23页/共61页
跨导gm
VGS对IDS的控制能力 IDS对VGS变化的灵敏度
gm ID VGS VDS cons tant
• 直流关系式－I/V特性 • 交流关系式－小信号电路中的参数
第6页/共61页
MOS管简化模型
简化模型——开关 由VG控制的一个开关
第7页/共61页
MOS管的结构
Bulk（body）
源漏在物理结构上是完全对称的，靠什么区分开？
提供载流子的端口为源，收集载流子的端口为漏
最重要的工作区域？
受VG控制的沟道区
• 小信号模型 • 信号相对于偏置工作点而言比较小、不会显著影响偏置工作点时用该模型简化计算 • 由gm、 gmb、rO等构成低频小信号模型，高频时还需加上 CGS等寄生电容、寄生电阻（接触孔电阻、 导电层电阻等）
沟道电荷的产生
当VG大到一定 程度时，表面势 使电子从源流向 沟道区 VTH定义为表面电 子浓度等于衬底 多子浓度时的VG
第12页/共61页
阈值电压
0 栅与衬底功函数差
COX
OX
TOX
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH0就固定了，设计者无法改变
第13页/共61页
I/V特性－沟道随VDS的变化
第3页/共61页
掌握器件物理知识的必要性
• 数字电路设计师一般不需要进入器件内部，只把它当开关用即可 • AIC设计师必须进入器件内部，具备器件物理知识
• MOS管是AIC的基本元件 • MOS管的电特性与器件内部的物理机制密切相关，设计时需将两者结
第23页/共61页
跨导gm
VGS对IDS的控制能力 IDS对VGS变化的灵敏度
gm ID VGS VDS cons tant
• 直流关系式－I/V特性 • 交流关系式－小信号电路中的参数
第6页/共61页
MOS管简化模型
简化模型——开关 由VG控制的一个开关
第7页/共61页
MOS管的结构
Bulk（body）
源漏在物理结构上是完全对称的，靠什么区分开？
提供载流子的端口为源，收集载流子的端口为漏
最重要的工作区域？
受VG控制的沟道区
• 小信号模型 • 信号相对于偏置工作点而言比较小、不会显著影响偏置工作点时用该模型简化计算 • 由gm、 gmb、rO等构成低频小信号模型，高频时还需加上 CGS等寄生电容、寄生电阻（接触孔电阻、 导电层电阻等）
沟道电荷的产生
当VG大到一定 程度时，表面势 使电子从源流向 沟道区 VTH定义为表面电 子浓度等于衬底 多子浓度时的VG
第12页/共61页
阈值电压
0 栅与衬底功函数差
COX
OX
TOX
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH0就固定了，设计者无法改变
第13页/共61页
I/V特性－沟道随VDS的变化
第3页/共61页
掌握器件物理知识的必要性
• 数字电路设计师一般不需要进入器件内部，只把它当开关用即可 • AIC设计师必须进入器件内部，具备器件物理知识
• MOS管是AIC的基本元件 • MOS管的电特性与器件内部的物理机制密切相关，设计时需将两者结
《CMOS集成电路》PPT课件 (2)
采用电流源负载的共源级
ID 1
0 . 5 μnCO X
W L
( 1
Vi n
VTH1)2( 1λ
Vo u t)
I1
Ij
Cj
由上式可知:若I1为理想恒流,Vin↑,则 Vout↓
也可以这样理解: 静态时, I1=ID1,V0为一确定的 静态电压,Ij= 0。Vin↑,ID1↑,Ij=I1ID1<0,Cj(可以理解成是负载电容,也可以理解成 是寄生电容)放电,V0↓,反之, Vin↓,ID1↓, I =I - j 1 单级放大器 ID1>0,Cj充电,V0 ↑
≈
RD
+1
、
IX 1+(gm + gmb)r0 (gm + gmb)r0 gm + gmb
单级放大器 Ch. 3 # 12
MOS二极管连接负载的共源极
Rin=[1/(gm2+gmb2)]//r0
2
NMOS负载时
Rin=(1/gm2)//r
02
PMOS负载时
单级放大器 Ch. 3 # 13
MOS二极管连接负载的共源极（ λ＝0 ）
易见，M1的输入电压范围也很窄!
单级放大器 Ch. 3 # 18
具有阶跃偏置电流的二极管连接器件
在数字电路中,NMOS、PMOS 的栅极在开关导通时分别接“1”、 “0”电平,截止时刚好相反,两种开 关并联即构成CMOS传输门。
• 若 I1 越来越小, VGS 越来越接近 VTH • I1越来越接近 0时, 忽略漏电流的影响, 我们有：
g m ro 1
2 μnCo xID
W L
1
1
λ1ID
W •L ID
第五章 电流镜
大信号分析
当Vin1<<Vin2时，M1,3,4关断，各支路无电流Vout=0。随 着Vin1逐渐增大，I4逐渐变大，I2逐渐变小，Vout处的寄生 电容被充电，电位升高。Vin1=Vin2时，Vout=VF=VDD-VSG3 。Vin1>>Vin2时，M2关断，Vout变为VDD。(Vin=Vin2时， 为什么Vout=VF?) 若Vout<VF，M1流过的电流将大于M2，M3流过的电流将 小于M4，这是互相矛盾的。
CMOS模拟集成电路设计 第五章 电流镜 Copyright 2014, zhengran
17
5.3 低压共源共栅电流镜
p
当VTH 2 > VGS 2 − VTH 1时，Vb有解。 取Vb的最小值Vb = VGS 2 + VGS1 − VTH 1 那么使VP ≥ Vb − VTH 4 = (VGS 2 − VTH 4 ) + (VGS1 − VTH 1 ), 就能保证所有器件都 饱和而且右半边电流源 消耗的电压余度只相当 于两个过驱动电压。
第五章 电流镜 Copyright 2014, zhengran
CMOS模拟集成电路设计
18
5.3 低压共源共栅电流镜
这个电路不采用电阻，避开了电阻的精度问题。 只要合理放大M7的尺寸就能够使VGS7≈VTH7，从而 获得前述要求的关系式。然而这个结构同样存在 衬偏效应的问题。 使用源跟随器MS，直接使共源共栅级的偏置下 降VTH，这样一来也可以使电压余度消耗为两 个过驱动电压。但A,B两点的电位将不能近似 相等，导致精度的损失。这种结构有时也会使 用，因为共源共栅结构的电流镜不单单是为了 实现高精度，我们也有时仅仅利用其高输出阻 抗。
CMOS模拟集成电路设计ch绪论实用PPT课件
• 模拟电路的建模和仿真难度大，对设计者经验和7直觉 第7页/共16页
模 拟 集 成 电 路 的 设 计 开 发 流 程
8
第8页/共16页
电路 设计
版图 设计
封装 测试
电路设计
9
第9页/共16页
版图设计
10
第10页/共16页
Why CMOS？
与双极工艺(BJT)相比 • 优点
• 输入阻抗大，加工成本低，低功耗，易于按比例缩小，易于实现数模混合电 路（是SOC较佳选择），设计自由度大（小信号特性依赖于器件尺寸和直 流偏量，双极只依赖于直流偏量）
15
第15页/共16页
感谢您的欣赏！
16
第16页/共16页
— 模拟电路的重要性和应用领域
自然界信号 （模拟量）
信号太小 时需要先 放大
4
滤除信号频带外的干扰
第4页/共16页
高速度、 高精度、 低功耗的 模数转换器
模拟集成电路的应用
5
第5页/共16页
结论
• 模拟电路是现代电路系统中必不可少的部分 • 数字电路无法完全取代模拟电路 • 电子产业需要大量优秀的模拟电路设计师
6
第6页/共16页
模拟电路设计的难点
• 设计关注点多：包括速度、功耗、增益、精度、电源 电压等；数字电路主要是速度、功耗
• 高精度模拟电路对低噪声、低串扰、抗干扰等要求很 高；数字电路在这方面要求低很多
• 器件的二阶效应对电路性能影响大；对工艺参数变化 的敏感度比数字电路高很多
• 设计的自动化程度低，很多靠手工设计；数字电路设 计自动化程度高
• 缺点 • 低增益，速度慢（在改善，几十GHz），噪声大（也在改善）
11
模 拟 集 成 电 路 的 设 计 开 发 流 程
8
第8页/共16页
电路 设计
版图 设计
封装 测试
电路设计
9
第9页/共16页
版图设计
10
第10页/共16页
Why CMOS？
与双极工艺(BJT)相比 • 优点
• 输入阻抗大，加工成本低，低功耗，易于按比例缩小，易于实现数模混合电 路（是SOC较佳选择），设计自由度大（小信号特性依赖于器件尺寸和直 流偏量，双极只依赖于直流偏量）
15
第15页/共16页
感谢您的欣赏！
16
第16页/共16页
— 模拟电路的重要性和应用领域
自然界信号 （模拟量）
信号太小 时需要先 放大
4
滤除信号频带外的干扰
第4页/共16页
高速度、 高精度、 低功耗的 模数转换器
模拟集成电路的应用
5
第5页/共16页
结论
• 模拟电路是现代电路系统中必不可少的部分 • 数字电路无法完全取代模拟电路 • 电子产业需要大量优秀的模拟电路设计师
6
第6页/共16页
模拟电路设计的难点
• 设计关注点多：包括速度、功耗、增益、精度、电源 电压等；数字电路主要是速度、功耗
• 高精度模拟电路对低噪声、低串扰、抗干扰等要求很 高；数字电路在这方面要求低很多
• 器件的二阶效应对电路性能影响大；对工艺参数变化 的敏感度比数字电路高很多
• 设计的自动化程度低，很多靠手工设计；数字电路设 计自动化程度高
• 缺点 • 低增益，速度慢（在改善，几十GHz），噪声大（也在改善）
11
CMOS模拟集成电路的设计ch2器件物理课件
开关管 恒流源 放大管 分别处在什么工作区？
CMOS模拟集成电路的设计ch2器件物理
16
怎么判断MOSFET处在什么工作区？
方法一： 比较源漏电压 Vds和过饱和电 压Vsat的高低
方法二： （源极电压不 方便算出时） 比较栅极Vg和 漏端Vd的电压 高低
管 子 导 通 ,且 V D S V G S V T H 时 ， 则 管 子 进 入 线 性 区 相 反 是 饱 和 区
模拟CMOS集成电路设 计
第 2 章 MOS器件物理基础
CMOS模拟集成电路的设计ch2器件物理
1
2.1 基本概念
漏（D: drain）、 栅（G: gate）、
G
源（S: source）、衬底（B: bulk）
S
MOSFET：一个低功耗、高效率的开关
CMOS模拟集成电路的设计ch2器件物理
2
MOS符号
变化的能力。反映了器件的灵敏度
——VGS对ID的控制能力CMO。S模拟集成电路的设计ch2器件物理
14
gm ID VGSVDScontsant
nCoxW L(VGSVTH)
2nCox
W L
ID
2ID VGS VTH
CMOS模拟集成电路的设计ch2器件物理
15
到此为止，我们已经学习了MOSFET的三种用途：
17
思考题 图中MOS管的作用是什么？应该工作在什么工作区？
CMOS模拟集成电路的设计ch2器件物理
18
即NMOS开关不能传递最高电位，仅对低电位是比较理想的开关 相对的，PMOS开关不能传递最低电位，仅对高电位是比较理想的开关
CMOS模拟集成电路的设计ch2器件物理
19
CMOS模拟集成电路的设计ch2器件物理
16
怎么判断MOSFET处在什么工作区？
方法一： 比较源漏电压 Vds和过饱和电 压Vsat的高低
方法二： （源极电压不 方便算出时） 比较栅极Vg和 漏端Vd的电压 高低
管 子 导 通 ,且 V D S V G S V T H 时 ， 则 管 子 进 入 线 性 区 相 反 是 饱 和 区
模拟CMOS集成电路设 计
第 2 章 MOS器件物理基础
CMOS模拟集成电路的设计ch2器件物理
1
2.1 基本概念
漏（D: drain）、 栅（G: gate）、
G
源（S: source）、衬底（B: bulk）
S
MOSFET：一个低功耗、高效率的开关
CMOS模拟集成电路的设计ch2器件物理
2
MOS符号
变化的能力。反映了器件的灵敏度
——VGS对ID的控制能力CMO。S模拟集成电路的设计ch2器件物理
14
gm ID VGSVDScontsant
nCoxW L(VGSVTH)
2nCox
W L
ID
2ID VGS VTH
CMOS模拟集成电路的设计ch2器件物理
15
到此为止，我们已经学习了MOSFET的三种用途：
17
思考题 图中MOS管的作用是什么？应该工作在什么工作区？
CMOS模拟集成电路的设计ch2器件物理
18
即NMOS开关不能传递最高电位，仅对低电位是比较理想的开关 相对的，PMOS开关不能传递最低电位，仅对高电位是比较理想的开关
CMOS模拟集成电路的设计ch2器件物理
19
模拟CMOS集成电路设计(拉扎维)第5章无源和有源电流镜PPT课件
基于IREF，“复制”产生所需各电流
常转用换复为制电方流法是先把IREF转换为电压，在由该电压
西电微电子学院－董刚－模拟集成电路设计
77
基本电流镜－等量复制
镜面
基本电流镜
I REF
=
n C ox
W (VGS
VTH ) 2
2L
I out = ff 1( I REF ) = I REF
I REF = f (VGS )
模拟集成电路原理
第5章 无源与有源电流镜
11
本讲 电流镜
基本电流镜
共源共栅电流镜
有源电流镜
电流镜做负载的差分放大器
大信号特性 小信号特性 共模特性
西电微电子学院－董刚－模拟集成电路设计
22
明确几个概念
电流源
Current source
电流沉
Current sink
电流镜
Current Mirror
西电微电子学院－董刚－模拟集成电路设计
55
基于电阻分压的电流源
电流值对工艺、电源、温度等变 化敏感
不同芯片阈值偏差可达100mV n 、VTH随温度变化
输出电压范围
大于M1管的VOV即可
为了输出电压范围较大，VOV取 典型值200mV
若VTH改变50mV，则IOUT改变44％
I OUT n Cox W ( R2 VDD
L L eff 2
drawn2
2LD= Ldrawn1 Leff 1= Ldrawn1 2LD Ldrawn1 2LD L L drawn2 eff 2 Ldrawn2 2LD Ldrawn2
结论： 取L1=L2，便于 获得期望的精确
电流值
西电微电子学院－董刚－模拟集成电路设计
常转用换复为制电方流法是先把IREF转换为电压，在由该电压
西电微电子学院－董刚－模拟集成电路设计
77
基本电流镜－等量复制
镜面
基本电流镜
I REF
=
n C ox
W (VGS
VTH ) 2
2L
I out = ff 1( I REF ) = I REF
I REF = f (VGS )
模拟集成电路原理
第5章 无源与有源电流镜
11
本讲 电流镜
基本电流镜
共源共栅电流镜
有源电流镜
电流镜做负载的差分放大器
大信号特性 小信号特性 共模特性
西电微电子学院－董刚－模拟集成电路设计
22
明确几个概念
电流源
Current source
电流沉
Current sink
电流镜
Current Mirror
西电微电子学院－董刚－模拟集成电路设计
55
基于电阻分压的电流源
电流值对工艺、电源、温度等变 化敏感
不同芯片阈值偏差可达100mV n 、VTH随温度变化
输出电压范围
大于M1管的VOV即可
为了输出电压范围较大，VOV取 典型值200mV
若VTH改变50mV，则IOUT改变44％
I OUT n Cox W ( R2 VDD
L L eff 2
drawn2
2LD= Ldrawn1 Leff 1= Ldrawn1 2LD Ldrawn1 2LD L L drawn2 eff 2 Ldrawn2 2LD Ldrawn2
结论： 取L1=L2，便于 获得期望的精确
电流值
西电微电子学院－董刚－模拟集成电路设计
《模拟CMOS集成电路设计》5无源与有源电流镜
《模拟CMOS集成电路设计》5无源与有源电流镜
CMOS集成电路设计中，电流镜是一种重要的特性。
有源电流镜和无
源电流镜是典型的两种电流镜，它们的特性、使用和应用有以下不同：有源电流镜通常是指CMOS集成电路中的四期电流镜。
它包括一个有
源放大器、一个有源稳压器、三个有源电流源（I1、I2和I3）和一个有
源电流汇（I4）。
I1、I2和I3是输入端的电流源，I4是输出端的电流汇，且I4=I1+I2+I3、有源电流镜可以在输出端提供一个高精度、一致的电流值，具有良好的纹波抑制能力。
因此它非常适合于用于高精度的运算放大器、运放电路和低噪声稳压电路。
二、无源电流镜
无源电流镜是指CMOS集成电路中的二期电流镜，它只包括两个无源
电流源（I1和I2）和两个无源电流汇（I3和I4），且I4=I1+I2、无源
电流镜比有源电流镜结构简单，占用的空间少，具有较低的成本，因此用
于普通的运算放大器、运放电路和稳压电路。
但无源电流镜的精度低于有
源电流镜，并且具有较大的纹波和噪声。
总之，有源电流镜与无源电流镜在CMOS集成电路设计中有着不同的
应用和特性。
第五章 电流镜
CMOS模拟集成电路设计 第五章 电流镜
19
5.4 与差动对结合的电流镜
电流镜与差动对的结合可以将差动输入信号转换为单端输出信号。
M1的小信号电流经过M3镜像到M4中，M4和M2的小信 号电流的矢量和流过输出端的负载使Vout发生变化。这 也是差分运放的一种形式。
大信号分析
当Vin1<<Vin2时，M1,3,4关断，各支路无电流Vout=0。随 着Vin1逐渐增大，I4逐渐变大，I2逐渐变小，Vout处的寄生 电容被充电，电位升高。Vin1=Vin2时，Vout=VF=VDD-VSG3 。Vin1>>Vin2时，M2关断，Vout变为VDD。(Vin=Vin2时， 为什么Vout=VF?) 若Vout<VF，M1流过的电流将大于M2，M3流过的电流将 小于M4，这是互相矛盾的。
CMOS模拟集成电路设计 第五章 电流镜
16
5.3 低压共源共栅电流镜
低压共源共栅电流镜，或者叫“低电压余度消耗”的共源共 栅电流镜。 (b)图比(a)图多消耗了相当于一个 阈值的电压余度。主要是因为M1 的二极管形式连接。因此将拓扑 改造成左下方所示的结构。只要 合理的设置Vb就可以减小电压余 度消耗。 VGS1 ≥ Vb − VTH 2 , Vb − VGS 2 ≥ VGS1 − VTH 1 ⇒ VGS 2 + VGS1 − VTH 1 ≤ Vb ≤ VGS1 + VTH 2
共源共栅电流镜
体效应在两个管子上表现出相同的阈值变化。
CMOS模拟集成电路设计
第五章 电流镜
14
5.2 共源共栅电流镜
例：画出VX和VY与IREF的关系草图。如果IREF作为电流源工作， 其两端的电压不能小于0.5V，则IREF能提供的最大电流值是多少？ （不考虑体效应，管子尺寸及工艺参数已知）
19
5.4 与差动对结合的电流镜
电流镜与差动对的结合可以将差动输入信号转换为单端输出信号。
M1的小信号电流经过M3镜像到M4中，M4和M2的小信 号电流的矢量和流过输出端的负载使Vout发生变化。这 也是差分运放的一种形式。
大信号分析
当Vin1<<Vin2时，M1,3,4关断，各支路无电流Vout=0。随 着Vin1逐渐增大，I4逐渐变大，I2逐渐变小，Vout处的寄生 电容被充电，电位升高。Vin1=Vin2时，Vout=VF=VDD-VSG3 。Vin1>>Vin2时，M2关断，Vout变为VDD。(Vin=Vin2时， 为什么Vout=VF?) 若Vout<VF，M1流过的电流将大于M2，M3流过的电流将 小于M4，这是互相矛盾的。
CMOS模拟集成电路设计 第五章 电流镜
16
5.3 低压共源共栅电流镜
低压共源共栅电流镜，或者叫“低电压余度消耗”的共源共 栅电流镜。 (b)图比(a)图多消耗了相当于一个 阈值的电压余度。主要是因为M1 的二极管形式连接。因此将拓扑 改造成左下方所示的结构。只要 合理的设置Vb就可以减小电压余 度消耗。 VGS1 ≥ Vb − VTH 2 , Vb − VGS 2 ≥ VGS1 − VTH 1 ⇒ VGS 2 + VGS1 − VTH 1 ≤ Vb ≤ VGS1 + VTH 2
共源共栅电流镜
体效应在两个管子上表现出相同的阈值变化。
CMOS模拟集成电路设计
第五章 电流镜
14
5.2 共源共栅电流镜
例：画出VX和VY与IREF的关系草图。如果IREF作为电流源工作， 其两端的电压不能小于0.5V，则IREF能提供的最大电流值是多少？ （不考虑体效应，管子尺寸及工艺参数已知）
4电流源--西南交大模拟CMOS集成电路课件
镜像电流源
• 共源共栅镜像电流源
– VX和VY都是IREF的函数
ID 1 W nCox VGS VTH 2 2 L'
镜像电流源
• 共源共栅镜像电流源
– 共源共栅电路占用了较多的电压余度 – 调整Vb，可以获得较小的电压余度损耗
VY min VGS VTH
VP min 2VGS VTH
•
练习 1. 对基本电流源和镜像电流源电路进行仿真，观察 其电流稳定性。（提示：给电源加上波动电压， 观察电流波形。在相同电压波动的情况下电流越
稳定越好）
2. 分别观察电流源负载标准差放和电流镜负载差放 电路的共模抑制比。（注意调整好工作点）
VDS 6 VGS 6 Rb I1 VGSБайду номын сангаас1 VTH 1
VGS 7 VTH 7
该电路同样产生Vb， 并且取消了电阻Rb
用源极跟随器实现偏 置 VN ' VN VGSS MS将M3的栅极电压 降低了，也就降低了 M3的漏极电压
该Vb产生电路占用 较小的电压余度， 电路却不复杂
– CMRR并不十分理想，说明用镜像电流源作负载的差动电路在 加入共模信号后，电路性能会变差 – 许多电路的差动级都是采用镜像电流源作有源负载，所以应 当考虑到共模信号对放大器的影响
镜像电流源
• 小结
– 电路中的电流源都是由三极管电路构成 – 电流源设计过程中要考虑的是电流的精度和稳定性 – 电流源最常用的结构是镜像电流源（电流镜） – 电流镜可以用一个参考电流复制出多个电流源，且电流方向、 大小可以变化 – 共源共栅结构可以提高电流镜的指标，但也会占用较多的电 压余度 – 电流镜可以作为差动放大电路的有源负载，但电路的各项指 标计算需要稍加改变
模拟CMOS集成电路设计精粹ppt 第二章
只要L和C串联损耗阻抗为0，L和C就不产生noise，在无源器件中，只有电阻产生额外的noise。电路 中加入了L就会使得gm和输出电阻都与f有关。如果不含串联的R or L，输入阻抗ZinL是容性的，现在 则变成了纯阻性的，其值为gmLS/CGS,或LSω T，原因是输入CGS被电感抵消了。这样输入电阻可以很容 易地被设计成50 ，从而与50传输线（同轴电缆，天线等）相匹配。这种方法可设计出一个超高f低 noise放大器。
采用两种相同的电流偏置，但右边电路（2）中M2和M1并联，哪一种更好呢？（2）放大器中，输出电 阻较大，∴增益相对较高，相应的带宽窄一些。可用另一个晶体管构成电流源，这个晶体管是PMOST 器件，它的栅极与参考电压相连，产生直流偏置电流。还存在下面两种电路形式。
第一种放大器有一个恒定的直流偏置电流，∵作为电流源的M2的栅极与一个直流参考电压相连。低f 情况下，负载CL不起作用， 此时，M1和M2的直流电流不随信号电平而变化。被定义为A类放大器。第 二种，连接并同时驱动两个管的栅极，结果完全不同。根据所输入信号电平的不同，流过两个管的电 流变化非常大。这就是AB类放大器。实际上，在数字输入信号和模拟输入信号中都有可能采用第二种 放大器。
实现这样一种串联反馈电阻的一个简单方法是采用一个nMOST管，让其工作在线性区。但只有当VDS2很 小，在100mV～200mV之间才有可能。两个晶体管的VGS也不同。 MOST M1工作在饱和区，包含一个参数 K‘，而M2是作为一个电阻使用，包含参数KP，它们的参数n不同，n本身也是一个不确定的值
在增益表达式中，保留输出电阻，能较好地理解同样的输出电阻是怎样来决定输出极点或者带宽的。 在计算GBW时，这个输出电阻被消去，这和单管情况一样。但GBW变成了2倍，∵单管的跨导增大了2倍， ∴这是电流复用的一个简单例子。GBW是最重要的技术指标，它表明在任意f下，可以获得多大的电压 增益。它通过gm取决于电流。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例2：采用M6代替电阻，选择足够大尺寸 (W/L)6 使得VGS6 ≈VTH6, 因此VB=VGS5+VGS4VTHM6
缺点:虽然电路不需要电阻，但仍然由于体效 应而存在误差
– 因此，设计时需要留一些余量.
VDD I1
IREF
VOUT
RB
Z
VB
M0
M4
X
IOUT=IREF M3 Y
M1
M5
M2
I1
M6 VB
IOUT
(W (W
/ L)2 / L)1
I REF
IOUT与IREF的比值由器件尺寸的比率决定，不受工艺 和温度的影响。设计者可以通过器件的尺寸比来调整 输出电流的大小。
在λ=0的情况下 ！
2020/5/6
8
• 例子:
– 在电流镜电路的实际设计中，通常采 用叉指MOS管，每个“叉指”的沟道 长度相等，复制倍数由叉指数决定， 减小由于漏源区边缘扩散所产生的误 差，以减小器件的失配造成的电流失 配。.
3.2.1 简单电流源
• NMOS电流源: 工作在饱和区的MOSFET
VDD iOUT
iOUT
vOUT ≥VBIAS VTHN
斜率=1/rout
r 1 out
iOUT vOUT
IOUT
VGS=VBIAS
M1 VBIAS
+ vOUT -
0 VBIAS - VTHN
vOUT
2020/5/6
iOUT
1 2
+
-
+
vout
rs
vs
-
-
rout
vout iout
rs ro2 [( gm2 gmb2)ro2 ]rs
(gm2ro2 )rs
2020/5/6
5
3.2 MOS电流源
3.2.2 共源共栅电流源
• 共源共栅
VBIAS2 VBIAS1
vOUT iOUT M2
M1
G2
+ vgs 2 G1 + vgs1 -
CMOS 模拟集成电路
电流源与电流镜
Outline
• 3.1 引言 • 3.2 MOS电流源
– 3.2.1 简单电流源 – 3.2.2 共源共栅电流源
• 3.3 MOS电流镜
– 3.3.1 基本电流镜 – 3.3.2 共源共栅电流镜 – 3.3.3 大摆幅共源共栅电流镜
2020/5/6
2
3.2 43; VOD R
-
VB = 2VOD +VTHN VOUT
IOUT=IREF
+
M0 X
VOD
M3
Y+
VGS = +
VOD
M1 VOD +VTHN M2
-
16
-
小结
• 工作在饱和区的MOS晶体管可以充当电流源 • 基本电流镜—基于电流复制 • 共源共栅电流镜—提高复制精度 • 大输出摆幅共源共栅电流源—使得输出的下限等
如图每个叉指的W 为 5±0.1μm , 这样, M4(15±和0M.12)的μm宽为W1＝5±0.1μm, W2＝
我们得到IOUT/IREF= 4(5±0.1)/ (5±0.1)=4
IREF IOUT
IREF
IOUT
W/L M1
4W/L M2
思考: 如果不采用叉指 结构，将如何影响电流 复制?
2020/5/6
共源共栅电流源占用的 输出裕度
2020/5/6
共源共栅电流源占用最小的 输出裕度
13
– 低电压 (大输出摆幅) 共源共栅电流源
如图所示，所有晶体管处于饱和区, Vb 应满
足
VX ≥VZ VTHN1
VX VB VGS0
VZ ≥VB VTHN0
得到
VGS0 (VGS1 VTHN1) ≤VB ≤VGS1 VTHN0
M0 M4
VDD
IREF Z
VOUT IOUT=IREF
X
M3 Y
M1
M5
M2
2020/5/6
15
– 如何产生Vb?
例 3：对于M0~M3
VDD
I REF
1 2
nCox
W L
(VGS
VTHN )2
1 2
nCox
W L
VO2D
IREF
对于M4,
I REF
这样,
1 2
nCox
W 4L
(VGS4
VTHN )2
2020/5/6
14
– 如何产生Vb ? 设计思路:
让 VB 等于(或者稍微大于) VGS0+(VGS1-VTH1), 例1：选择I1以及器件尺寸，使得M5 的 VGS5≈VGS0, 并且使 M4 和RB 一起产生VDS4＝ VGS4-RBI1 ≈VGS1-VTH1。 缺点:①M0有体效应，而M5没有② RBI1 is 不 是很难精确控制.
| vOUT VDD | ≥ | VBIAS VDD | | VTHP |
2020/5/6
vOUT ≤VBIAS | VTHP |
4
3.2 MOS电流源
3.2.2 共源共栅电流源
• 源极负反馈电阻
vOUT iOUT M2 VBIAS2
rs
iout
+ vgs2
g m 2vgs 2
g mb 2 vbs 2 ro2
M1
M2
iOUT
1 2
nCox
W L
(VBIAS
VTHN )2 (1
vOUT )
7
• 更为通常的情况下，复制一定比例的电流 (λ=0)
I REF
1 2
n
Cox
W L
1
(VGS
VTHN1)2
IOUT
1 2
n
Cox
W L
2
(VGS
VTHN2)2
IREF
VOUT IOUT
M1
M2
We get
VGS0 VTHN0 ≤VTHN1，VB 有解 .
所有晶体管处于饱和区并且采用恰当尺寸比确保VGS2=VGS4, if
VB VGS0 (VGS1 VTHN1) VGS3 (VGS2 VTHN2)
M2~M3 占用最小的电压裕度(M2 加M3的过驱动电压), 并且允许实现精确的电 流复制。
vOUT,min (VGS3 VTHN3) (VGS2 VTHN2)
6
3.3 MOS电流镜
3.3.1 基本电流镜
• 为了获得更为精确的电流，电流源的设计常常是基于对电流基准的复 制，电流镜就是完成这样的复制功能的电路结构。
• 两个工作在饱和区且具有相同柵源电压的相同晶体管传输相同电流， 输出IOUT将复制参考电流基准IREF(λ=0)
2020/5/6
IREF
VOUT IOUT
于两个晶体管的过驱动电压之和。
2020/5/6
17
使VB =VGS+VY , 采用共源共栅结构可以 使Vx =VY .
VDD
IREF
VOUT
IOUT B
M0
M3
rout,mirror ro2 ro3 [(gm3 gmb3)ro3]ro2 (gm3ro3)ro2 X
Y
M1
M2
2020/5/6
12
3.3.3 大摆幅共源共栅电流镜
– 为了能够进行精确复制，要保证VY = VX= VGS1，并且要保证所有 MOS晶体管处于饱和区，其输出节点处的电压应保证
D2
iout
g m 2vgs 2
g mb 2 vbs 2 ro2
+
S2
g v m1 gs1 D1
+
vout
ro1 v1
S1
-
-
rout ro1 ro2 [( gm2 gmb2)ro2 ]ro1 (gm2ro2 )ro1
vOUT ≥ (VGS1 VTHN ) (VGS2 VTHN )
2020/5/6
9
• 电流镜分布
电压分布
电流分布
2020/5/6
10
3.3.2 共源共栅电流镜
• 沟道长度调制效应给电流镜复制带来了很大的误差.
I REF
1 2
n
Cox
W L
1
(VGS
VTH )2 (1 VDS1)
IOUT
1 2
n
Cox
W L
2
(VGS
VTH )2 (1
VDS2 )
因此
IOUT
(W (W
nCox
W L
(VBIAS
VTHN )2 (1 vOUT)
3
3.2 MOS电流源
3.2.1 简单电流源
• PMOS电流源: 工作在饱和区的MOSFET
VBIAS
VDD
M1 iOUT
+ vOUT -
斜率=1/rout iOUT
|VGS|=|VBIAS - VDD|
0 VBIAS +|VTHP| vOUT
/ L)2 (1 VDS2 ) / L)1(1 VDS1)
I REF
2020/5/6
11
• 基于基本电流镜的共源共栅电流源
为了抑制沟道长度调制效应，可以采用 共源共栅电流源，共栅管可以屏蔽电流 复制的共源管免受VOUT变化影响，但复 制不精确。
VDD IREF
VB
VOUT IOUT M3
M1
M2
• 共源共栅电流镜
+ VTHN+2VOD
W/(4L)
VB
-
M4
VDD
W/L
缺点:虽然电路不需要电阻，但仍然由于体效 应而存在误差
– 因此，设计时需要留一些余量.
VDD I1
IREF
VOUT
RB
Z
VB
M0
M4
X
IOUT=IREF M3 Y
M1
M5
M2
I1
M6 VB
IOUT
(W (W
/ L)2 / L)1
I REF
IOUT与IREF的比值由器件尺寸的比率决定，不受工艺 和温度的影响。设计者可以通过器件的尺寸比来调整 输出电流的大小。
在λ=0的情况下 ！
2020/5/6
8
• 例子:
– 在电流镜电路的实际设计中，通常采 用叉指MOS管，每个“叉指”的沟道 长度相等，复制倍数由叉指数决定， 减小由于漏源区边缘扩散所产生的误 差，以减小器件的失配造成的电流失 配。.
3.2.1 简单电流源
• NMOS电流源: 工作在饱和区的MOSFET
VDD iOUT
iOUT
vOUT ≥VBIAS VTHN
斜率=1/rout
r 1 out
iOUT vOUT
IOUT
VGS=VBIAS
M1 VBIAS
+ vOUT -
0 VBIAS - VTHN
vOUT
2020/5/6
iOUT
1 2
+
-
+
vout
rs
vs
-
-
rout
vout iout
rs ro2 [( gm2 gmb2)ro2 ]rs
(gm2ro2 )rs
2020/5/6
5
3.2 MOS电流源
3.2.2 共源共栅电流源
• 共源共栅
VBIAS2 VBIAS1
vOUT iOUT M2
M1
G2
+ vgs 2 G1 + vgs1 -
CMOS 模拟集成电路
电流源与电流镜
Outline
• 3.1 引言 • 3.2 MOS电流源
– 3.2.1 简单电流源 – 3.2.2 共源共栅电流源
• 3.3 MOS电流镜
– 3.3.1 基本电流镜 – 3.3.2 共源共栅电流镜 – 3.3.3 大摆幅共源共栅电流镜
2020/5/6
2
3.2 43; VOD R
-
VB = 2VOD +VTHN VOUT
IOUT=IREF
+
M0 X
VOD
M3
Y+
VGS = +
VOD
M1 VOD +VTHN M2
-
16
-
小结
• 工作在饱和区的MOS晶体管可以充当电流源 • 基本电流镜—基于电流复制 • 共源共栅电流镜—提高复制精度 • 大输出摆幅共源共栅电流源—使得输出的下限等
如图每个叉指的W 为 5±0.1μm , 这样, M4(15±和0M.12)的μm宽为W1＝5±0.1μm, W2＝
我们得到IOUT/IREF= 4(5±0.1)/ (5±0.1)=4
IREF IOUT
IREF
IOUT
W/L M1
4W/L M2
思考: 如果不采用叉指 结构，将如何影响电流 复制?
2020/5/6
共源共栅电流源占用的 输出裕度
2020/5/6
共源共栅电流源占用最小的 输出裕度
13
– 低电压 (大输出摆幅) 共源共栅电流源
如图所示，所有晶体管处于饱和区, Vb 应满
足
VX ≥VZ VTHN1
VX VB VGS0
VZ ≥VB VTHN0
得到
VGS0 (VGS1 VTHN1) ≤VB ≤VGS1 VTHN0
M0 M4
VDD
IREF Z
VOUT IOUT=IREF
X
M3 Y
M1
M5
M2
2020/5/6
15
– 如何产生Vb?
例 3：对于M0~M3
VDD
I REF
1 2
nCox
W L
(VGS
VTHN )2
1 2
nCox
W L
VO2D
IREF
对于M4,
I REF
这样,
1 2
nCox
W 4L
(VGS4
VTHN )2
2020/5/6
14
– 如何产生Vb ? 设计思路:
让 VB 等于(或者稍微大于) VGS0+(VGS1-VTH1), 例1：选择I1以及器件尺寸，使得M5 的 VGS5≈VGS0, 并且使 M4 和RB 一起产生VDS4＝ VGS4-RBI1 ≈VGS1-VTH1。 缺点:①M0有体效应，而M5没有② RBI1 is 不 是很难精确控制.
| vOUT VDD | ≥ | VBIAS VDD | | VTHP |
2020/5/6
vOUT ≤VBIAS | VTHP |
4
3.2 MOS电流源
3.2.2 共源共栅电流源
• 源极负反馈电阻
vOUT iOUT M2 VBIAS2
rs
iout
+ vgs2
g m 2vgs 2
g mb 2 vbs 2 ro2
M1
M2
iOUT
1 2
nCox
W L
(VBIAS
VTHN )2 (1
vOUT )
7
• 更为通常的情况下，复制一定比例的电流 (λ=0)
I REF
1 2
n
Cox
W L
1
(VGS
VTHN1)2
IOUT
1 2
n
Cox
W L
2
(VGS
VTHN2)2
IREF
VOUT IOUT
M1
M2
We get
VGS0 VTHN0 ≤VTHN1，VB 有解 .
所有晶体管处于饱和区并且采用恰当尺寸比确保VGS2=VGS4, if
VB VGS0 (VGS1 VTHN1) VGS3 (VGS2 VTHN2)
M2~M3 占用最小的电压裕度(M2 加M3的过驱动电压), 并且允许实现精确的电 流复制。
vOUT,min (VGS3 VTHN3) (VGS2 VTHN2)
6
3.3 MOS电流镜
3.3.1 基本电流镜
• 为了获得更为精确的电流，电流源的设计常常是基于对电流基准的复 制，电流镜就是完成这样的复制功能的电路结构。
• 两个工作在饱和区且具有相同柵源电压的相同晶体管传输相同电流， 输出IOUT将复制参考电流基准IREF(λ=0)
2020/5/6
IREF
VOUT IOUT
于两个晶体管的过驱动电压之和。
2020/5/6
17
使VB =VGS+VY , 采用共源共栅结构可以 使Vx =VY .
VDD
IREF
VOUT
IOUT B
M0
M3
rout,mirror ro2 ro3 [(gm3 gmb3)ro3]ro2 (gm3ro3)ro2 X
Y
M1
M2
2020/5/6
12
3.3.3 大摆幅共源共栅电流镜
– 为了能够进行精确复制，要保证VY = VX= VGS1，并且要保证所有 MOS晶体管处于饱和区，其输出节点处的电压应保证
D2
iout
g m 2vgs 2
g mb 2 vbs 2 ro2
+
S2
g v m1 gs1 D1
+
vout
ro1 v1
S1
-
-
rout ro1 ro2 [( gm2 gmb2)ro2 ]ro1 (gm2ro2 )ro1
vOUT ≥ (VGS1 VTHN ) (VGS2 VTHN )
2020/5/6
9
• 电流镜分布
电压分布
电流分布
2020/5/6
10
3.3.2 共源共栅电流镜
• 沟道长度调制效应给电流镜复制带来了很大的误差.
I REF
1 2
n
Cox
W L
1
(VGS
VTH )2 (1 VDS1)
IOUT
1 2
n
Cox
W L
2
(VGS
VTH )2 (1
VDS2 )
因此
IOUT
(W (W
nCox
W L
(VBIAS
VTHN )2 (1 vOUT)
3
3.2 MOS电流源
3.2.1 简单电流源
• PMOS电流源: 工作在饱和区的MOSFET
VBIAS
VDD
M1 iOUT
+ vOUT -
斜率=1/rout iOUT
|VGS|=|VBIAS - VDD|
0 VBIAS +|VTHP| vOUT
/ L)2 (1 VDS2 ) / L)1(1 VDS1)
I REF
2020/5/6
11
• 基于基本电流镜的共源共栅电流源
为了抑制沟道长度调制效应，可以采用 共源共栅电流源，共栅管可以屏蔽电流 复制的共源管免受VOUT变化影响，但复 制不精确。
VDD IREF
VB
VOUT IOUT M3
M1
M2
• 共源共栅电流镜
+ VTHN+2VOD
W/(4L)
VB
-
M4
VDD
W/L