(整理)实验-寄存器.

实验十一移位寄存器及其应用

一、实验目的：

1、熟悉中规模4位双向移位寄存器的逻辑功能并掌握其使用方法；

2、熟悉移位寄存器的应用典例一——构成串行累加器和环形计数器。

二、实验原理：

1、移位寄存器是一种具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的移位寄存器称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位。根据存取信息的方式不同移位寄存器可分为：串入串出、串入并出、并入串出、并入并出四种形式。

本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，

S L为左移串行输入端；S1、S0为操作模式控制端；CR为异步清零端；CP为时钟脉冲输入端。

74LS194有5种不同操作模式：并行送数寄存，右移（方向由Q3至Q0），左移（方向由Q0至Q3），保持及清零。S1、S0和CR 端的控制作用如表11-1所示。表11-1

2、移位寄存器的应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验主要研究移位寄存器用作环形计数器和串行累加器的线路连接及其原理。

（1）环形计数器

把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图11-2所示，把输出端Q3和右移串行输入端S R相连接，设初始状态Q3Q2Q1Q0=1000，则在时钟脉冲的作用下Q3Q2Q1Q0将依次变为0100、0010、0001、1000-----，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图11-2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

（2）串行累加器

累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存放在累加器中。

图11-2

图11-3是由两个右向移位寄存器、一个全加器和一个进位触发器组成的串行累加器。

设开始时，被加数A=A N-1.....A O和加数B=B N-1......B O已分别存入N+1位累加数移位寄存器和加数移位寄存器。再设进位触发器D已被清零。

在第一个CP脉冲到来之前，全加器各输入、输出端的情况为：A N=A0，B N=B0，C N-1=0，S N=A0+B0+0=S0，C N=C0。

当第一个CP脉冲到来后，S0存入累加和移位寄存器的最高位，C0存入进位触发器D端，且两个移位寄存器中的内容都向右移动一位。全加器输出为S N=A1+B1+C0=S1，C N=C1。

在第二个脉冲到来后，两个移位寄存器的内容又右移一位，S1存入累加和移位寄存器的最高位，原先存入的S0进入次高位，C1存入进位触发器Q端，全加器输出为：S N=A2+B2+C1=S2，C N=C2。

按照此顺序进行，到第N+1个CP时钟脉冲后，不仅原先存入两个移位寄存器中的数已被全部移出，且A、B两个数相加的和及最后的进位C N+1也被全部存入累加和移位寄存器中。若需继续累加，则加数移位寄存器中需要再一次存入新的加数。

中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多于4位时，可把几块移位寄存器用级联的方法来扩展位数。

三、实验设备及器件：

1、+5V直流电源

2、单次脉冲源

3、逻辑电平开关

4、0-1指示器

5、74LS192×2（或CC40192） 74LS74（或CC4013）

74LS183

四、实验内容：

1、测试74LS194（或CC40194）的逻辑功能

按图11-4接线，CR、S1、S0、S L、S R、D3、D2、D1、D0分别接至逻辑开关的输出插口；Q3、Q2、Q1、Q0接至LED逻辑电平显示输入插口。CP端接单次脉冲源输出插口。接表11-2所规定的输入状态，逐项进行测试。

（1）清除：令CR=0，其它输入均为任意态，这时寄存器输出Q3、Q2、Q1、Q0应均0。清除后，置CR=1。

（2）送数：令CR=S1=S0=1，送入任意4位二进制数，如D3D2D1D0=dcba，加CP脉冲，观察CP=0、CP由0到1、CP由1到0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。

（3）右移：清零后，令CR=1，S1=0，S0=1，由右移输入端S R送入二进制数码如0100，由CP端连续加4个脉冲，观察输出情况，记录之。

（4）左移：先清零或予置，再令CR=1，S1=1，S0=0，由左移输入端S L送入二进制数码如1111，连续加四个CP脉冲，观察输出端情况，记录之。

（5）保持：寄存器予置任意4位二进制数吗dcba，令CR=1，S1=S0=0，加CP脉冲，观察寄存器输出状态，记录之。

图11-4 74LS194逻辑功能测试

2、循环移位

将实验内容1接线参照图11-2进行改接。用并行送数法予置寄存器为某二进制九码（如0100），然后进行右移循环，观察寄存器输出端状态的变化，记入表11-3中。

3、累加运算

接图11-5连接实验电路。CR、S1、S0接逻辑开输出插口，CP接单次脉冲源，由于逻辑开关的数量有限，两寄存器并行输入端D3D2D1D0根据实验设备现有条件，进行接线。两寄存器的输出端接至LED逻辑电平输入插口。

表11-3

D

（2）送数

令CR=S1=S0=1，用并行送数方法把三位被加数A2A1A0和三位加数B2B1B0分别送入累加和移位寄存A及加数移位寄存B中，然后进行右移，实现加法运算。连续输入4个CP脉冲，观察两个寄存器输出状态变化，记入表11-4中。

表11-4